KR930020724A - 전계효과 트랜지스터 및 이의 제조방법 - Google Patents
전계효과 트랜지스터 및 이의 제조방법 Download PDFInfo
- Publication number
- KR930020724A KR930020724A KR1019920005109A KR920005109A KR930020724A KR 930020724 A KR930020724 A KR 930020724A KR 1019920005109 A KR1019920005109 A KR 1019920005109A KR 920005109 A KR920005109 A KR 920005109A KR 930020724 A KR930020724 A KR 930020724A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- gate electrode
- gate
- source
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
반도체 기판상에 게이트 전극을 위한 소정의 폭과 깊이를 갖는 트렌치를 형성하는 단계, 상기 트렌치 측벽상에 게이트-소오스/드레인간 접합 용량치 조절을 위한 절연층을 형성하는 단계, 상기 트렌치 바닥부에 대해 등방성 에칭에 의한 부분 식각으로 트렌치의 폭보다 적어도 같거나 넓은 공동 영역을 마련하는 단계, 트렌치 및 이에 연이어 공동부 상에 게이트 절연막을 형성하는 단계, 트렌치 내부를 게이트 전극을 위한 물질을 매립하여 게이트 전극을 형성하고 반도체 기판 면 위의 막질들을 제거하여 평탄화시키는 단계, 기판과 반대 도전형의 불순물 이온을 주입하여 게이트 전극 양옆에 소오스, 드레인 영역을 형성하는 단계로 이루어짐을 특징으로 하는 전계효과 트렌지스터의 제조방법 및 이에 의한 트랜지스터 구조체로서 고속 동작의 실현과 구조의 MOS 트랜지스터가 제공된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 (a)~(j)는 본 발명에 따른 MOS 트랜지스터 제조 공정을 나타낸 공정도이다.
제2도는 종래의 MOS 트랜지스터의 단면 구조도이다.
Claims (8)
- 반도체 기판상에 게이트 전극을 위한 소정의 폭과 깊이를 갖는 트렌치를 형성하는 단계, 상기 트렌치 측벽상에 게이트-소오스/드레인간 접합 용량치 조절을 위한 절연층을 형성하는 단계, 상기 트렌치 바닥부에 대해 등방성 에칭에 의한 부분 식각으로 트렌치의 폭보다 적어도 같거나 넓은 공동 영역을 마련하는 단계, 트렌치 및 이에 연이은 공동부 상에 게이트 절연막을 형성하는 단계, 트렌치 내부를 게이트 전극을 위한 물질을 매립하여 게이트 전극을 형성하고 반도체 기판 면 위의 막질들을 제거하여 평탄화시키는 단계, 기판과 반대 도전형의 불순물 이온을 주입하여 게이트 전극 양옆에 소오스, 드레인 영역을 형성하는 단계로 이루어짐을 특징으로 하는 전계효과 트렌지스터의 제조방법.
- 제1항에 있어서, 상기 트렌치 형성은 반도체 기판 상에 트렌치 형성을 위한 절연막을 형성하여 선택된 게이트 전극 영역에 대응하는 또는 그 보다 넓은 개구부를 형성하여 이 개구부를 통해 건식 식각 방법으로 형성됨을 특징으로 하는 전계효과 트랜지스터의 제조방법.
- 제2항에 있어서, 개구부의 측벽에 절연 측벽 스페이서를 형성하여 보다 협소한 폭의 트렌치를 형성하는 단계를 포함함을 특징으로 하는 전계효과 트랜지스터의 제조방법.
- 제1항에 있어서, 트렌치 내부와 공동부 내부에 매립되는 게이트 전극용 물질은 도핑되지 않은 폴리실리콘임을 특징으로 하는 전계효과 트랜지스터의 제조방법.
- 제4항에 있어서, 소오스, 드레인 영역 형성을 위한 이온 주입 단계시, 게이트 전극내에 불순물 이온이 동시에 주입됨을 특징으로 하는 전계효과 트랜지스터의 제조방법.
- 제1항에 있어서, 트렌치 내부와 공동부 내부에 매립되는 게이트 전극용 물질은 도핑된 폴리실리콘임을 특징으로 하는 전계효과 트랜지스터의 제조방법.
- 제6항에 있어서, 소오스, 드레인 영역 형성을 위한 이온 주입 단계시, 게이트 전극내에도 이온 주입되어 듀얼 게이트 폴리 구조의 게이트 전극이 형성됨을 특징으로 하는 전계효과 트랜지스터의 제조방법.
- 반도체 기판내에 형성된 소오스, 드레인 영역과, 이 소오스, 드레인 영역 사이에 개재된 게이트 전극을 포함하고, 상기 두 영역과 전극은 표면이 평탄한 구조이고, 상기 게이트 전극은 트렌치 내에 포함되어 있는 트렌치 바닥부에 연이어 트렌치 폭보다 적어도 같거나 넓은 공동의 영역 내의 게이트 전극 물질을 포함하여 일체로 형성되고 상기 소오스, 드레인과 게이트 전극 사이에는 게이트 절연막이 있으며, 트렌치 벽부에는 게이트 절연막과 소오스, 드레인 영역 사이에 게이트/소오스/드레인간 접합 용량을 감소시키기 위한 절연층이 개재되어 있는 MOS 트랜지스터 임을 특징으로 하는 전계효과 트랜지스터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005109A KR930020724A (ko) | 1992-03-27 | 1992-03-27 | 전계효과 트랜지스터 및 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920005109A KR930020724A (ko) | 1992-03-27 | 1992-03-27 | 전계효과 트랜지스터 및 이의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930020724A true KR930020724A (ko) | 1993-10-20 |
Family
ID=67257037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920005109A KR930020724A (ko) | 1992-03-27 | 1992-03-27 | 전계효과 트랜지스터 및 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930020724A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100703027B1 (ko) * | 2005-09-26 | 2007-04-06 | 삼성전자주식회사 | 리세스 게이트 형성 방법 |
| KR100733467B1 (ko) * | 2006-01-09 | 2007-06-29 | 주식회사 하이닉스반도체 | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 |
-
1992
- 1992-03-27 KR KR1019920005109A patent/KR930020724A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100703027B1 (ko) * | 2005-09-26 | 2007-04-06 | 삼성전자주식회사 | 리세스 게이트 형성 방법 |
| KR100733467B1 (ko) * | 2006-01-09 | 2007-06-29 | 주식회사 하이닉스반도체 | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0172793B1 (ko) | 반도체소자의 제조방법 | |
| US4714519A (en) | Method for fabricating MOS transistors having gates with different work functions | |
| US20080121985A1 (en) | Structure and method to improve short channel effects in metal oxide semiconductor field effect transistors | |
| KR100223847B1 (ko) | 반도체 소자의 구조 및 제조 방법 | |
| US20040132256A1 (en) | MOS transistor having a recessed gate electrode and fabrication method thereof | |
| US6200864B1 (en) | Method of asymmetrically doping a region beneath a gate | |
| KR100485690B1 (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR970063780A (ko) | 트랜지스터 제조방법 | |
| KR930020724A (ko) | 전계효과 트랜지스터 및 이의 제조방법 | |
| KR20040009748A (ko) | 모스 트랜지스터의 제조 방법 | |
| KR100295636B1 (ko) | 박막트랜지스터및그제조방법 | |
| KR100233707B1 (ko) | 듀얼 게이트 씨모오스 트랜지스터의 제조방법 | |
| KR100239420B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR940010926B1 (ko) | Mos트랜지스터 반도체 장치 및 그의 제조방법 | |
| KR940002781B1 (ko) | 곡면 이중 게이트를 갖는 반도체 장치의 제조방법 | |
| KR20030059391A (ko) | 반도체 소자의 제조방법 | |
| JPH027475A (ja) | 電界効果トランジスタ | |
| KR940006672B1 (ko) | Mos트랜지스터의 제조방법 | |
| KR100386939B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20010004039A (ko) | 반도체 소자의 제조방법 | |
| KR980005882A (ko) | 모스 트랜지스터 및 그의 제조방법 | |
| KR950034625A (ko) | 모스(mos) 반도체 소자의 제조 방법 | |
| KR940001507B1 (ko) | Ldd 모오스 fet 제조방법 | |
| KR100189725B1 (ko) | 필드 모스트랜지스터 및 그의 제조방법 | |
| JPH07273329A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |