KR960032772A - 트렌치를 이용한 반도체 장치 및 그 제조방법 - Google Patents
트렌치를 이용한 반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR960032772A KR960032772A KR1019950003767A KR19950003767A KR960032772A KR 960032772 A KR960032772 A KR 960032772A KR 1019950003767 A KR1019950003767 A KR 1019950003767A KR 19950003767 A KR19950003767 A KR 19950003767A KR 960032772 A KR960032772 A KR 960032772A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- insulating film
- gate electrode
- gate
- forming
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
트렌치를 사용한 모스(MOS) 트랜지스터와 그 제조방법에 관하여 개시한다. 본 발명은 제1도전형의 반도체 기판 내에 형성된 활성영역내에 트랜치가 형성되었으며, 상기 트렌치 내부의 표면 위에 게이트 절연막이 형성되어 있고, 상기 트렌치의 바닥에 위치하고, 상기 게이트 절연막 위에 불순물을 포함하는 게이트 전극을 가진다. 상기 게이트 전극 위에서 상기 트렌치 내부의 측벽을 따라 측벽 절연막이 형성된다. 또한, 본 발명은 상기 게이트 전극을 전기적으로 연결하는 배선용 도전막 및 상기 트렌치 외부의 마주보는 양쪽의 활성영역에 제1도전형과 반대의 도전형인 제2도전형의 소스와 드레인을 가진다. 본 발명에 의하면, 트렌치 내부를 게이트에 연결되는 배선용 도전막으로 메울 때, 보이드가 생기는 것을 방지한다. 또한 상기 측벽 절연막에 의해서 게이트 절연막의 불량을 감소시킬 수 있고, 게이트 전극들을 연결하는 배선용 도전막의 사진 식각 공정중에 발생할 수 있는 정렬오차의 여유를 개선할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 모스 트랜지스터의 구조를 보여주는 투시도이다.
제3도는 상기 제2도에서 AA′선을 따라 절단한 단면도이다.
Claims (4)
- 제1도전형의 반도체 기판; 상기 반도체 기판에 활성영역을 정해주는 소자분리영역; 상기 반도체 기판 내에 형성된 트렌치; 상기 트렌치 내부의 표면 위에 형성된 게이트 절연막; 상기 트렌치의 바닥에 위치하고, 상기 게이트 절연막 위에 형성되는 불순물을 포함한 게이트 전극; 상기 게이트 전극 위에서 상기 트렌치의 측벽을 따라, 상기 트렌치 내부에 홀을 갖도록 형성된 측벽 절연막; 상기 트렌치 내부의 측벽 절연막으로 형성된 내부 홀을 채우면서 상기 게이트 전극에 전기적으로 연결된 배선용 도전막; 및 상기 측벽 절연막 및 상기 게이트 절연막에 의해서 상기 배선용 도전막과 분리되고, 제1도전형과 반대의 제2도전형으로 상기 트렌치 외부의 마주보는 양쪽에 형성된 소스 및 드레인을 포함하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 측벽 절연막은 실리콘 산화막으로 구성되는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 게이트 전극은 불순물이 포함된 다결정 실리콘막으로 구성하는 것을 특징으로 하는 반도체 장치.
- 제1도전형의 반도체 기판에 활성영역을 정해주는 소자분리영역을 형성하는 단계; 상기 반도체 기판 내에 트렌치를 형성하는 단계; 상기 트렌치 내부의 표면 위에 게이트 절연막을 형성하는 단계; 상기 트렌치의 바닥에 위치하고, 상기 게이트 절연막 위에서 불순물을 포함하는 게이트 전극을 형성하는 단계; 상기 게이트 전극 위에서 상기 트렌치 측벽을 따라, 상기 트렌치 내부에 홀을 갖도록 측벽 절연막을 형성하는 단계; 상기 트렌치 내부의 측벽 절연막으로 형성된 내부 홀을 채우면서 상기 게이트 전극에 전기적으로 연결된 배선용 도전막을 형성하는 단계; 및 상기 측벽 절연막 및 상기 게이트 절연막에 의해서 상기 배선용 도전막과 분리되고, 제1도전형과 반대의 제2도전형으로 상기 트렌치 외부의 마주보는 양쪽에 소스 및 드레인을 형성하는 단계들을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950003767A KR0144915B1 (ko) | 1995-02-25 | 1995-02-25 | 트렌치를 이용한 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950003767A KR0144915B1 (ko) | 1995-02-25 | 1995-02-25 | 트렌치를 이용한 반도체 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960032772A true KR960032772A (ko) | 1996-09-17 |
| KR0144915B1 KR0144915B1 (ko) | 1998-07-01 |
Family
ID=66548886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950003767A KR0144915B1 (ko) | 1995-02-25 | 1995-02-25 | 트렌치를 이용한 반도체 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144915B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000017223A (ko) * | 1998-08-27 | 2000-03-25 | 마찌다 가쯔히꼬 | 반도체장치 및 그의 제조방법 |
-
1995
- 1995-02-25 KR KR1019950003767A patent/KR0144915B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000017223A (ko) * | 1998-08-27 | 2000-03-25 | 마찌다 가쯔히꼬 | 반도체장치 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0144915B1 (ko) | 1998-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6727551B2 (en) | MOS semiconductor device and method of manufacturing the same | |
| KR930017188A (ko) | 전계효과 트랜지스터 및 그 제조방법 | |
| KR930006930A (ko) | 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법 | |
| KR890702254A (ko) | 집적회로 트랜치 셀 | |
| KR100221115B1 (ko) | 반도체 장치의 제조 방법 | |
| KR950010019A (ko) | 집적 회로에서의 트렌치 분리 구조물 및 그 형성 방법 | |
| KR970024239A (ko) | 반도체 기억장치와 그 제조방법(semiconductor memory device and method of manufacturing the same) | |
| KR920001753A (ko) | 종형 mos 트랜지스터와 그 제조 방법 | |
| KR930009089A (ko) | 반도체 메모리 장치 및 그의 제조 방법 | |
| KR890003032A (ko) | 반도체기억장치 및 그 제조방법 | |
| KR880700473A (ko) | Mos 트렌치 트랜지스터 장치 및 그 제조 방법 | |
| KR960039222A (ko) | 반도체장치 및 그 제조방법 | |
| KR970054486A (ko) | 반도체 소자와 그 제조 방법 | |
| JP2001127174A5 (ko) | ||
| KR890012400A (ko) | 트랜치를 갖는 반도체 장치와 그의 제조방법 | |
| JP3264724B2 (ja) | 半導体装置 | |
| KR960032772A (ko) | 트렌치를 이용한 반도체 장치 및 그 제조방법 | |
| KR970054180A (ko) | 반도체소자 및 제조방법 | |
| JP2000138370A (ja) | Ｍｏｓｆｅｔ | |
| KR960026934A (ko) | 바이폴라 트랜지스터, 바이폴라 트랜지스터를 구비하는 반도체장치 및 그 제조방법 | |
| JP2000077678A (ja) | 半導体素子とその製造方法 | |
| KR980000624A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| KR0172817B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR940009365B1 (ko) | 트랜치를 이용한 cmos 제조방법 | |
| KR100221433B1 (ko) | 반도체장치의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080401 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |