KR970053872A - 바이 모스 트랜지스터의 제조 방법 - Google Patents
바이 모스 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR970053872A KR970053872A KR1019950062010A KR19950062010A KR970053872A KR 970053872 A KR970053872 A KR 970053872A KR 1019950062010 A KR1019950062010 A KR 1019950062010A KR 19950062010 A KR19950062010 A KR 19950062010A KR 970053872 A KR970053872 A KR 970053872A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- layer
- diffusion layer
- forming
- type
- Prior art date
Links
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 바이 모스 트랜지스터의 제조 방법에 관한 것으로, 더욱 상세하게는, 티 디 모스 트랜지스터, 모스 트랜지스터 및 바이폴라 트랜지스터를 동일한 공정에서 동시에 형성하는 바이 모스 트랜지스터의 제조 방법에 관한 것이다. 기판에 매립층, 에피층, 에피층을 기판까지 구분하는 격리벽 및 격리벽 안으로 매립층의 깊이까지 N형 켈렉터싱크를 형성하고 컬렉터 싱크, 에피층 표면에 넓은 폭 및 좁은 폭의 개구부를 갖는 필드 산화막을 형성하고 에피층 내부에 P형 웰 영역을 형성하고 기판의 P형 에ㅜㄹ 영역 상부에 게이트 산화막 및 게이트 폴리를 형성하고 컬렉터 싱크 내부, 게이트 산화막을 경계로 두 부분의 웰 영역 내부에 각각 N형 확산층 및 좁은 폭의 개구부의 웰 영역 내부에 고농도 P형 확산층을 형성하고 기판의 표면에 매립층가지 넓은 폭을 가진 개구부 중앙에 N형 실리콘이 채워진 트랜치를 형성하고 컬렉터 싱크의 N형 확산층, 트랜치를 중심으로 두 부분으로 갈라진 N형 확산층, 좁은 폭을 갖는 N형 확산층, 고농도 P형 확산층 및 트랜치 상부에 개구부를 갖는 절연막을 형성하고 각각의 개구부에 도전 물질의 전극을 형성한다. 따라서 본 발명에 따른 바이 모스 트랜지스터는 하나의 공정으로 NPN 트랜지스터, 트랜치 모스 트랜지스터 및 모스 트랜지스터를 제조함으로써 공정 수율을 높일 수 있고 최적화로 소자를 구현하는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 바이 모스 트랜지스터의 완성된 구조를 나타낸 단면도이다.
Claims (1)
- 기판 내부에 제1도전형 매립층 및 상기 기판 위에 고농도 제1도전형 에피층 형성하는 제1단계, 상기 에피층을 상기 기판까지 수직으로 구분하는 두 부분의 제2도전형 격리벽 및 상기 제2도전형 격리벽 안으로 상기 제1도전형 매립층의 깊이까지 제2도전형 컬렉터 싱크를 형성하는 제2단계, 상기 제1도전형 컬렉터 싱크, 상기 제1도전형 에피층 중앙에 넓은 폭 및 좁은 폭의 개구부를 갖는 필드 산화막을 형성하는 제3단계, 상기 제1도전형 에피층 내부에 제2도전형 웰 영역을 형성하는 제4단계, 상기 기판의 제2도전형 웰 영역 상부에 게이트 산화막 및 게이트 폴리를 형성하는 제5단계, 상기 제2도전형 컬렉터 싱크 내부, 상기 게이트 산화막을 경계로 두 부분의 상기 제2도전형 웰 영역 내부에 각각 제1도전형 확산층 및 상기 좁은 폭의 개구부의 제2도전형 웰 영역 내부에 고농도 제2도전형 확산층을 형성하는 제6단계, 상기 기판의 표면에서 상기 제1도전형 매립층까지 상기 넓은 폭을 가진 개구부 중앙에 제1도전형 트랜치를 형성하는 제7단계, 제1도전형 컬렉터 싱크의 제1도전형 확산층, 상기 제2도전형 트랜치를 중심으로 두 부분의 제1도전형 확산층, 좁은 폭을 갖는 상기 제1도전형 확산층, 상기 고농도 제2도전형 확산층 및 상기 제2도전형 트랜치 상부에 개구부를 갖는 절연막을 형성하는 제8단계, 상기 각각의 개구부에 도전 물질의 전극을 형성하는 제9단계를 포함하는 바이 모스 트랜지스터의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950062010A KR970053872A (ko) | 1995-12-28 | 1995-12-28 | 바이 모스 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950062010A KR970053872A (ko) | 1995-12-28 | 1995-12-28 | 바이 모스 트랜지스터의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970053872A true KR970053872A (ko) | 1997-07-31 |
Family
ID=66621573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950062010A KR970053872A (ko) | 1995-12-28 | 1995-12-28 | 바이 모스 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970053872A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100306797B1 (ko) * | 1997-12-29 | 2002-06-20 | 박종섭 | 반도체전력소자및그의제조방법 |
| KR100818892B1 (ko) * | 2007-03-19 | 2008-04-03 | 동부일렉트로닉스 주식회사 | 바이폴라 트랜지스터 및 그 제조 방법 |
| KR100879886B1 (ko) * | 2007-08-24 | 2009-01-22 | 주식회사 동부하이텍 | 반도체소자 및 그 제조방법 |
-
1995
- 1995-12-28 KR KR1019950062010A patent/KR970053872A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100306797B1 (ko) * | 1997-12-29 | 2002-06-20 | 박종섭 | 반도체전력소자및그의제조방법 |
| KR100818892B1 (ko) * | 2007-03-19 | 2008-04-03 | 동부일렉트로닉스 주식회사 | 바이폴라 트랜지스터 및 그 제조 방법 |
| KR100879886B1 (ko) * | 2007-08-24 | 2009-01-22 | 주식회사 동부하이텍 | 반도체소자 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5066602A (en) | Method of making semiconductor ic including polar transistors | |
| KR860003671A (ko) | 상보형 반도체 장치 | |
| KR960002556A (ko) | 반도체소자 및 그 제조방법 | |
| US5087579A (en) | Method for fabricating an integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias | |
| US4912054A (en) | Integrated bipolar-CMOS circuit isolation process for providing different backgate and substrate bias | |
| US3414782A (en) | Semiconductor structure particularly for performing unipolar transistor functions in integrated circuits | |
| US5060044A (en) | Integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias | |
| KR840005927A (ko) | 반도체 집적 회로 장치 및 그의 제조 방법 | |
| KR970053872A (ko) | 바이 모스 트랜지스터의 제조 방법 | |
| US6838745B1 (en) | Semiconductor device having a separation structure for high withstand voltage | |
| KR960002889A (ko) | 반도체 장치 및 그 제조방법 | |
| KR940012603A (ko) | 개선된 바이폴라 트랜지스터 | |
| KR910015063A (ko) | 상보형 쌍극 트랜지스터 | |
| KR970054370A (ko) | 수평구조 바이폴라 트랜지스터 및 그 제조방법 | |
| US6337252B1 (en) | Semiconductor device manufacturing method | |
| JPH09129763A (ja) | 半導体集積回路 | |
| KR960039346A (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR960002891A (ko) | 반도체소자 및 그 제조방법 | |
| KR930011223A (ko) | 바이씨모스 트랜지스터 및 그 제조방법 | |
| KR0163924B1 (ko) | 수평형 트랜지스터 및 그 제조방법 | |
| KR910001944A (ko) | N채널 mos 트랜지스터 및 수직 pnp 양극 트랜지스터의 동시 제조방법 | |
| KR910010734A (ko) | 반도체 집적 회로 및 그 제조방법 | |
| JPH065793A (ja) | 半導体装置の製造方法 | |
| KR910005387A (ko) | 바이폴라 cmos(bicmos) 트랜지스터의 제조방법 | |
| KR970030877A (ko) | 매몰형 수평구조 바이폴라 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |