KR970054370A - 수평구조 바이폴라 트랜지스터 및 그 제조방법 - Google Patents
수평구조 바이폴라 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR970054370A KR970054370A KR1019950048033A KR19950048033A KR970054370A KR 970054370 A KR970054370 A KR 970054370A KR 1019950048033 A KR1019950048033 A KR 1019950048033A KR 19950048033 A KR19950048033 A KR 19950048033A KR 970054370 A KR970054370 A KR 970054370A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- region
- impurity layer
- epitaxial layer
- impurity
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 239000012535 impurity Substances 0.000 claims abstract 22
- 239000000758 substrate Substances 0.000 claims abstract 7
- 238000000926 separation method Methods 0.000 claims abstract 4
- 238000000034 method Methods 0.000 claims abstract 3
- 238000002955 isolation Methods 0.000 claims 4
- 239000004065 semiconductor Substances 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Abstract
본 발명은 고내압 공정에 적용할 수 있도록 전류 구동 능력과 내압을 향상시킨 수평구조 바이폴라(LPNP:Lateral PNP) 트랜지스터 및 그 제조 방법에 관한 것으로서, 제1전도형의 반도체 기판: 상기 기판상에 형성된 제2전도형의 에피텍셜층: 상기 기판과 에피텍셜층 사이에 형성된 제2전도형의 매몰층: 상기 에피택셜층의 상부로부터 기판의 표면 근방까지 형성된 제1전도형의 분리 영역: 상기 분리 영역의 안쪽에 이격되게 순차적으로 형성된 제1전도형의 튜브형 콜렉터 영역 및 제2전도형의 튜브형 제1불순물층: 상기 제1불순물층 안쪽의 에피택셜층 표면 근방에 형성된 제2전도형의 제2불순물층: 상기 제2불순물층의 내부에 형성된 제1전도형의 에미터 영역: 및 상기 분리 영역과 콜랙터 영역 사이의 에피택셜층 표면 근방에 형성된 베이스 영역을 포함하여 이루어진 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 수평구조 바이폴라 트랜지스터의 구조 단면도.
제3도는 제2도에 도시된 트랜지스터의 평면 구성도.
Claims (8)
- 제1전도형의 반도체 기판; 상기 기판상에 형성된 제2전도형의 에피텍셜층; 상기 기판과 에피텍셜층 사이에 형성된 제2전도형의 매몰층; 상기 에피택셜층의 상부로부터 기판의 표면 근방까지 형성된 제1전도형의 분리영역; 상기 분리 영역의 안쪽에 이격되게 상기 에피택셜층의 표면 근방에 순차적으로 형성된 제1전도형의 튜브형 콜렉터 영역 및 제2전도형의 튜브형 제1불순물층; 상기 제1불순물층 안쪽의 에피택셜층 표면 근방에 형성된 제2전도형의 제2불순물층; 상기 제2불순물층의 내부에 형성된 제1전도형의 에미터 영역; 및 상기분리 영역과 콜랙터 영역 사이의 에피택셜층 표면 근방에 형성된 베이스 영역을 포함하여 이루어지는 수평 구조 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 제1불순물층이 상기 제2불순물층과 일부 겹치도록 형성한 것을 특징으로 하는 수평 구조 바이폴라 트랜지스터.
- 제1항과 제2항 중 어느 한 항에 있어서, 상기 에미터 영역과 제2불순물층 사이의 거리가 2∼6㎛인 것을 특징으로 하는 수평구조 바이폴라 트랜지스터.
- 제1항과 제2항 중 어느 한 항에 있어서, 상기 제2불순물층은 폭이 2∼6㎛인 것을 특징으로 하는 수평구조 바이폴라 트랜지스터.
- 제1항과 제2항 중 어느 한 항에 있어서, 상기 콜랙터 영역과 제2불순물층의 사이의 거리가 8㎛이상인 것을 특징으로 하는 수평구조 바이폴라 트랜지스터.
- 제1전도형의 반도체 기판상에 제2전도형의 매몰층 및 에피택셜층을 형성하는 단계; 상기 에피택셜층에 분리 영역을 형성하는 단계; 상기 분리 영역의 안쪽 상기 에피텍셜층의 표면 근방에 제1전도형의 제2불순물층을 형성하는 단계; 상기 제1불순물층 내부 상기 에피택셜층의 표면 근방에 제1전도형의 에미터 영역을 형성하는 단계; 상기 제1불순물층의 외곽으로 이격되어 둘러싸도록 상기 에피택셜층의 표면 근방에 제2전도형의 콜렉터 영역을 형성하는 단계; 상기 제1불순물층과 콜렉터 영역 사이에 제1불순물층을 둘러싸는 제2전도형의 제2불순물층을 형성하는 단계; 상기 콜렉터 영역의 외곽에 이격되도록 상기 에피택셜층 표면 근방에 베이스 영역을 형성하는 단계를 포함하여 이루어지는 수평구조 바이폴라 트랜지스터의 제조 방법.
- 제6항에 있어서, 상기 베이스 영역과 제2불순물층을 마스크의 추가 없이 동시에 형성하는 것을 특징으로 하는 수평구조 바이폴라 트랜지스터의 제조 방법.
- 제6항에 있어서, 상기 콜렉터 영역과 에미터 영역 사이에 형성되는 제1불순물층과 제2불순물층을 일부 겹쳐지게 형성하는 것을 특징으로 하는 수평구조 바이폴라 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048033A KR0169791B1 (ko) | 1995-12-08 | 1995-12-08 | 수평구조 바이폴라 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048033A KR0169791B1 (ko) | 1995-12-08 | 1995-12-08 | 수평구조 바이폴라 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054370A true KR970054370A (ko) | 1997-07-31 |
| KR0169791B1 KR0169791B1 (ko) | 1999-01-15 |
Family
ID=19438799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950048033A KR0169791B1 (ko) | 1995-12-08 | 1995-12-08 | 수평구조 바이폴라 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0169791B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455695B1 (ko) * | 2001-11-14 | 2004-11-15 | 주식회사 케이이씨 | 횡방향 트랜지스터 및 그 제조 방법 |
| KR100867572B1 (ko) * | 2002-03-09 | 2008-11-10 | 페어차일드코리아반도체 주식회사 | 고전압 섬 영역 내에 바이폴라 트랜지스터가 내장된고전압 집적 회로 |
| CN107946355B (zh) * | 2017-03-02 | 2024-04-05 | 重庆中科渝芯电子有限公司 | 一种横向高压双极结型晶体管及其制造方法 |
| CN107946356B (zh) * | 2017-03-02 | 2024-04-09 | 重庆中科渝芯电子有限公司 | 一种横向高压功率双极结型晶体管及其制造方法 |
| KR102347622B1 (ko) | 2020-03-10 | 2022-01-06 | 송해용 | 인쇄장치 및 그 방법 |
-
1995
- 1995-12-08 KR KR1019950048033A patent/KR0169791B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0169791B1 (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950021600A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| KR960009180A (ko) | 정전 방전 보호 장치 및 그 제조 방법 | |
| KR930001460A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| KR970054370A (ko) | 수평구조 바이폴라 트랜지스터 및 그 제조방법 | |
| KR940016782A (ko) | 반도체 장치 | |
| KR930022550A (ko) | 반도체장치의 제조방법 | |
| KR970053846A (ko) | 정전기 보호회로의 트랜지스터 및 그의 제조방법 | |
| KR950012686A (ko) | 반도체장치 및 그 제조방법 | |
| JP3275850B2 (ja) | 高耐圧ダイオードとその製造方法 | |
| KR930009111A (ko) | 바이폴라트랜지스터, Bi-CMOS 장치 및 그 제조방법 | |
| KR940012603A (ko) | 개선된 바이폴라 트랜지스터 | |
| KR940008130A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR960026426A (ko) | 바이폴라 반도체 장치 및 그 제조방법 | |
| KR860001488A (ko) | 바이폴러 트랜지스터와 iil이 있는 반도체 장치 | |
| KR900001035A (ko) | 분리식 수직형 수퍼베타 바이폴라 트랜지스터를 제조하기 위한 방법 | |
| KR970054355A (ko) | 고전압용 반도체 소자 | |
| KR970053872A (ko) | 바이 모스 트랜지스터의 제조 방법 | |
| KR970013404A (ko) | 수평형 바이폴라 트랜지스터 및 그의 제조 방법 | |
| KR980006523A (ko) | 바이폴라 반도체 장치 및 그 제조방법 | |
| KR950024328A (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| KR970030877A (ko) | 매몰형 수평구조 바이폴라 트랜지스터 및 그 제조 방법 | |
| KR970054415A (ko) | 고내압 및 고주파 특성을 갖는 반도체 장치 및 그 제조 방법 | |
| KR970030881A (ko) | 고내압 바이폴라 트랜지스터 | |
| KR960039346A (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR970024159A (ko) | 반도체 전력 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110930 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20120918 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |