KR930009111A - 바이폴라트랜지스터, Bi-CMOS 장치 및 그 제조방법 - Google Patents

바이폴라트랜지스터, Bi-CMOS 장치 및 그 제조방법 Download PDF

Info

Publication number
KR930009111A
KR930009111A KR1019920019509A KR920019509A KR930009111A KR 930009111 A KR930009111 A KR 930009111A KR 1019920019509 A KR1019920019509 A KR 1019920019509A KR 920019509 A KR920019509 A KR 920019509A KR 930009111 A KR930009111 A KR 930009111A
Authority
KR
South Korea
Prior art keywords
region
forming
insulating film
semiconductor layer
emitter
Prior art date
Application number
KR1019920019509A
Other languages
English (en)
Inventor
히로아끼 안모
히로유끼 미와
Original Assignee
와가 노리오
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP30708791A external-priority patent/JPH05121671A/ja
Priority claimed from JP33396991A external-priority patent/JPH05145024A/ja
Priority claimed from JP34953691A external-priority patent/JP3194286B2/ja
Priority claimed from JP35110191A external-priority patent/JPH05167023A/ja
Application filed by 와가 노리오, 소니 가부시기가이샤 filed Critical 와가 노리오
Publication of KR930009111A publication Critical patent/KR930009111A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본원 발명에 의한 바이포라트랜지스터는 반도체기판상에 형성된 반도체층과, 상기 반도체층의 상층의 일부분에 형성된 베이스영역과, 상기 베이스영역의 주위에 접속되는 상태로 하여 상기 반도체층의 상층에 형성된 그라프트베이스영역과, 상기 베이스영역의 상층의 일부분에 형성된 에미터영역과, 상기 에미터영역의 주위의 상기 베이스영역상에 형성된 오프셋절연막과, 상기 베이스영역의 아래쪽의 반도체층중에 형성된 콜렉터매입영역과, 상기 콜렉터매입영역에 접속되는 동시에 상기 베이스영역에서 소자분리영역에 인접하여 상기 반도체층에 형성된 콜렉터인출영역과, 상기 에미터영역에 접속되는 동시에 상기 오프셋절연막상에 형성된 에이터전극과, 상기 에미터즌극을 덮는 상태로 형성된 에이터절연막과, 상기 그라프트베이스영역에 접속되는 동시에 상기 에이터절연막에 접촉하는 상태로 형성된 베이스전극과, 상기 콜렉터인출영역에 접속되는 상태로 형성된 콜렉터전극으로 이루어진다.

Description

바이폴라트랜지스터, Bi-CMOS 장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본원 발명의 제1의 바람직항 실시예에 따른 바이폴라트래니스터의 단면도.
제6A도 내지 제6F도는 제5도의 바이폴라트랜지스터의 제조공정단면도.
제7도는 본원 발명의 제2의 바람직한 실시예에 따른 바이폴라트랜지스터의 단면도.

Claims (15)

  1. 반도체기판상에 형성된 반도체층과, 상기 반도체층의 상층의 일부분에 형성된 베이스영역과, 상기 베이스영역의 주위에 접속되는 상태로 하여 상기 반도체층의 상층의 형성된 그라프트베이스영역과, 상기 베이스영역의 상층의 일부분에 형성된 에미터영역과, 상기 에미터영역의 주위의 상기 베이스영역상에 형성된 오프셋 절연막과, 상기 베이스영역의 아래쪽의 반도체층중에 형성된 콜렉터매입영역과, 상기 콜렉터매입영역에 접속되는 동시에 상기 베이스영역에서 소자분리영역에 인접하여 상기 반도체층에 형성된 콜렉터인출영역과, 상기 에미터영역에 접속되는 동시에 상기 오프셋절연막상에 형성된 에미터전극과, 상기 에미터전극을 덮는 상태로 형성된 에미터절연막과, 상기 그라프트베이스영역에 접속되는 동시에 상기 에미터절연막에 접촉하는 상태로 형성된 베이스전극과, 상기 콜렉터인출영역에 접속되는 상태로 형성된 콜렉터전극으로 이루어지는 것을 특징으로 하는 바이폴라트랜지스터.
  2. 제1항의 바이폴라트랜지스터의 제조방법으로서, 반도체기판의 상층에 콜렉터매입영역을 형성하고, 당해 반도체 기판의 상면에 반도체층을 형성한 후, 당해 반도체층에 소자분리영역을 형성하고, 또한 당해 반도체층의 상층에 제1의 절연막을 형성하고, 그 후 당해 제1의 절연막을 덮도록 상기 반도체층의 전체면에 제1의 다결정 실리콘막을 형성하는 제1의 공정과, 상기 제1의 다결정실리콘막으로 에미터형성영역의 주위에 베이스형성영역상에 마스크패턴을 형성한 후, 당해 마이크스패턴을 에칭 마스크로 하여 상기 제1의 절연막을 에칭함으로써 오프셋 절연막을 형성하는 제2의 공정과, 상기 마스크패턴을 덮도록 상기 반도체층의 전체면에 제2의 다결정실리콘막을 적층하고, 당해 제2의 다결정실리콘막의 전체면에 제2의 절연막을 적층한 후, 당해 제2의 절연막과 제2의 다결정실리콘막을 에칭하여 상기 제2의 다결정실리콘막으로 에미터전극을 형성하는 제3의 공정과, 상기 에미터전극의 측벽에 에미터사이드월절연막을 형성함으로써, 당해 에미터사이드월절연막과 에미터전극상의 상기 제2의 절연막으로 에미터절연막을 형성하는 제4의 공정과, 상기 베이스형성영역의 양측에 있어서의 상기 반도체층의 상층에그라프트베이스영역을 형서한 후, 상기 콜렉터매입영역에 접속되는 상태로 상기 베이스형성영역에서 상기 소자분리영역에 인접하여 상기 반도체층에 콜렉터인출영역을 형성하는 제5의 공정과, 상기 베이스형성영역에 베이스영역을 형성하는 동시에, 상기 에미터형성영역에 에미터영역을 형성한 후, 상기 그라프트베이스영역에 접속되는 동시에 에미터절연막에 접촉하는 상태로 베이스전극을 형성하는 동시에, 상기 콜렉터인출영역에 접속되는 콜렉터전극을 형성하는 제6의 공정으로 이루어지는 것을 특징으로 하는 바이폴라트랜지스터의 제조방법.
  3. 반도체기판상에 형성된 반도체층과, 상기 반도체층의 상층의 일부분에 형성된 베이스영역과, 상기 베이스영역의 한쪽에 접속되는 상태로 상기 반도체층의 상층에 형성된 그라프트베이스영역과, 상기 베이스영역의 상층의 일부분에 형성된 에미터영역과, 상기 에미터영역의 주위의 베이스영역상과 당해 베이스영역에 접속되는 상기 반도체층상의 일부분에 형성된 오프셋절연막과, 상기 베이스영역의 아래쪽의 반도체층중에 형성된 콜렉터매입영역과, 상기 콜렉터매입영역에 접속되는 동시에 상기 베이스영역의 반대측에서 상기 베이스영역에 접속되는 상기 반도체층의 일부분에 인접하여 당해 반도체층에 형성된 콜렉터인출영역과, 상기 에미터영역에 접속되는 동시에 상기 오프셋절연막상에 형성된 에미터전극과, 상기 에미터전극을 덮는 상태로 형성된 에미터절연막과, 상기 그라프트베이스영역에 접속되는 동시에 상기 에미터절연막의 한쪽에 접촉하는 상태로 형성된 베이스전극과, 상기 콜렉터인출영역에 접속되는 동시에 상기 에미터절연막으로 다른쪽에 접촉하는 상태로 형성된 콜렉터전극으로 이루어지는 것을 특징으로 하는 바이폴라트랜지스터.
  4. 제3항의 바이폴라트랜지스터의 제조방법으로서, 반도체기판의 상층에 콜렉터매입영역으 형성하고, 당해 반도체 기판의 상면에 반도체층을 형성한 후, 당해 반도체층의 상층의 제1의 절연막을 형성하고, 이어서 당해 제1의 절연막을 덮도록 상기 반도체층의 전체면에 제1의 다결정실리콘막을 형성하는 제1의 공정과, 상기 제1의 다결정실리콘막으로 에미터형성영역의 주위에 있어서의 베이스형성영역상에 마스크패턴을 형성한 후, 당해 마스크패턴을 에칭 마스크로 하여 상기 제1의 다결정실리콘막을 에칭함으로써 제1의 절연막으로 오프셋절연막을 형성하는 제2의 공정과, 상기 마스트패턴을 덮도록 상기 반도체층의 전체면에 제2의 다결정실리콘막을 적층하고, 당해 제2의 다결정실리콘막의 전체면에 제2의 절연막을 형성한 후, 당해 제2의 절연막과 제2의 다결정실리콘막을 에칭하여 상기 제2의 다결정실리콘막으로 에미터전극을 형성하는 제3의 공정과, 상기 에미터전극의 측벽에 에미터사이드월절연막을 형성함으로써, 당해 에미터사이드월절연막과 에미터전극상의 상기 제2의 절연막으로 에미터절연막을 형성하는 제4의 공정과, 상기 베이스형성영역의 한쪽에 있어서의 상기 반도체층의 상층에 그라프트베이스영역을 형성한 후, 상기 콜렉터매입영역에 접속되는 동시에 각가 베이스형성영역의 반대측에서 상기 반도체층의 베이스형성영역에 접속되는 부분에 인접하여 상기 반도체층에 콜렉터인출영역을 형성하는 제5의 공정과, 상기 베이스형성영역에 베이스영역을 형성하는 동시에, 상기 에미터형성영역에 에미터영역를 형성한 후, 상기 그라프트베이스영역에 접속되는 동시에 상기 에미터절연막의 한쪽에 접촉하는 상태로 베이스전극을 형성하는 동시에, 상기 콜렉터인출영역에 접속되는 동시에 상기 에미터절연막의 다른쪽의 접촉하는 상태로 콜렉터전극을 형성하는 제6의 공정으로 이루어지는 것을 특징으로 하는 바이폴라트랜지스터의 제조방법.
  5. 바이폴라트랜지스터와 MOS 트랜지스터를 가진 Bi-MOS장치에 있어서, 상기 바이폴라트랜지스터의 에미터창형성용 절연막이 베이스영역의 베이스인출영역을 제외한 부분에 형성되어 이루어지는 것을 특징으로 하는 Bi-MOS장치.
  6. 제5항의 Bi-MOS장치의 제조방법으로서, MOS 트랜지스터의 게이트전극, LDD 영역의 형성 후, 전면적으로 절연막을 형성하는 제1의 공정과, 상기 절연막의 바이폴라트랜지스터의 베이스영역의 베이스인출영역을 제외한 부분상에 마스크하는 제2의 공정과, 상기 제1의 공정에서 형성한 상기 절연막에 대하여 이방성 에칭처리를 함으로써, 상기 MOS 트랜지스터의 상기 게이트전극의 측벽에 게이트사이월드절연막을 형성하는 동시에, 상기 바이폴라트랜지스터의 상기 베이스영역중 상기 베이스인출영역을 제외한 부분에 에임터창형성용 절연막을 형성하는 제3의 공정으로 이루어지는 것을 특징으로 하는 Bi-MOS장치의 제조방법.
  7. 제6항에 있어서, 또한 에미터영역을 형성하는 제4의 공정과, 상기 제4의 공정후에 상기 바이폴라트랜지스터의 상기 베이스인출영역과 상기 MOS 트랜지스터의 소스 및 드레인을 동시에 형성하는 제5으 공정을 포함하는 것을 특징으로 하는 Bi-MOS장치의 제조방법.
  8. 반도체기판상에 형성된 반도체층과, 상기 반도체층의 상층에 형성된 베이스영역과, 상기 베이스영역의 한쪽에 접속되는 상태로 상기 반도체층의 상층에 형성된 그라프트베이스영역과, 상기 베이스영역의 상층에 형성된 에미터영역과, 상기 베이스영역의 아래쪽의 반도체층에 형성된 콜렉터매입영역과, 상기 콜렉터매입영역에 접속되는 상태로 상기 베이스영역의 반대측의 상기 반도체층에 형성된 콜렉터인출영역과, 상기 에미터영역에 접속되는 상태로 상기 반도체층의 상면에 형성된 에미터전극과, 상기 그라프트베이스영역에 접속되는 상태로 상기 반도체층의 상면에 형성된 베이스전극과, 상기 콜렉터인출영역에 접속되는 상태로 상기 반도체층의 상면에 형성된 콜렉터 전극과, 상기 베이스전극과 상기 에미터전극 사이에 형성된 제1의 전극간 절연막과, 상기 에미터전극과 상기 콜렉터 전그가이에 형성된 제2의 전극간 절연막과, 상기 제2의 전극간 절연막에 접촉하는 상태로 상기 에미터전극측의 상기 콜렉터전극의 하면의 일부의 아래쪽에 형성된 어프셋절연막으로 이루어지는 것을 특징으로 하는 바이폴라트랜지스터.
  9. 제8항의 바이폴라트랜지스터를 탑재한 Bi-CMOS장치의 제조방법으로서, 반도체기판상에 반도체층을 형성하고, 당해 반도체기판과 당해 반도체층에 콜렉터매입영역을 형성한 후, 당해 반도체층의 상층에 소자분리영역을 형성하고, 그후 바이폴라트랜지스터형성영역의 반도체층의 상층과 CMOS 트랜지스터의 형성영역의 반도체층의 상층에 제1의 절연막을 형성하고, 이어서 당해 제1의 절연막을 덮도록 상기 반도체층이 전체면의 제1의 다결정실리콘막을 형성하는 제1의 공정과, 상기 제1의 다결정실리콘막으로 바이폴라트랜지스터형성영역의 일부분에 제1의 패턴을 형성하는 동시에, 상기 제1의 다결정실리콘막으로 상기 CMOS 트랜지스터형성영역을 덮는 제2의 패턴을 형성하고, 그 후 상기 각 제1, 제2패턴을 에칭마스크로 하여 상기 제1의 절연막을 에칭함으로써, 상기 바이폴라트랜지스터형성영역의 상기 바이폴라부분에 오프셋절연막을 형성하는 제2의 공정과, 상기 각 제1, 제2의 패턴을 덮도록 상기 반도체층의 전체면에 제2의 다결정실리콘막을 형성하는 제3의 공정과, 상기 제2의 다결정실리콘막으로 상기 바이폴라트랜지스터형성영역에 베이스전극과 에미터전극과 콜렉터전극을 형성하는 동시에, 당해 제2의 다결정실리콘막과, 상기 제2의 패턴에 의해 CMOS 트랜지스터의 각 게이트를 형성하는 제4의 공정과, 상기 베이스전극, 상기 에미터전극, 상기 콜렉터전극 및 상기 게이트를 덮도록 상기 반도체층의 전체면에 제2의 절연막을 형성한 후, 상기 베이스전극과 상기 에미터전극과의 사이에 상기 제2의 절연막으로 제1의 전극간 절연막을 형성하고, 상기 에미터전극과 상기 콜렉터전극과의 상기에 상기 제2의 절연막으로 제2의 전극간 절연막을 형성하는 동시에, 상기 각 게이트의 측벽에 당해 제2의 절연막으로 게이트사이드월절연막을 형성하는 제5의 공정으로 이루어지는 것을 특징으로 하는 Bi-CMOS 장치의 제조방법.
  10. 바이폴라트랜지스터와 CMOS 트랜지스터를 반도체층에 형성한 Bi-CMOS 장치에 있어서, 상기 반도체층은 상기 바이폴라트랜지스터의 바이폴라트랜지스터형성영역과 상기 CMOS 트랜지스터의 CMOS 트랜지스터형성영역이 형성된 제1의 부분과, 상기 바이폴라트랜지스터형성영역과 상기 CMOS 트랜지스터형성영역을 분리하기 위한 소자분리영역이 형성된 제2의 부분으로 이루어지고, 상기 제2의 부분은 상기 제1의 부분의 두께보다 얇게 형성한 것을 특징으로 하는 Bi-CMOS 장치.
  11. 바이폴라트랜지스터와 CMOS 트랜지스터를 반도체층에 형성한 Bi-CMOS 장치에 있어서, 상기 반도체층은 상기 바이폴라트랜지스터의 바이폴라트랜지스터형성영역과 그 주위에 있어서의 별도의 장치의 트랜지스터의 제2의 트랜지스터형성영역이 형성된 제1의 부분과, 상기 바이폴라트랜지스터형성영역과 상기 제2의 트랜지스터형성영역을 분리하기 위한 소자분리영역이 형성된 제2의 부분으로 이루어지고, 상기 제2의 부분은 상기 제1의 부분의 두께보다 얇게 형성한 것을 특징으로 하는 Bi-CMOS 장치.
  12. 제10항 또는 제11항에 있어서, 상기 반도체층은 에피택셜성장층으로 형성된 것을 특징으로 하는 Bi-CMOS 장치.
  13. 제10항 또는 제11항에 있어서, 상기 바이폴라트랜지스터는 상기 제1의 부분에서 상기 제2의 부분에 연장하여 형성된 콜렉터매입영역과, 상기 제2M이 부분에서 상기 콜렉터매입영역에 접속되는 상태로 형성된 콜렉터인출영역으로 이루어지는 것을 특징으로 하는 Bi-CMOS 장치.
  14. 제10항 , 제12항 또는 제13항 기재의 Bi-CMOS 장치의 소자분리 영역의 제조방법으로서, 반도체기판의 상측에 콜렉터매입영역을 형성한 후, 당해 반도체기판의 상면에 반도체층을 형성하는 제1의 공정과, 상기 반도체층의 상층을 부분적으로 제거하여 상기 반도체층의 박층부분을 형성하는 제2의 공정과, 상기 박층부분에 상기 Bi-CMOS 장치의 바이폴라트랜지스터형성영역과 상기 Bi-CMOS 장치의 CMOS 트랜지스터형성영역을 분리하기 위한 소자분리영역을 형성하는 제3의 공정으로 이루어지는 것을 특징으로 하는 Bi-CMOS 장치의 소자분리영역의 제조방법.
  15. 제11항, 제12항 또는 제13항 기재의 Bi-CMOS 장치의 소자분리 영역의 제조방법으로서, 반도체기판의 상측에 콜렉터매입영역을 형성한 후, 당해 바도체기판의 상면에 반도체층을 형성하는 제1의 공정과, 상기 반도체층의 상층을 부분적으로 제거하여 상기 반도체층의 박층부분을 형성하는 제2의 공정과, 상기 박층부분에 상기 Bi-CMOS 장치의 바이폴라트랜지스터형성영역과 이 바이폴라트랜지스터형성영역의 주위에 있어서의 별도의 장치의 제2의 트랜지스터형성영역을 분리하기 위한 소자분리영역을 형성하는 제3의 공정으로 이루어지는 것을 특징으로 하는 Bi-CMOS 장치의 소자분리영역의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920019509A 1991-10-24 1992-10-23 바이폴라트랜지스터, Bi-CMOS 장치 및 그 제조방법 KR930009111A (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP30708791A JPH05121671A (ja) 1991-10-24 1991-10-24 ＢｉＭＯＳ半導体装置とその製造方法
JP91-307,087 1991-10-24
JP33396991A JPH05145024A (ja) 1991-11-21 1991-11-21 バイポーラトランジスタとそのバイポーラトランジスタを搭載したＢｉ−ＣＭＯＳデバイスの製造方法
JP91-333,969 1991-11-21
JP91-349,536 1991-12-06
JP34953691A JP3194286B2 (ja) 1991-12-06 1991-12-06 バイポーラトランジスタの製造方法
JP35110191A JPH05167023A (ja) 1991-12-11 1991-12-11 Ｂｉ−ＣＭＯＳデバイスとその素子分離領域の製造方法
JP91-351,101 1991-12-11

Publications (1)

Publication Number Publication Date
KR930009111A true KR930009111A (ko) 1993-05-22

Family

ID=27479930

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920019509A KR930009111A (ko) 1991-10-24 1992-10-23 바이폴라트랜지스터, Bi-CMOS 장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US5324672A (ko)
KR (1) KR930009111A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3282172B2 (ja) * 1994-07-29 2002-05-13 ソニー株式会社 ＢｉＭＯＳ半導体装置の製造方法
JP3343968B2 (ja) * 1992-12-14 2002-11-11 ソニー株式会社 バイポーラ型半導体装置およびその製造方法
US5422290A (en) * 1994-02-28 1995-06-06 National Semiconductor Corporation Method of fabricating BiCMOS structures
JPH0831841A (ja) * 1994-07-12 1996-02-02 Sony Corp 半導体装置及びその製造方法
US5594268A (en) * 1994-08-03 1997-01-14 National Semiconductor Corporation Method of manufacturing high performance bipolar transistors in a BICMOS process
US6740573B2 (en) * 1995-02-17 2004-05-25 Micron Technology, Inc. Method for forming an integrated circuit interconnect using a dual poly process
US6853052B2 (en) 2002-03-26 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a buffer layer against stress
KR100546332B1 (ko) * 2003-06-13 2006-01-26 삼성전자주식회사 바이폴라 접합 트랜지스터 및 그 제조 방법
SE1150065A1 (sv) * 2011-01-31 2012-07-17 Fairchild Semiconductor Bipolär transistor i kiselkarbid med övervuxen emitter

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546536A (en) * 1983-08-04 1985-10-15 International Business Machines Corporation Fabrication methods for high performance lateral bipolar transistors
US4782030A (en) * 1986-07-09 1988-11-01 Kabushiki Kaisha Toshiba Method of manufacturing bipolar semiconductor device
US5065208A (en) * 1987-01-30 1991-11-12 Texas Instruments Incorporated Integrated bipolar and CMOS transistor with titanium nitride interconnections
US4789885A (en) * 1987-02-10 1988-12-06 Texas Instruments Incorporated Self-aligned silicide in a polysilicon self-aligned bipolar transistor
JPH07107225B2 (ja) * 1987-08-03 1995-11-15 芦森工業株式会社 バイアス布の製造方法及び装置
US5187554A (en) * 1987-08-11 1993-02-16 Sony Corporation Bipolar transistor
JPH027529A (ja) * 1988-06-27 1990-01-11 Nec Corp バイポーラトランジスタ及びその製造方法
JPH0744186B2 (ja) * 1989-03-13 1995-05-15 株式会社東芝 半導体装置の製造方法
US4960726A (en) * 1989-10-19 1990-10-02 International Business Machines Corporation BiCMOS process
US4997775A (en) * 1990-02-26 1991-03-05 Cook Robert K Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor
JP3127455B2 (ja) * 1990-08-31 2001-01-22 ソニー株式会社 半導体装置の製法
US5254485A (en) * 1990-09-18 1993-10-19 Matsushita Electric Industrial Co., Ltd. Method for manufacturing bipolar semiconductor device
US5204277A (en) * 1992-02-03 1993-04-20 Motorola, Inc. Method of forming bipolar transistor having substrate to polysilicon extrinsic base contact

Also Published As

Publication number Publication date
US5324672A (en) 1994-06-28

Similar Documents

Publication Publication Date Title
KR960043273A (ko) 버티칼(vertical) 트랜지스터 및 그 제조방법
KR890015391A (ko) Mos 트랜지스터의 자기 정합 소스/드레인 컨택트의 형성방법
KR970072396A (ko) Mos트랜지스터의 제조방법 및 cmos트랜지스터의 제조방법
KR970072209A (ko) 반도체 장치 및 그 제조 방법
KR890011103A (ko) 반도체 집적회로장치의 제조방법
KR920010933A (ko) Ccd 전하전송소자와 고체촬상장치 및 그 제조방법
KR950021547A (ko) 반도체 장치 및 그의 제조방법
KR930009111A (ko) 바이폴라트랜지스터, Bi-CMOS 장치 및 그 제조방법
SE9904310D0 (sv) Method in the fahrication of a silicon bipolar transistor
KR970054083A (ko) 상보형 모스(cmos) 트랜지스터 및 그 제조방법
KR960039222A (ko) 반도체장치 및 그 제조방법
KR960043167A (ko) 반도체 집적회로장치 및 그 제조방법
KR930001460A (ko) 반도체 집적회로장치 및 그 제조방법
KR950034667A (ko) 반도체 소자 및 그 제조방법
KR970023865A (ko) BiCMOS 장치의 제조방법
KR960042931A (ko) Soi 구조를 갖는 반도체장치의 제조방법
US4288910A (en) Method of manufacturing a semiconductor device
EP0872895A3 (en) Vertical insulated gate field-effect transistor, method of making the same and corresponding integrated circuit
KR970052989A (ko) 바이폴라 트랜지스터의 제조방법
US5830796A (en) Method of manufacturing a semiconductor device using trench isolation
JPH08316303A (ja) 半導体装置およびその製造方法
KR0147418B1 (ko) 반도체 소자의 저장전극 제조방법
KR960015946A (ko) 바이폴라 트랜지스터를 갖는 반도체장치 및 그 제조방법
JPH0640567B2 (ja) 半導体装置の製造方法
KR960002471A (ko) 실리콘-온-인슐레이터(soi) 소자의 제조방법 및 그 구조

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid