KR101044609B1 - 반도체소자 및 그 형성방법 - Google Patents
반도체소자 및 그 형성방법 Download PDFInfo
- Publication number
- KR101044609B1 KR101044609B1 KR1020030086452A KR20030086452A KR101044609B1 KR 101044609 B1 KR101044609 B1 KR 101044609B1 KR 1020030086452 A KR1020030086452 A KR 1020030086452A KR 20030086452 A KR20030086452 A KR 20030086452A KR 101044609 B1 KR101044609 B1 KR 101044609B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor substrate
- junction region
- trench
- impurity junction
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000012535 impurity Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000002955 isolation Methods 0.000 claims abstract description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 29
- 238000005468 ion implantation Methods 0.000 claims description 22
- 229910052757 nitrogen Inorganic materials 0.000 claims description 22
- 229910021332 silicide Inorganic materials 0.000 claims description 22
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 17
- 125000006850 spacer group Chemical group 0.000 claims description 15
- -1 nitrogen ions Chemical class 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 7
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 5
- 230000007935 neutral effect Effects 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 53
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
Description
Claims (15)
- (a) 반도체기판에 소자분리용 트렌치를 형성하는 공정과,(b) 상기 트렌치 표면에 버퍼 산화막을 형성하는 공정과,(c) 상기 트렌치 측벽에 MOS 소자의 불순물 접합영역과 동일한 도전형의 불순물을 경사이온주입하여 미니접합영역을 형성하는 공정과,(d) 상기 트렌치 측벽 상측의 모서리 부분에 중성이온을 경사이온주입하여 라운딩시키는 공정과,(e) 상기 반도체기판을 열처리하고 상기 트렌치를 매립하는 소자분리막을 형성하는 공정과,(f) 상기 반도체기판과의 계면에 게이트산화막이 개재되고 측벽에 절연막 스페이서가 구비되는 게이트전극 및 불순물 접합영역을 형성하는 공정과,(g) 상기 불순물 접합영역의 하부와 상기 반도체기판 경계부에 위치한 상기 불순물 접합영역에 질소이온영역을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1 항에 있어서,(b) 단계의 버퍼 산화막은 열산화막인 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1 항에 있어서,(c) 단계의 경사이온주입공정은 1E13 ∼ 5E14 원자/㎠ 의 도즈량으로 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1 항에 있어서,(c) 및 (d) 단계의 경사이온주입공정은 상기 반도체기판을 0°, 90°,180° 및 270°회전시키며 네 방향에서 0 ∼ 160 도의 경사각으로 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1 항에 있어서,(c) 의 경사이온주입공정은 상기 (c) 공정후 상기 반도체기판에 질소이온을 주입하는 공정을 더 포함하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 5 항에 있어서,상기 질소이온주입공정은 1E13 ∼ 1E15 원자/㎠ 의 도즈량으로 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1 항에 있어서,(e) 의 열처리공정은 질소가스 분위기의 퍼니스에서 700 ∼ 1000 ℃ 온도로 20 초 ∼ 30 분 동안 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1 항에 있어서,(e) 의 열처리공정은 질소가스 분위기에서 700 ∼ 1000 ℃ 온도로 20 초 ∼ 30 분 동안 RTP 방법으로 실시하는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1 항에 있어서,(f) 의 게이트전극은 게이트전극용 도전층의 표면에 산화막이 구비되는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1 항에 있어서,(g) 의 질소이온영역은 1E14 ∼ 1E15 원자/㎠ 의 도즈량으로 형성되는 것을 특징으로 하는 반도체소자의 형성방법.
- 제 1 항에 있어서,(g) 공정은 상기 불순물 접합영역에 실리사이드층을 더 형성하는 것을 특징으로 하는 반도체소자의 형성방법.
- (a) 반도체기판에 소자분리용 트렌치를 형성하는 공정과,(b) 상기 트렌치 표면에 버퍼 산화막을 형성하는 공정과,(c) 상기 트렌치 측벽에 MOS 소자의 불순물 접합영역과 동일한 도전형의 불순물을 경사이온주입하여 미니접합영역을 형성하는 공정과,(d) 상기 반도체기판에 질소이온을 주입하여 상기 미니접합영역의 불순물 확산 현상을 억제하는 공정과,(e) 상기 트렌치 측벽 상측의 모서리 부분에 중성이온을 경사이온주입하여 라운딩시키는 공정과,(f) 상기 반도체기판을 열처리하고 상기 트렌치를 매립하는 소자분리막을 형성하는 공정과,(g) 상기 반도체기판과의 계면에 게이트산화막이 개재되고 측벽에 절연막 스페이서가 구비되는 게이트전극 및 불순물 접합영역을 형성하는 공정과,(h) 상기 불순물 접합영역 하측과 반도체기판 경계부에 위치한 불순물 접합역에 질소이온영역을 형성하는 공정과,(i) 상기 불순물 접합영역의 기판 표면에 실리사이드층을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 형성방법.
- (a) 반도체기판에 활성영역을 정의하는 트렌치형 소자분리막과,(b) 상기 소자분리막의 측벽과 인접한 반도체기판에 구비되는 미니접합영역과,(c) 상기 활성영역 상에 구비되며 측벽에 절연막 스페이서를 구비한 게이트전극과,(d) 상기 게이트전극 양측의 반도체기판에 구비되며 상기 절연막 스페이서 하부로부터 상기 소자분리막과 인접한 반도체기판까지 연장되는 LDD 구조의 불순물 접합영역과,(e) 상기 불순물 접합영역 하부와 반도체기판의 경계부에 위치한 불순물 접합영역에 구비되는 질소이온영역을 포함하는 것을 특징으로 하는 반도체소자.
- 제 13 항에 있어서,상기 반도체소자는 상기 트렌치형 소자분리막과 상기 반도체기판의 경계면에 버퍼 산화막을 더 포함하는 것을 특징으로 하는 반도체소자.
- 제 13 항에 있어서,상기 반도체소자는 불순물 접합영역 상부에 실리사이드층을 더 포함하는 것을 특징으로 하는 반도체소자.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030086452A KR101044609B1 (ko) | 2003-12-01 | 2003-12-01 | 반도체소자 및 그 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030086452A KR101044609B1 (ko) | 2003-12-01 | 2003-12-01 | 반도체소자 및 그 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050052875A KR20050052875A (ko) | 2005-06-07 |
KR101044609B1 true KR101044609B1 (ko) | 2011-06-29 |
Family
ID=37248696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030086452A KR101044609B1 (ko) | 2003-12-01 | 2003-12-01 | 반도체소자 및 그 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101044609B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263690A (ja) * | 1994-03-25 | 1995-10-13 | Ricoh Co Ltd | サリサイド構造を有する半導体装置とその製造方法 |
JPH08125180A (ja) * | 1994-10-25 | 1996-05-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH08316476A (ja) * | 1995-05-19 | 1996-11-29 | Sony Corp | 半導体装置およびその製造方法 |
US5593907A (en) | 1995-03-08 | 1997-01-14 | Advanced Micro Devices | Large tilt angle boron implant methodology for reducing subthreshold current in NMOS integrated circuit devices |
-
2003
- 2003-12-01 KR KR1020030086452A patent/KR101044609B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263690A (ja) * | 1994-03-25 | 1995-10-13 | Ricoh Co Ltd | サリサイド構造を有する半導体装置とその製造方法 |
JPH08125180A (ja) * | 1994-10-25 | 1996-05-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5593907A (en) | 1995-03-08 | 1997-01-14 | Advanced Micro Devices | Large tilt angle boron implant methodology for reducing subthreshold current in NMOS integrated circuit devices |
JPH08316476A (ja) * | 1995-05-19 | 1996-11-29 | Sony Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20050052875A (ko) | 2005-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7217627B2 (en) | Semiconductor devices having diffusion barrier regions and halo implant regions and methods of fabricating the same | |
JP4859455B2 (ja) | 半導体素子の製造方法 | |
KR100801729B1 (ko) | 함몰된 게이트구조를 갖는 트랜지스터 및 그 제조방법 | |
JP4305610B2 (ja) | 半導体素子の製造方法 | |
CN113937005A (zh) | 金属氧化物半导体晶体管的制造方法 | |
KR100588658B1 (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
KR101044609B1 (ko) | 반도체소자 및 그 형성방법 | |
KR100649821B1 (ko) | 반도체소자의 트랜지스터 제조방법 | |
KR100579850B1 (ko) | 모스 전계효과 트랜지스터의 제조 방법 | |
KR100756815B1 (ko) | 트랜지스터의 제조 방법 | |
KR100549941B1 (ko) | 반도체소자의 게이트전극 구조 | |
US7160783B2 (en) | MOS transistor and method of manufacturing the same | |
US20040180482A1 (en) | Semiconductor device and manufacturing method thereof | |
JP3714396B2 (ja) | 半導体装置の製造方法 | |
KR101180500B1 (ko) | 트랜지스터 제조 방법 | |
KR100734142B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
JP4118255B2 (ja) | Mosトランジスタの製造方法 | |
JP3802331B2 (ja) | 半導体装置とその製造方法 | |
KR100702833B1 (ko) | 고속 트랜지스터의 제조방법 | |
KR100873816B1 (ko) | 트랜지스터 제조 방법 | |
KR20020002012A (ko) | 트랜지스터 및 그 제조 방법 | |
JP2004228528A (ja) | 半導体装置の製造方法 | |
KR100325445B1 (ko) | 반도체소자의접합형성방법 | |
JPH10261795A (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
JPH0555232A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 9 |