KR970054087A - 반도체 소자의 웰 형성방법 - Google Patents

반도체 소자의 웰 형성방법 Download PDF

Info

Publication number
KR970054087A
KR970054087A KR1019950062055A KR19950062055A KR970054087A KR 970054087 A KR970054087 A KR 970054087A KR 1019950062055 A KR1019950062055 A KR 1019950062055A KR 19950062055 A KR19950062055 A KR 19950062055A KR 970054087 A KR970054087 A KR 970054087A
Authority
KR
South Korea
Prior art keywords
film
oxide film
oxidizable
field oxide
antioxidant
Prior art date
Application number
KR1019950062055A
Other languages
English (en)
Other versions
KR0179794B1 (ko
Inventor
이혁재
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950062055A priority Critical patent/KR0179794B1/ko
Priority to US08/773,594 priority patent/US5705422A/en
Priority to JP8350685A priority patent/JP2838692B2/ja
Publication of KR970054087A publication Critical patent/KR970054087A/ko
Application granted granted Critical
Publication of KR0179794B1 publication Critical patent/KR0179794B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 웰 형성방법에 관한 것으로, 반도체 기판상의 주변회로부에 완충막과, 상기 완충막 위에 산화가능막과, 상기 산화가능막 위에 산화방지막을 형성하는 공정과; 상기 산화가능막의 표면이 일부 드러나도록 산화방지막을 소정 부분 식각하는 공정과; 열산화를 실시하여 주변회로부의 산화가능막이 노출된 부분과, 기판 표면이 노출된 셀 형성부에 필드 산화막을 형성하는 공정과; 상기 산화방지막과 산화가능막 및 완충막을 제거하는 공정과; 고 에너지로 제1도전형 불순물을 이온주입하는 공정과; 상기 필드 산화막을 마스크로 하여 저 에너지로 제2도전형 불순물을 이온주입하는 공정 및; 상기 필드 산화막을 제거하고, 확산을 실시하여 제1및 제2도전형 웰을 형성하는 공정을 포함하여 소자 제조를 완료하므로써, 1) 공정단순화를 기할 수 있게 되어 공정 시간 단축 및 생산성 향상을 이룰 수 있으며, 2) 고 에너지 이온주입시 필수적으로 이용되는 4㎛ 이상의 두꺼운 감광막을 사용할 필요가 없어 고에너지 이온주입 과정에서 감광막 입자에 의해 발생되는 실리콘 기판의 격자 손상(defect)을 방지할 수 있고, 3) 래치-업 내성(immunity)을 향상시킬 수 있는 고신뢰성의 반도체 소자를 구현할 수 있게 된다.

Description

반도체 소자의 웰 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2(a) 내지 제2(g)도는 본 발명에 따른 반도체 소자의 웰 형성방법을 도시한 공정수순도.

Claims (7)

  1. 반도체 기판상의 주변회로부에 완충막과, 상기 완충막 위에 산화가능막과, 상기 산화가능막 위에 산화방지막을 형성하는 공정과; 상기 산화가능막의 표면이 일부 드러나도록 산화방지막을 소정 부분 식각하는 공정과; 열산화를 실시하여 주변회로부의 산화가능막이 노출된 부분과, 기판 표면이 노출된 셀 형성부에 필드 산화막을 형성하는 공정과; 상기 산화방지막과 산화가능막 및 완충막을 제거하는 공정과; 고 에너지로 제1도전형 불순물을 이온주입하는 공정과; 상기 필드 산화막을 마스크로 하여 저 에너지로 제2도전형 불순물을 이온주입하는 공정 및; 상기 필드 산화막을 제거하고, 확산을 실시하여 제1및 제2도전형 웰을 형성하는 공정을 포함하여 형성되는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  2. 제1항에 있어서, 상기 완충막은 50Å 내지 300Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  3. 제1항에 있어서, 상기 제1도전형 불순물은 2MeV 내지 4MeV의 고 에너지로 이온주입되는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  4. 제1항에 있어서, 상기 제2도전형 불순물은 100KeV 내지 200KeV의 저 에너지로 이온주입되는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  5. 제1항에 있어서, 상기 산화가능막은 다결정실리콘으로 형성되는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  6. 제1항에 있어서, 상기 제1도전형 웰은 P형 불순물을 확산시켜 형성하는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
  7. 제1항에 있어서, 상기 제2도전형 웰은 N형 불순물을 확산시켜 형성하는 것을 특징으로 하는 반도체 소자의 웰 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950062055A 1995-12-28 1995-12-28 반도체 소자의 웰 형성방법 KR0179794B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950062055A KR0179794B1 (ko) 1995-12-28 1995-12-28 반도체 소자의 웰 형성방법
US08/773,594 US5705422A (en) 1995-12-28 1996-12-27 Method for forming well of semiconductor device
JP8350685A JP2838692B2 (ja) 1995-12-28 1996-12-27 半導体素子のウェル形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950062055A KR0179794B1 (ko) 1995-12-28 1995-12-28 반도체 소자의 웰 형성방법

Publications (2)

Publication Number Publication Date
KR970054087A true KR970054087A (ko) 1997-07-31
KR0179794B1 KR0179794B1 (ko) 1999-03-20

Family

ID=19446084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950062055A KR0179794B1 (ko) 1995-12-28 1995-12-28 반도체 소자의 웰 형성방법

Country Status (3)

Country Link
US (1) US5705422A (ko)
JP (1) JP2838692B2 (ko)
KR (1) KR0179794B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727161B2 (en) 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices
KR100339425B1 (ko) * 2000-07-21 2002-06-03 박종섭 리세스된 소이 구조를 갖는 반도체 소자 및 그의 제조 방법
US20070006194A1 (en) * 2003-03-10 2007-01-04 Catena Corporation Static analysis method regarding lyee-oriented software
JP5083088B2 (ja) * 2008-07-23 2012-11-28 富士通株式会社 電子部品ユニットおよび連結機構

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5292671A (en) * 1987-10-08 1994-03-08 Matsushita Electric Industrial, Co., Ltd. Method of manufacture for semiconductor device by forming deep and shallow regions
JPH01161752A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 半導体装置製造方法
US5451530A (en) * 1990-12-21 1995-09-19 Texas Instruments Incorporated Method for forming integrated circuits having buried doped regions
JP2795565B2 (ja) * 1991-10-08 1998-09-10 シャープ株式会社 半導体記憶素子の製造方法

Also Published As

Publication number Publication date
JPH104147A (ja) 1998-01-06
KR0179794B1 (ko) 1999-03-20
US5705422A (en) 1998-01-06
JP2838692B2 (ja) 1998-12-16

Similar Documents

Publication Publication Date Title
US4272880A (en) MOS/SOS Process
US4684971A (en) Ion implanted CMOS devices
JPS63306667A (ja) 半導体装置及びその製造方法
KR970077166A (ko) 반도체 기판에 삼중웰을 형성하는 방법
KR890005884A (ko) 바이폴라 트랜지스터의 제조방법
KR960005769A (ko) 반도체웨이퍼의 제조방법, 반도체웨이퍼, 반도체집적회로장치의 제조방법 및 반도체집적회로장치
US4464824A (en) Epitaxial contact fabrication process
KR970054087A (ko) 반도체 소자의 웰 형성방법
US4397076A (en) Method for making low leakage polycrystalline silicon-to-substrate contacts
KR910007103A (ko) 반도체 장치의 자기 정렬 콘택 제조방법
KR960042931A (ko) Soi 구조를 갖는 반도체장치의 제조방법
TW356559B (en) Method for fabricating semiconductor devices having triple well
JPH0472771A (ja) Ｍｏｓｆｅｔ
KR910008978B1 (ko) 반도체 장치의 제조방법
EP1035566A2 (en) Method for forming a buried doped layer with connecting portions within a semiconductive device
KR100399069B1 (ko) 로직 소자의 제조 방법
KR100474543B1 (ko) 반도체소자의 제조방법
KR970053492A (ko) 반도체 소자 분리방법
KR100192166B1 (ko) 반도체 소자의 트윈웰 형성 방법
JPH02174236A (ja) 半導体装置の製造方法
KR950012717A (ko) 반도체 소자 제조 방법
KR970052103A (ko) 반도체 소자의 웰 형성 방법
KR960015856A (ko) 반도체소자의 소자분리 방법
KR960015967A (ko) 얕은 접합을 갖는 반도체소자 제조방법
KR890017817A (ko) 고전압 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee