KR920015597A - 고전압 cmos 트랜지스터 공정방법 - Google Patents
고전압 cmos 트랜지스터 공정방법 Download PDFInfo
- Publication number
- KR920015597A KR920015597A KR1019910000474A KR910000474A KR920015597A KR 920015597 A KR920015597 A KR 920015597A KR 1019910000474 A KR1019910000474 A KR 1019910000474A KR 910000474 A KR910000474 A KR 910000474A KR 920015597 A KR920015597 A KR 920015597A
- Authority
- KR
- South Korea
- Prior art keywords
- high voltage
- cmos transistor
- polysilicon
- voltage cmos
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 229920005591 polysilicon Polymers 0.000 claims 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052796 boron Inorganic materials 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 고전압 CMOS 트랜지스터의 공정도.
Claims (2)
- 기판에 "P-"웰을 형성하기 위해 트랜치를 형성한후 "P-"폴리실리콘을 증착하여 가열냉각(Ammealing)하고 포토레지스터를 이용하여 "P-"폴리실리콘 내의 붕소(B)/인(P)이온을 확산시켜 폴리실리콘 주변에 P-정선을 형성하는 공정과, 상기 "P-"실리콘 폴리위에 P+를 도핑시켜 소오스와 드레인영역을 형성하는 공정과, 게이트 산화막을 증착한후 게이트 전극을 게이트 폴리를 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 고전압 CMOS 트랜지스터의 공정방법.
- 제1항에 있어서, P형 반도체 공정은 N형으로 공정할 수 있는 것을 포함하여 구성된 것을 특징으로 하는 고전압 CMOS 트랜지스터의 공정방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000474A KR0130384B1 (ko) | 1991-01-15 | 1991-01-15 | 고전압 cmos 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000474A KR0130384B1 (ko) | 1991-01-15 | 1991-01-15 | 고전압 cmos 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015597A true KR920015597A (ko) | 1992-08-27 |
| KR0130384B1 KR0130384B1 (ko) | 1998-04-07 |
Family
ID=19309757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000474A KR0130384B1 (ko) | 1991-01-15 | 1991-01-15 | 고전압 cmos 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0130384B1 (ko) |
-
1991
- 1991-01-15 KR KR1019910000474A patent/KR0130384B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0130384B1 (ko) | 1998-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850002177A (ko) | 얕은 n형 영역을 형성하는 방법 | |
| KR920017242A (ko) | 바이씨모스장치의 제조방법 | |
| KR970030676A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR920015597A (ko) | 고전압 cmos 트랜지스터 공정방법 | |
| KR970018259A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR940016902A (ko) | 모스(mos) 트랜지스터 제조방법 | |
| KR940012669A (ko) | 트랜지스터 제조방법 | |
| KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| JPS6428860A (en) | Semiconductor device and manufacture thereof | |
| KR880003439A (ko) | 채널 영역만을 고농도로 도우핑시킨 서브마이크론mosfet장치 및 그 제조방법 | |
| KR920015632A (ko) | 소이모스소자 제조방법 | |
| JPS5721855A (en) | Manufacture of complementary mos semiconductor device | |
| KR970013120A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR920007215A (ko) | 다층구조의 시모스 트랜지스터의 제조방법 | |
| KR920007201A (ko) | 고압 반도체 소자 및 그의 제조방법 | |
| KR950009979A (ko) | 모스트랜지스터의 제조방법 | |
| JPS5580357A (en) | Manufacture of insulated gate type field effect transistor | |
| KR970018687A (ko) | 고내압 모스 트랜지스터 제조방법 | |
| KR920013775A (ko) | 트랜치 사용 트랜지스터 제조방법 | |
| KR920015433A (ko) | 모스 트렌지스터 공정방법 | |
| KR970024302A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR970004073A (ko) | 저도핑 드레인 (ldd) 구조의 모스 (mos) 트랜지스터 및 그 제조 방법 | |
| KR920017241A (ko) | 바이-모스 에스램 셀의 제조방법 | |
| KR970053895A (ko) | 씨모스(cmos) 소자의 구조 및 제조방법 | |
| KR970053966A (ko) | 아날로그용 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061026 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |