KR920007201A - 고압 반도체 소자 및 그의 제조방법 - Google Patents

Abstract

내용 없음

Description

고압 반도체 소자 및 그의 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명의 SOI 웨이퍼를 이용한 고압 반도체 소자의 단면도이며,

제3도는 본 발명의 SOI 웨이퍼를 이용한 고압 반도체 소자의 제조공정도이다.

Claims (3)

1. 기판으로 실리콘막(22)-산화막(23)-실리콘막(24)으로 된 SOI웨이퍼(21)를 사용하고, 이중확산구조를 갖는 저농도의 소오스, 드레인 영역(29)과 고농도의 소오스, 드레인 영역(34)이 상기 SOI웨이퍼(21)의 동일면상에횡방향으로 경사형 접합을 이루고 형성됨과 동시에 SOI웨이퍼(21)의 산화막(23)과 맞붙게 되도록 형성되며, SOI웨이퍼(21)상에 게이트 산화막(30)과 게이트 폴리(31)가 형성된 구조를 갖는 것을 특징으로 하는 고압 반도체 소자.
2. 제1항에 있어서, 게이트 산화막(30)이 스텝 구조를 갖는 것을 특징으로 하는 고압 반도체 소자.
3. 실리콘막(22)-산화막(23)-P형 또는 N형 실리콘막(24)의 적층구조를 갖는 SOI웨이퍼(21)상에 산화공정으로 소자간을 분리시키기 위한 필드산화막(25)을 형성하는 제1공정과, SOI웨이퍼(21)상에 캡산화막(26)을 형성하는 제2공정과, 감과성 물질(27)을 도포한 다음 사진식각공정을 수행하여 저농도의 소오스, 드레인 영역이 형성될 부위의 캡산화막(26)을 노출시키는 제3공정과, 상기 감광성 물질(27)을 마스크로 하여 기판과 반대 도전형을 갖는 불순물을 1차로 이온주입하여 저농도의 소오스, 드레인 영역을 형성하기 위한 이온주입영역(28)을 형성하는 제4공정과, 1100℃에서 드라이브-인 공정을 진행하여 SOI웨이퍼(21)의 실리콘 막(24)에 저농도의 소오스, 드레인 영역(29)을 형성하는 제5공정과, 게이트 산화막이 될 부분 이외의 캡 산화막(26)을 사진식각하여 게이트 산화막(30)을 형성하는 제6공정과, 폴리실리콘막을 도포한 다음 사진식각공정을 수행하여 게이트 폴리(31)을 형성하는 제7공정과, 감광성 물질(32)을 전면 증착시키고, 사진식각공정을 수행하여 고농도의 불순물 영역이 형성될 부위를 노출시키는 제8공정과, 상기 감광성 물질(32)을 마스크로 하여 1차 이온 주입된 불순물과 통일도전형을 갖는 불순물을 이온주입하여 고농도의 소오스, 드레인 영역을 형성하기 위한 불순물 이온주입영역(33)을 형성하는 제9공정과, 드라이브-인 공정을 진행하여 고농도의 불순물 영역(34)을 형성하는 제10공정을 포함하는 것을 특징으로 하는 고압 반도체 소자의 제조방법.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.