JPH079931B2 - 素子分離領域の形成方法 - Google Patents

素子分離領域の形成方法

Info

Publication number
JPH079931B2
JPH079931B2 JP61258907A JP25890786A JPH079931B2 JP H079931 B2 JPH079931 B2 JP H079931B2 JP 61258907 A JP61258907 A JP 61258907A JP 25890786 A JP25890786 A JP 25890786A JP H079931 B2 JPH079931 B2 JP H079931B2
Authority
JP
Japan
Prior art keywords
groove
oxide film
forming
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61258907A
Other languages
English (en)
Other versions
JPS63110746A (ja
Inventor
誠二 寒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61258907A priority Critical patent/JPH079931B2/ja
Publication of JPS63110746A publication Critical patent/JPS63110746A/ja
Publication of JPH079931B2 publication Critical patent/JPH079931B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に素子分離
領域として、シリコン基板上に溝を堀り、この溝を多結
晶シリコンで埋めこむことにより形成する素子分離技術
に関する。
〔従来の技術〕
従来、シリコン基板上に溝を堀り、この溝の底面にチャ
ンネルストッパ用の高濃度不純物層を形成するには、単
に溝形成時のシリコン酸化膜をマスクとしてイオン注入
を行っていた。
〔発明が解決しようとする問題点〕
上述した従来のイオン注入によるチャンネルストッパの
形成では、シリコン基板上の溝側壁へもイオン注入され
るという欠点がある。
〔問題点を解決するための手段〕 上記問題点に対し本発明では、シリコン基板上に溝を形
成する場合、ポリマーを形成するガスを用いた反応性イ
オンエッチングにより溝を形成し、つぎに、この溝の底
面にイオン注入によりチャンネルストッパ用の高濃度不
純物層を形成し、それから前記溝を多結晶シリコンで埋
めて素子分離領域を形成している。したがって、本発明
では、溝形成のエッチング中に溝側壁がポリマーで覆わ
れるので、イオン注入の際溝側壁にイオン注入されるこ
とがなく、溝底面にのみ選択的にチャンネルストッパが
形成される。
〔実施例〕
つぎに本発明を実施例により説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を工程順に説
明するための断面図である。まず、第１図（ａ）のよう
に、元のＰ型シリコン基板１の上にN+層２を形成し、さ
らにその上にN-エピタキシャル層３を成長させる。つぎ
に同図（ｂ）のように、N-エピタキシャル層３の上に熱
酸化膜４を形成し、溝を形成する部分の酸化膜を除去し
たパターニングを行う。つぎに同図（ｃ）のように、パ
ターニングされた酸化膜４をマスクにして、ポリマーを
形成するガス、例えば、CBrF3ガスを用い、元のシリコ
ン基板１に達する溝５を反応性イオンエッチングにより
形成する。この際、溝５の側壁にポリマー６が形成され
る。よって、側壁がポリマー６で覆われた溝５にB+イオ
ン７を注入し、溝底面にのみチャンネルストッパのN+層
８を形成する。それから、酸化膜４とポリマー６を除去
し、第１図（ｄ）のように、溝内壁および基板表面を10
00Å程度の薄いシリコン酸化膜９で覆った後、多結晶シ
リコン10をCVD法で埋め込み、エッチバックして、埋込
み上面を平坦にして、素子分離領域を形成する。
〔発明の効果〕
以上説明した様に本発明は、シリコン基板に溝を形成
し、素子分離を行う時に必要なチャンネルストッパ層の
形成に対し、シリコン溝側壁をエッチング中に形成させ
るホリマーにより覆うことにより、シリコン溝側壁にイ
オン注入されることなく選択的にチャッネルストッパ層
を形成できる効果がある。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順の断面図である。 １……元のＰ型シリコン基板、２……N+層、３……N-エ
ピタキシャル成長層、４……熱酸化膜、５……溝、６…
…ポリマー層、７……B+イオン、８……N+チャンネルス
トッパ、９……熱酸化膜、10……多結晶シリコン。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】Ｐ型シリコン基板上にN+層を形成し、その
    上にN-層をエピタキシャル成長させたシリコン基板上に
    シリコン酸化膜を形成した後パターニングする工程と、
    ポリマーを形成するCBrF3を含むガスを用いた反応性イ
    オンエッチングにより前記シリコン酸化膜をマスクにし
    て前記シリコン基板にＰ型層まで達する溝を形成する工
    程と、前記溝側壁に付着したポリマー及び前記シリコン
    酸化膜をマスクとしたイオン注入により前記溝の底面に
    チャンネルストッパ用のN+層を形成する工程と、前記ポ
    リマーおよびシリコン酸化膜を除去後溝内壁を酸化して
    酸化膜を形成する工程と、多結晶シリコンを用いて前記
    溝を埋める工程とを含むことを特徴とする素子分離領域
    の形成方法。
JP61258907A 1986-10-29 1986-10-29 素子分離領域の形成方法 Expired - Lifetime JPH079931B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61258907A JPH079931B2 (ja) 1986-10-29 1986-10-29 素子分離領域の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61258907A JPH079931B2 (ja) 1986-10-29 1986-10-29 素子分離領域の形成方法

Publications (2)

Publication Number Publication Date
JPS63110746A JPS63110746A (ja) 1988-05-16
JPH079931B2 true JPH079931B2 (ja) 1995-02-01

Family

ID=17326685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61258907A Expired - Lifetime JPH079931B2 (ja) 1986-10-29 1986-10-29 素子分離領域の形成方法

Country Status (1)

Country Link
JP (1) JPH079931B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801083A (en) * 1997-10-20 1998-09-01 Chartered Semiconductor Manufacturing, Ltd. Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners
JP2015002279A (ja) * 2013-06-17 2015-01-05 トヨタ自動車株式会社 半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059302B2 (ja) * 1981-05-26 1985-12-24 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション 多量の酸素を用いた反応性イオン食刻法
JPS592362A (ja) * 1982-06-28 1984-01-07 Nippon Telegr & Teleph Corp <Ntt> 半導体装置とその製造方法
US4450042A (en) * 1982-07-06 1984-05-22 Texas Instruments Incorporated Plasma etch chemistry for anisotropic etching of silicon
JPS60161632A (ja) * 1984-02-01 1985-08-23 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPS63110746A (ja) 1988-05-16

Similar Documents

Publication Publication Date Title
EP0459397A2 (en) Semiconductor device having a trench for device isolation and method of fabricating the same
JPS6240858B2 (ja)
JPS644666B2 (ja)
JP2775194B2 (ja) 半導体装置および半導体分離構造を製造する方法
JPH06232247A (ja) 絶縁層上に隔離された半導体層を製造する方法
JPH079931B2 (ja) 素子分離領域の形成方法
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
JP3107806B2 (ja) 半導体装置の製造方法
JPS60208843A (ja) 半導体装置の製造方法
JP3011729B2 (ja) バイポーラ型半導体集積回路装置の製造方法
JPH04279045A (ja) フィールド酸化膜形成方法
JP2800692B2 (ja) 半導体装置の製造方法
JPH07235547A (ja) 半導体集積回路の製造方法
JP2871535B2 (ja) 半導体素子のフィールド酸化膜形成方法
JPH05121537A (ja) 半導体装置の製造方法
JPH0661343A (ja) 半導体装置の製造方法
JP2701881B2 (ja) 半導体の分離領域
JP2500427B2 (ja) バイポ―ラ型半導体装置の製造方法
JP3138715B2 (ja) コレクタプラグの形成方法
JP2763105B2 (ja) 半導体装置の製造方法
JPS62208670A (ja) 半導体装置の製造方法
KR970009273B1 (ko) 반도체소자의 필드산화막 제조방법
JPH05343416A (ja) 半導体装置の製造方法
JPH023256A (ja) 半導体装置の製造方法
JPH06101517B2 (ja) 半導体装置の製造方法