ITTO20000319A1 - Procedimento per la fabbricazione di strutture di giunzione a sacche profonde. - Google Patents

Procedimento per la fabbricazione di strutture di giunzione a sacche profonde. Download PDF

Info

Publication number
ITTO20000319A1
ITTO20000319A1 IT2000TO000319A ITTO20000319A ITTO20000319A1 IT TO20000319 A1 ITTO20000319 A1 IT TO20000319A1 IT 2000TO000319 A IT2000TO000319 A IT 2000TO000319A IT TO20000319 A ITTO20000319 A IT TO20000319A IT TO20000319 A1 ITTO20000319 A1 IT TO20000319A1
Authority
IT
Italy
Prior art keywords
trenches
type
process according
conductivity
regions
Prior art date
Application number
IT2000TO000319A
Other languages
English (en)
Inventor
Davide Patti
Cesare Ronsisvalle
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT2000TO000319A priority Critical patent/IT1320016B1/it
Publication of ITTO20000319A0 publication Critical patent/ITTO20000319A0/it
Priority to US09/825,143 priority patent/US20010055861A1/en
Publication of ITTO20000319A1 publication Critical patent/ITTO20000319A1/it
Application granted granted Critical
Publication of IT1320016B1 publication Critical patent/IT1320016B1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Bag Frames (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

D E S C R I Z I O N E
del brevetto per invenzione industriale
La presente invenzione si riferisce ad un procedimento per la realizzazione di strutture di giunzione a sacche profonde.
Come è noto, è stato proposto un nuovo tipo di struttura di giunzione, cosiddetta a sacche profonde, che permette di realizzare transistori MOS di potenza aventi elevata tensione inversa di rottura ( "breakdown") e, al contempo, bassi valori di resistenza. Una struttura di giunzione di tale tipo è descritta ad esempio nel brevetto statunitense US 5,216,275 del 1 giugno 1993, secondo la quale le strutture di giunzione a sacche profonde comprendono una pluralità di sacche profonde di. materiale semiconduttore drogato, estendentisi in profondità in uno strato epitassiale fino in prossimità di un substrato, fra loro sostanzialmente parallele. In particolare, le sacche profonde hanno dimensione verticale prevalente (ad esempio compresa fra 40 μm e 100 μιη) e -presentano conducibilità opposta rispetto allo strato epitassiale. Quando la struttura di giunzione viene polarizzata inversamente, al crescere della tensione inversa, le linee equipotenziali associate a due sacche profonde adiacenti si estendono nello strato epitassiale dapprima parallelamente alle pareti delle sacche profonde e poi si uniscono fra loro fino a ottenere un completo svuotamento delle porzioni di strato epitassiale comprese fra le due sacche profonde adiacenti.
La particolare geometria della struttura di giunzione permette di ottenere elevate tensioni inverse di rottura anche in presenza di livelli di drogaggio dello strato epitassiale e delle sacche profonde piuttosto elevati (pari a circa 10<15 >atomi/cm<3>).
Le strutture di giunzione descritte sono attualmente realizzate secondo due processi di fabbricazione.
In un primo caso, proposto nel brevetto citato, viene inizialmente cresciuto lo strato epitassiale, ad esempio di tipo N, fino a uno spessore desiderato. In seguito, nello strato epitassiale vengono scavate trincee aventi profondità prefissata e sostanzialmente pari alla profondità delle regioni di conduzione da realizzare. Mediante una seconda crescita epitassiale, le trincee vengono quindi riempite con materiale semiconduttore avente conducibilità opposta a quella dello strato epitassiale (ad esempio conducibilità di tipo P), in modo da formare le sacche profonde sostanzialmente all’interno delle trincee stesse.
Tuttavia, gli attuali limiti tecnologici nella realizzazione di processi di crescita epitassiale rendono problematica la fase di riempimento delle trincee e non consentono di ottenere risultati accettabili .
Secondo una diversa soluzione, lo strato epitassiale e le sacche profonde vengono realizzati iterando una sequenza di fasi di processo comprendenti una crescita epitassiale parziale, una fototecnica, per definire le aree da drogare, e un'impiantazione ionica. Ad esempio, a ogni iterazione viene cresciuto uno strato epitassiale parziale dello spessore di 20 μπι, nel quale vengono realizzate sacche aventi conducibilità opposta rispetto allo strato epitassiale stesso; le sacche si estendono per tutto lo spessore dello strato epitassiale parziale, fino a raggiungere corrispondenti sacche sottostanti ad esse allineate, realizzate in un'iterazione precedente.
Il procedimento descritto permette di fabbricare strutture dì giunzione in cui le regioni sacche profonde una notevole estensione in profondità (anche 100 μm, come accennato). D'altra parte, per raggiungere tale estensione in profondità occorre eseguire numerosi cicli di crescita epitassiale, fototecnica e impiantazione ionica e ciò risulta svantaggiosamente complesso e costoso.
Scopo della presente invenzione è mettere a disposizione un procedimento per la realizzazione di strutture di giunzione a sacche profonde, che permetta di superare gli inconvenienti descritti.
Secondo la presente invenzione viene realizzato un procedimento per la realizzazione di strutture di giunzione a sacche profonde, come definito nella rivendicazione 1.
Per una migliore comprensione dell'invenzione, ne vierie ora descritta una forma di realizzazione, a puro titolo di esempio non limitativo e con riferimento ai disegni allegati, nei quali:
- le figure 1-6 mostrano sezioni trasversali attraverso una fetta di materiale semiconduttore, in successive fasi di fabbricazione, realizzate secondo la presente invenzione;
- la figura 7 mostra l'andamento di grandezze relative a una struttura di giunzione realizzata secondo il procedimento oggetto della presente invenzione; e
- le figure 8-12 mostrano sezioni trasversali attraverso una fetta di materiale semiconduttore, in successive fasi di fabbricazione, in cui viene realizzato un dispositivo comprendente una struttura di giunzione ottenuta secondo la presente invenzione.
Con riferimento alle figure 1-6, una fetta 1 di materiale semiconduttore, ad esempio silicio monocristallino, comprende un substrato 2, di tipo N+, avente un primo livello di drogaggio, pari ad esempio 10<19 >atomi/cm<3>.
Sul substrato 2 viene inizialmente cresciuto uno strato epitassiale 3 (figura 1), avente un secondo livello di drogaggio, inferiore al primo livello di drogaggio e pari, ad esempio, a 10<15 >atomi/cm<3>. Inoltre, lo strato epitassiale 3 presenta uno spessore preferibilmente compreso fra 20 μm e 100 μm.
Al di sopra dello strato epitassiale 3 viene quindi realizzata una maschera "trench" 5, ricoprente l'intera superficie 6 del substrato 2, tranne che in corrispondenza di aperture 8 (figura 2) . Tali aperture 8 presentano una prima larghezza L1, preferibilmente compresa fra 1 μm e 5 μm, e sono reciprocamente distanziate di una prefissata distanza (ad esempio 10 -30 μm). Per formare la maschera "trench" 5, viene dapprima effettuata ad esempio un'ossidazione termica del substrato 2, e quindi viene deposto ossido di silicio. Mediante un processo fotolitografico, viene poi formata una maschera di resist 9 e viene effettuato un attacco selettivo dell'ossido di silicio esposto per realizzare le aperture 8. La maschera di resist 9 viene quindi rimossa.
Come mostrato in figura 3, viene in seguito effettuato un attacco anisotropo dello strato epitassiale 3 (attacco "trench" del silicio), per formare trincee 10, aventi larghezza pari alla prima larghezza LI e presentanti pareti laterali 11 sostanzialmente verticali ed estendentisi, in corrispondenza delle aperture 8, per una prefissata profondità D. In particolare, la profondità D delle trincee 10 è scelta in.base alla tensione di rottura inversa che si vuole ottenere, in modo noto al tecnico del ramo, ed è generalmente di poco inferiore allo spessore dello strato epitassiale 3, in modo che le trincee 10 si estendono fino in prossimità del substrato 2. Inoltre, l'attacco "trench" è preferibilmente un attacco a secco, effettuato in plasma .
Mediante un processo di ossidazione termica, viene quindi realizzato uno strato di ossido pre-impianto 14, ricoprente le pareti verticali 11 e le pareti di fondo 13 delle trincee 10 e avente uno spessore ad esempio di 150-500 nm, come mostrato in figura 4.
Successivamente, viene impiantata una prefissata quantità di una specie ionica drogante (ad esempio boro), come rappresentato schematicamente in figura 4 mediante frecce 12. La quantità della specie ionica impiantata è scelta in modo che in seguito si formino regioni (sacche profonde 16 in figura 5) aventi livello di drogaggio sostanzialmente uguale al secondo livello di drogaggio dello strato epitassiale 3 (pari a circa 10<15 >atomi/cm<3>).
In questa fase, la fetta 1 viene ruotata in modo che 1'impiantazione avvenga lungo direzioni inclinate di un angolo (rispetto a una direzione perpendicolare alla superficie 6 dello strato epitassiale 3. In particolare, ciò può esser ottenuto inclinando la fetta 1 di una quantità pari all'angolo a, rispetto a un piano ortogonale alla direzione di impiantazione (frecce 12), e quindi ruotando la fetta 1 stessa.
L'angolo (dipende dal rapporto fra la larghezza L1 della aperture 8 e la profondità D delle trincee 10 ed è tale che la specie ionica drogante venga impiantata sia sulle pareti laterali 11, sia sulle pareti di fondo 13 delle trincee 10. Vengono così realizzate regioni impiantate 15, circondanti le trincee 10 stesse e aventi conducibilità opposta rispetto allo strato epitassiale 3 (ad esempio, conducibilità di tipo P).
Successivamente, figura 5, la specie ionica impiantata viene diffusa in ambiente inerte, in modo da formare, a partire dalle regioni impiantate 15, sacche profonde 16, aventi una seconda larghezza L2, preferibilmente compresa fra 5 pm e 20 pm, e separate reciprocamente mediante zone intermedie 18 dello strato epitassiale 3 (di larghezza compresa fra 10 pm e 20 pm).
La maschera "trench" 5 viene poi rimossa e viene eseguita una fase di riempimento delle trincee 10, come illustrato in figura 5. In particolare, il riempimento delle trincee 10 è ottenuto mediante deposizione di uno strato di ossido spesso 17 (ad esempio ossido TEOS -TetraEtilOrtoSilicato) .
A questo punto del procedimento risulta definita una struttura di giunzione 20, comprendente lo strato epitassiale 3 e le sacche profonde 16. In dettaglio, regioni di interfaccia 21 fra le sacche profonde 16 e lo strato epitassiale 3 formano giunzioni PN estendentisi sostanzialmente ortogonali alla superficie 6 dello strato epitassiale 3 stesso.
Le sacche profonde 16 possono avere differenti forme, ad esempio avere forma a bicchiere (in modo da presentare forma a corona circolare o poligonale in vista dall'alto) oppure formare trincee allungate, estendentisi parallelamente in direzione perpendicolare al piano del foglio.
Con riferimento alla figura 6, il procedimento può essere ultimato con ulteriori fasi di lavorazione, di per sé note, comprendenti ad esempio una rimozione parziale ("etch back”) dello strato di ossido spesso 17, al di sopra delle sacche profonde 16 e una metallizzazione, per realizzare contatti 22.
Da quanto sopra esposto, risulta chiaramente che il procedimento secondo la presente invenzione permette vantaggiosamente di realizzare strutture di giunzione a sacche profonde impiegando un numero limitato di fasi di lavorazione. In particolare, è sufficiente eseguire un solo processo fotolitografico (per la definizione della maschera trench 5) e una sola impiantazione ionica.
Le fasi di lavorazione utilizzate sono inoltre di tipo standard e quindi il procedimento, semplice ed economico da realizzare, consente di ottenere, con una resa elevata, strutture di giunzione aventi elevate prestazioni. In particolare, la- figura 7, relativa a prove sperimentali effettuate su una struttura di giunzione realizzata secondo l'invenzione, mostra che la presenza di dielettrico (regione di ossido di silicio 17) all'interno delle sacche profonde 16 non altera la distribuzione delle linee di campo elettrico in condizione di forte polarizzazione inversa (750 V).
Il procedimento descritto può essere vantaggiosamente utilizzato per realizzare dispositivi di potenza, ad esempio transistori DMOS a flusso di corrente verticale. In tal caso, dopo aver ottenuto la struttura di giunzione 20 di figura 5, la porzione dello strato di ossido spesso 17 sporgente dalle trincee 10 viene rimossa, ad esempio attraverso un'azione chimico-meccanica (tecnica CMP, dall'inglese "Chemical-Mechanical Polishing"), e viene quindi cresciuto termicamente uno strato di ossido di porta 25, ricoprente la superficie 6 dello strato epitassiale 3, figura 8. Uno strato conduttivo 26, ad esempio di silicio policristallino, viene poi deposto·al di sopra dello strato di ossido di porta 25.
Mediante un processo fotolitografico e un successivo attacco chimico, vengono selettivamente asportate porzioni dello strato conduttivo 26, in modo da definire regioni di porta 27, sovrastanti rispettive zone intermedie 18 dello strato epitassiale 3, come mostrato in figura 9.
Viene quindi effettuata un'impiantazione di una specie ionica drogante di tipo P, ad esempio boro, qui schematicamente indicata mediante frecce 29, in modo da formare prime regioni arricchite 30, di tipo P<+ >.
In seguito viene formata una maschera di resist 31, sovrastante le trincee 10 ed esetendentesi in parte lateralmente rispetto ad esse {figura 10). In questo modo, fra la maschera di resist 31 e le regioni di porta 27 vengono definite finestre di impianto 34.
Viene quindi effettuata un'ulteriore impiantazione di una specie ionica drogante di tipo N, ad esempio fosforo, qui schematicamente indicata mediante frecce 32, per formare seconde regioni arricchite 33, di tipo N<+>, in corrispondenza delle finestre di impianto 34.
Con riferimento alla figura 11, la maschera di resist 31 viene rimossa e viene eseguita una diffusione delle specie droganti impiantate. In dettaglio, sfruttando le differenti velocità di diffusione delle specie di tipo P e di tipo N, vengono formate regioni di body 35, di tipo P<+>, e regioni di sorgente 36, di tipo N<+>, a partire dalle prime e, rispettivamente, dalle seconde regioni arricchite 30, 33. Grazie al processo di diffusione, le regioni di body 35 si estendono parzialmente al di sotto delle regioni di porta 27.
In seguito (figura 12), uno strato di ossido 38 (ad esempio ossido VAPOX - Vapor Oxyde) viene realizzato al di sopra dell'intera fetta 1 e poi selettivamente attaccato per aprire finestre di contatto 40, in modo da scoprire porzioni confinanti delle regioni di body 35 e di sorgente 36.
Mediante una fase di metallizzazione, vengono quindi realizzati contatti di sorgente 42. Tali contatti di sorgente 42 occupano le finestre di contatto 40 e raggiungono sia le regioni di body 35, sia le regioni di sorgente 36.
Infine, viene realizzato, in modo di per sé noto, un contatto di porta 43, qui mostrato solo schematicamente, e la fabbricazione di un transistore MOS di potenza 45 viene ultimata.
Risulta infine evidente che al procedimento descritto possono essere apportate modifiche e varianti, senza uscire dall'ambito della presente invenzione. Ad esempio, il materiale di riempimento delle trincee 10 può essere un qualsiasi materiale opportuno, anche non isolante; inoltre la conducibilità degli strati attivi può essere opposta rispetto a quella descritta.

Claims (15)

  1. R IV E N D I CA Z I O N I 1. Procedimento per la realizzazione di strutture di giunzione a sacche profonde, caratterizzato dal fatto di comprendere, in successione, le fasi di: - in un corpo di materiale semiconduttore (1) di un primo tipo di conducibilità, formare trincee (10) aventi una profondità (D) e una prima larghezza (L1); - formare regioni conduttive profonde (16), circondanti dette trincee (10) e aventi un secondo tipo di conducibilità, opposto a detto primo tipo di conducibilità, dette regioni conduttive profonde estendendosi da dette trincee (10) verso l'interno di detto corpo di materiale semiconduttore (1); e - riempire dette trincee (10) con materiale di riempimento.
  2. 2. Procedimento secondo la rivendicazione 1, caratterizzato dal fatto che detta fase di formare regioni conduttive profonde (10) comprende le fasi di: - impiantare una specie drogante (12) lungo direzioni inclinate rispetto a una direzione perpendicolare ad una superficie (6) di detto corpo di materiale semiconduttore (1); e - effettuare una diffusione di detta specie drogante (12).
  3. 3. Procedimento secondo la rivendicazione 1 o 2, caratterizzato dal fatto che, prima di formare dette trincee (10) viene eseguita la fase di: - crescere uno strato epitassiale (3) al di sopra di un substrato (2) di materiale semiconduttore, detto substrato (2) presentando detto primo tipo di conducibilità e un primo livello di drogaggio, detto strato epitassiale (3) presentando detto primo tipo di conducibilità e un secondo livello di drogaggio, inferiore a detto primo livello di drogaggio.
  4. 4. Procedimento secondo la rivendicazione 3, caratterizzato dal fatto che dette regioni conduttive profonde (10) hanno approssimativamente detto secondo livello di drogaggio.
  5. 5. Procedimento secondo la rivendicazione 4, caratterizzato dal fatto che detto secondo livello di drogaggio è compreso fra 10<14 >e 10<16 >atomi/cm<3>.
  6. 6. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che detta fase di formare trincee comprende effettuare un attacco anisotropo mascherato di detto corpo di materiale semiconduttore (1).
  7. 7. Procedimento secondo la rivendicazione 6, caratterizzato dal fatto che detto attacco anisotropo è un attacco in plasma.
  8. 8. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che detto materiale di riempimento è un materiale dielettrico (17).
  9. 9. Procedimento secondo la rivendicazione 8, caratterizzato dal fatto che detta fase di riempire dette trincee (10) comprende la fase di depositare detto materiale dielettrico (17).
  10. 10. Procedimento secondo la rivendicazione 8 o 9, caratterizzato dal fatto che detto materiale dielettrico è ossido di silicio.
  11. 11. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che detta prima larghezza (L1) di dette trincee (10) è compresa fra 1 μm e 5 μm.
  12. 12. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che ciascuna di dette regioni conduttive profonde (16) presenta forma a sacca avente una seconda larghezza (L2) compresa fra 5 μm e 20 μπι e dal fatto che dette regioni conduttive profonde (16) hanno una distanza reciproca compresa fra 10 μm e 20 μm.
  13. 13. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che detto primo tipo di conducibilità è di tipo N e detto secondo tipo di conducibilità è di tipo P.
  14. 14. Procedimento per la realizzazione di transistori DMOS, caratterizzato dal fatto di comprendere, in successione, le fasi di: - in un corpo di materiale semiconduttore (1) di un primo tipo di conducibilità, formare trincee (10) aventi una profondità (D) e una larghezza (LI); - formare regioni conduttive profonde (16), circondanti dette trincee (10) e aventi un secondo tipo di conducibilità, opposto a detto primo tipo di conducibilità, dette regioni conduttive profonde estendendosi da dette trincee (10) verso l'interno di detto corpo di materiale semiconduttore (1); - riempire dette trincee (10) con materiale di riempimento; ~ realizzare regioni di porta (27) al di sopra di detto corpo di materiale semiconduttore (1) fra coppie di regioni conduttive profonde (16) adiacenti; - formare regioni di body (35) in detto corpo di materiale semiconduttore (1) in prossimità di una superficie (6) di detto corpo di materiale semiconduttore, dette regioni di body essendo contigue e in contatto elettrico con dette regioni conduttive profonde (16) ed estendendosi parzialmente al di sotto di dette regioni di porta (27); e - formare regioni di sorgente (36) all'interno di dette regioni di body (35), affacciate a detta superficie, lateralmente a dette regioni di porta (27).
  15. 15. Procedimento per la realizzazione di strutture di giunzione a sacche profonde, sostanzialmente come descritto con riferimento alle figure annesse.
IT2000TO000319A 2000-04-04 2000-04-04 Procedimento per la fabbricazione di strutture di giunzione a saccheprofonde. IT1320016B1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT2000TO000319A IT1320016B1 (it) 2000-04-04 2000-04-04 Procedimento per la fabbricazione di strutture di giunzione a saccheprofonde.
US09/825,143 US20010055861A1 (en) 2000-04-04 2001-04-03 Process for manufacturing deep well junction structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT2000TO000319A IT1320016B1 (it) 2000-04-04 2000-04-04 Procedimento per la fabbricazione di strutture di giunzione a saccheprofonde.

Publications (3)

Publication Number Publication Date
ITTO20000319A0 ITTO20000319A0 (it) 2000-04-04
ITTO20000319A1 true ITTO20000319A1 (it) 2001-10-04
IT1320016B1 IT1320016B1 (it) 2003-11-12

Family

ID=11457648

Family Applications (1)

Application Number Title Priority Date Filing Date
IT2000TO000319A IT1320016B1 (it) 2000-04-04 2000-04-04 Procedimento per la fabbricazione di strutture di giunzione a saccheprofonde.

Country Status (2)

Country Link
US (1) US20010055861A1 (it)
IT (1) IT1320016B1 (it)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4972842B2 (ja) 2001-05-11 2012-07-11 富士電機株式会社 半導体装置
DE10221808B4 (de) * 2001-05-18 2010-01-07 Fuji Electric Co., Ltd., Kawasaki Verfahren zur Herstellung eines lateralen MOSFETs
KR100419872B1 (ko) * 2001-09-13 2004-02-25 주식회사 하이닉스반도체 반도체소자 격리방법
DE10258443A1 (de) * 2001-12-18 2003-07-03 Fuji Electric Co Ltd Halbleiterbauelement
US7183193B2 (en) * 2001-12-28 2007-02-27 Micrel, Inc. Integrated device technology using a buried power buss for major device and circuit advantages
US6882053B1 (en) 2001-12-28 2005-04-19 Micrel, Inc. Buried power buss utilized as a ground strap for high current, high power semiconductor devices and a method for providing the same
US6894393B1 (en) 2001-12-28 2005-05-17 Micrel, Inc. Buried power bus utilized as a sinker for high current, high power semiconductor devices and a method for providing the same
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
US20110049638A1 (en) 2009-09-01 2011-03-03 Stmicroelectronics S.R.L. Structure for high voltage device and corresponding integration process
US9985094B2 (en) * 2013-12-27 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Super junction with an angled trench, transistor having the super junction and method of making the same

Also Published As

Publication number Publication date
ITTO20000319A0 (it) 2000-04-04
IT1320016B1 (it) 2003-11-12
US20010055861A1 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
US7915155B2 (en) Double trench for isolation of semiconductor devices
KR101434089B1 (ko) 다이오드, 바이폴라 접합 트랜지스터（ＢＪＴ）, 및 핀 전계 효과 트랜지스터（ＦｉｎＦＥＴ）디바이스에서 하나 이상의 다이오드들을 형성하는 방법
TWI536462B (zh) 具有突出源極和汲極區之積體電路及形成積體電路之方法
TWI481030B (zh) 具有鰭式電晶體之系統及裝置以及其使用、製造和運作方法
US6534836B1 (en) MOSFET semiconductor device
US8399921B2 (en) Metal oxide semiconductor (MOS) structure and manufacturing method thereof
US6316336B1 (en) Method for forming buried layers with top-side contacts and the resulting structure
US20080261358A1 (en) Manufacture of Lateral Semiconductor Devices
TW201639099A (zh) 半導體裝置
US11764294B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2006066421A (ja) 半導体装置およびその製造方法
JP2008047602A (ja) 半導体装置の製造方法
JP2005508083A (ja) ドレインコンタクトが改善されたトレンチ二重拡散金属酸化膜半導体デバイス
WO2007144053A2 (en) Semiconductor device with a trench isolation and method of manufacturing trenches in a semiconductor body
US20080099834A1 (en) Transistor, an inverter and a method of manufacturing the same
TWI490924B (zh) 半導體元件及其製造方法
KR20160108099A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2008135474A (ja) 半導体装置
ITTO20000319A1 (it) Procedimento per la fabbricazione di strutture di giunzione a sacche profonde.
CN108400166A (zh) 在端子降低表面电场区域中具有端子沟槽的功率晶体管
TW201826529A (zh) 半導體裝置及半導體裝置之製造方法
US9431286B1 (en) Deep trench with self-aligned sinker
US20140213023A1 (en) Method for fabricating power semiconductor device
US8581347B2 (en) Forming bipolar transistor through fast EPI-growth on polysilicon
JP2006024866A (ja) 半導体素子の製造方法