TW201639099A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201639099A
TW201639099A TW105100859A TW105100859A TW201639099A TW 201639099 A TW201639099 A TW 201639099A TW 105100859 A TW105100859 A TW 105100859A TW 105100859 A TW105100859 A TW 105100859A TW 201639099 A TW201639099 A TW 201639099A
Authority
TW
Taiwan
Prior art keywords
pattern
contact plug
source
conductive
semiconductor device
Prior art date
Application number
TW105100859A
Other languages
English (en)
Other versions
TWI682511B (zh
Inventor
金倫楷
李化成
趙槿彙
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201639099A publication Critical patent/TW201639099A/zh
Application granted granted Critical
Publication of TWI682511B publication Critical patent/TWI682511B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種半導體裝置，其包含在基板上在第二方向上延伸的閘極結構、在與第二方向交叉的第一方向上鄰近閘極結構而安置於基板的一部分上的源極/汲極層、安置於閘極結構上的第一導電接觸插塞，以及安置於源極/汲極層上的第二接觸插塞結構。第二接觸插塞結構包含第二導電接觸插塞及絕緣圖案，且第二導電接觸插塞及絕緣圖案安置於第二方向上並彼此接觸。第一導電接觸插塞及絕緣圖案在第一方向上彼此鄰近。第一導電接觸插塞及第二導電接觸插塞彼此隔開。

Description

半導體裝置及其製造方法
例示性實施例是關於半導體裝置及其製造方法。更明確而言，例示性實施例是關於包含接觸插塞的半導體裝置及其製造方法。
在邏輯裝置中，接觸插塞可接觸在基板的主動區上的閘電極的頂表面或源極/汲極層。短路可在接觸在方向上延伸的閘電極的頂表面的第一接觸插塞與接觸源極/汲極層的第二接觸插塞之間產生。短路是允許電流沿非預期路徑行進的電路。然而，此短路的存在可使邏輯裝置的整合度惡化。
本發明概念的至少一個實施例提供一種具有增強整合程度的半導體裝置。
本發明概念的至少一個實施例提供一種製造具有增強整合程度的半導體裝置的方法。
根據本發明概念的例示性實施例，提供一種半導體裝置。所述半導體裝置包含在基板上於第二方向上延伸的閘極結構、在與第二方向交叉的第一方向上鄰近閘極結構而安置於基板的一部分上的源極/汲極層、安置於閘極結構上的第一導電接觸插塞，以及安置於源極/汲極層上的第二接觸插塞結構。第二接觸插塞結構包含第二導電接觸插塞及絕緣圖案，且第二導電接觸插塞及絕緣圖案安置於第二方向上並彼此接觸。第一導電接觸插塞及絕緣圖案在第一方向上彼此鄰近。第一導電接觸插塞及第二導電接觸插塞彼此隔開。
在例示性實施例中，半導體裝置更包含安置於源極/汲極層上的金屬矽化物圖案，其中第二接觸插塞接觸金屬矽化物圖案的上表面。
在例示性實施例中，金屬矽化物圖案形成於源極/汲極層的整個上表面上，且第二導電接觸插塞接觸金屬矽化物圖案的一部分的上表面。
在例示性實施例中，第一導電接觸插塞及絕緣圖案彼此接觸。
在例示性實施例中，半導體裝置更包含在第一方向上安置於閘極結構的側壁上的閘極間隔物，其中第二接觸插塞結構接觸閘極間隔物的外側壁。
在例示性實施例中，半導體裝置更包含依序堆疊於源極/汲極層與第二接觸插塞結構之間的金屬矽化物圖案及導電圖案結構，其中金屬矽化物圖案的一部分的上表面及導電圖案結構的頂表面接觸第二接觸插塞結構。
在例示性實施例中，金屬矽化物圖案安置於凹口的內壁上，凹口是在源極/汲極層上，且導電圖案結構填充金屬矽化物圖案上的凹口的剩餘部分。
在例示性實施例中，導電圖案結構包含第一導電圖案及覆蓋第一導電圖案的底部及側壁的第一障壁圖案。
在例示性實施例中，第一導電圖案包含鎢，且第一障壁圖案包含氮化鈦（titanium nitride）。
在例示性實施例中，半導體裝置更包含在第一方向上安置於閘極結構的側壁上的閘極間隔物，其中第二接觸結構不接觸閘極間隔物的外側壁。
在例示性實施例中，絕緣圖案包含低k介電材料（low-k dielectric material）。
在例示性實施例中，第一導電接觸插塞包含第二導電圖案及覆蓋第二導電圖案的底部及側壁的第二障壁圖案，其中第二導電接觸插塞包含第三導電圖案及覆蓋第三導電圖案的底部及側壁的第三障壁圖案。
在例示性實施例中，第二導電圖案及第三導電圖案包含鎢，且第二障壁圖案及第三障壁圖案包含氮化鈦。
在例示性實施例中，半導體裝置更包含安置於基板上的隔離圖案，以及自基板突出的主動鰭片，其中主動鰭片的下部側壁是由隔離圖案遮蓋。
在例示性實施例中，多個主動鰭片經形成以在第二方向上彼此隔開，其中源極/汲極層共同接觸多個主動鰭片當中的第一主動鰭片，且第一主動鰭片在第二方向上彼此鄰近。
在例示性實施例中，多個源極/汲極層在基板上在第二方向上彼此隔開，其中第二接觸插塞結構垂直地重疊源極/汲極層中的每一者，且第一導電接觸插塞在第一方向上鄰近第二接觸插塞結構而安置於閘極結構上，且第一導電接觸插塞及第二接觸插塞結構不安置於在第二方向上彼此隔開的源極/汲極層中的相鄰者之間。
在例示性實施例中，半導體裝置更包含安置於基板上的隔離圖案，其中基板藉由隔離圖案而劃分成主動區及場區，且多個主動區在第二方向上彼此隔開。
在例示性實施例中，源極/汲極層安置於在第二方向上彼此隔開的主動區中的相鄰者之間，其中第一導電接觸插塞及第二接觸插塞結構垂直地重疊主動區中的每一者，且不安置於在第二方向上彼此隔開的主動區中的相鄰者之間的場區上。
在例示性實施例中，源極/汲極層包含經摻雜單晶矽（doped single crystalline silicon）、經摻雜單晶碳化矽（doped single crystalline silicon carbide），或經摻雜單晶矽鍺（doped single crystalline silicon-germanium）。
在例示性實施例中，閘極結構包含閘電極及覆蓋閘電極的底部及側壁的閘極絕緣圖案。
在例示性實施例中，閘電極包含金屬，且閘極絕緣圖案包含高k介電材料。
在例示性實施例中，半導體裝置更包含安置於基板與閘極絕緣圖案之間的包含氧化物的界面圖案。
在例示性實施例中，第一方向及第二方向以直角彼此交叉。
根據本發明概念的例示性實施例，提供一種半導體裝置。所述半導體裝置包含多個第一主動鰭片群組、閘極結構、多個源極/汲極層、金屬矽化物圖案、第二導電接觸插塞，以及第一導電接觸插塞。多個第一主動鰭片群組在第二方向上以第二距離彼此隔開，且第一主動鰭片群組中的每一者包含在第二方向上以小於第二距離的第一距離彼此隔開的多個第一主動鰭片。第一主動鰭片中的每一者自基板突出且在實質上垂直於第二方向的第一方向上延伸。閘極結構在第二方向上延伸且安置於具有第一主動鰭片群組的基板的一部分上。多個源極/汲極層在第二方向上彼此隔開，且源極/汲極層中的每一者鄰近閘極結構的一部分而安置於第一主動鰭片群組中的每一者上。金屬矽化物圖案安置於源極/汲極層中的每一者上。第二導電接觸插塞接觸金屬矽化物圖案的第一部分的上表面。第一導電接觸插塞接觸在第一方向上鄰近源極/汲極層中的每一者的閘極結構的一部分的上表面，且與第二導電接觸插塞隔開。
在例示性實施例中，半導體裝置更包含接觸金屬矽化物圖案的第二其他部分的上表面的絕緣圖案，其中絕緣圖案及第二導電接觸插塞安置於第二方向上且彼此接觸。
在例示性實施例中，半導體裝置更包含安置於金屬矽化物圖案與第二接觸插塞結構之間的導電圖案結構，其中第二接觸插塞結構包含第二導電接觸插塞及絕緣圖案。
在例示性實施例中，導電圖案結構包含第一導電圖案及覆蓋第一導電圖案的底部及側壁的第一障壁圖案。
在例示性實施例中，絕緣圖案包含低k介電材料。
在例示性實施例中，半導體裝置更包含在第一方向上安置於閘極結構的側壁上的閘極間隔物，其中第二接觸插塞結構接觸閘極間隔物的外側壁。
在例示性實施例中，半導體裝置更包含在第一方向上安置於閘極結構的側壁上的閘極間隔物，其中第二接觸插塞結構不接觸閘極間隔物的外側壁。
在例示性實施例中，第一導電接觸插塞及第二導電接觸插塞的頂表面及絕緣圖案的頂表面實質上彼此共平面。
在例示性實施例中，第一導電接觸插塞及第二導電接觸插塞包含實質上相同材料。
在例示性實施例中，半導體裝置更包含覆蓋基板上的主動鰭片中的每一者的下部側壁的隔離圖案，其中閘極結構安置於第一主動鰭片及隔離圖案上。
在例示性實施例中，多個閘極結構安置於基板上並在第一方向上彼此隔開，且源極/汲極層中的每一者安置於第一主動鰭片群組中的每一者的在閘極結構之間的一部分上。
在例示性實施例中，源極/汲極層中的每一者包含經摻雜單晶矽、經摻雜單晶碳化矽，或經摻雜單晶矽鍺。
根據本發明概念的例示性實施例，提供一種半導體裝置。所述半導體裝置包含主動區、閘極結構、源極/汲極層、金屬矽化物圖案、第二導電接觸插塞，以及第一導電接觸插塞。主動區是由安置於基板上的隔離圖案所界定，且在第一方向上延伸。閘極結構安置於主動區及隔離圖案上且在實質上垂直於第一方向的第二方向上延伸。源極/汲極層在第一方向上鄰近閘極結構的側壁而安置於主動區的一部分上。金屬矽化物圖案安置於源極/汲極層上。第二導電接觸插塞接觸金屬矽化物圖案的第一部分的上表面。第一導電接觸插塞接觸閘極結構的垂直地重疊主動區的一部分的頂表面，且與第二導電接觸插塞隔開。
在例示性實施例中，半導體裝置更包含接觸金屬矽化物圖案的第二其他部分的上表面的絕緣圖案，其中絕緣圖案及第二導電接觸插塞安置於第二方向上且彼此接觸。第二導電接觸插塞及絕緣圖案可形成第二接觸插塞結構。
在例示性實施例中，半導體裝置更包含安置於金屬矽化物圖案與第二接觸插塞結構之間的導電圖案結構。
在例示性實施例中，第一導電接觸插塞及第二導電接觸插塞的頂表面及絕緣圖案的頂表面實質上彼此共平面。
在例示性實施例中，多個主動區在第二方向上在基板上彼此隔開，其中第一導電接觸插塞及第二導電接觸插塞不安置於在第二方向上彼此隔開的主動區之間。
根據本發明概念的例示性實施例，提供一種製造半導體裝置的方法。所述方法包含：在基板上形成在第二方向上延伸的虛設閘極結構；在基板的一部分上形成在與第二方向交叉的第一方向上鄰近虛設閘極結構的源極/汲極層；以閘極結構替換虛設閘極結構；在閘極結構的一部分的頂表面上形成第一導電接觸插塞；以及在源極/汲極層上形成第二接觸插塞結構。第二接觸插塞結構包含安置於第二方向上且彼此接觸的第二導電接觸插塞及絕緣圖案。第一導電接觸插塞及絕緣圖案在第一方向上彼此鄰近，且第一導電接觸插塞及第二導電接觸插塞彼此隔開。
在例示性實施例中，在虛設閘極結構以閘極結構替換之後，金屬矽化物圖案形成於源極/汲極層上，其中第二接觸插塞結構接觸金屬矽化物圖案的上表面。
在例示性實施例中，金屬矽化物圖案的形成包含：在基板上形成絕緣夾層以覆蓋閘極結構及源極/汲極層；形成第一開口以暴露源極/汲極層的上表面；在源極/汲極層的暴露上表面、第一開口的側壁以及絕緣夾層上形成金屬層；以及執行熱處理製程使得金屬層與源極/汲極層的暴露上表面彼此反應以形成金屬矽化物圖案。
在例示性實施例中，在金屬層形成之後，所述方法包含：在金屬層上形成第一障壁層；以及在第一障壁層上形成第一導電層以填充第一開口的剩餘部分，其中熱處理製程是在第一導電層形成之後執行。
在例示性實施例中，在熱處理製程執行之後，所述方法包含移除第一導電層及第一障壁層。
在例示性實施例中，第一導電層及第一障壁層經部分地移除，使得順序堆疊的第一障壁圖案及第一導電圖案保留在金屬矽化物圖案上。
在例示性實施例中，在金屬矽化物圖案形成之後，所述方法包含：在金屬矽化物圖案及絕緣夾層上形成絕緣層以填充第一開口；部分地移除絕緣層以形成部分地暴露金屬矽化物圖案的上表面的第二開口；在金屬矽化物圖案的暴露上表面、絕緣夾層以及絕緣層上形成犧牲層以填充第二開口；以及部分地移除犧牲層、絕緣層以及絕緣夾層以形成部分地暴露閘極結構的部分的頂表面的第三開口。
在例示性實施例中，第一導電接觸插塞在閘極結構的部分的頂表面上的形成以及第二接觸插塞結構在源極/汲極層上的形成包含：移除犧牲層以再次形成暴露金屬矽化物圖案的部分的上表面的第二開口；在金屬矽化物圖案的部分的暴露上表面、閘極結構的部分的暴露頂表面以及第二開口及第三開口的內壁上形成第二障壁層；以及在第二障壁層上形成第二導電層以填充第二開口及第三開口的剩餘部分。
在例示性實施例中，第二導電層、第二障壁層以及絕緣層經平坦化，以使得第一導電接觸插塞形成於閘極結構的部分的頂表面上且第二接觸插塞結構形成於金屬矽化物圖案的部分的上表面上。在此實施例中，第一導電接觸插塞包含順序堆疊的第二障壁圖案及第二導電圖案。在此實施例中，第二接觸插塞結構包含絕緣圖案及第二導電接觸插塞。在此實施例中，第二導電接觸插塞具有順序堆疊的第三障壁圖案及第三導電圖案，其中絕緣圖案及第二導電接觸插塞安置於第二方向上。
在例示性實施例中，在虛設閘極結構形成之後，所述方法包含在第一方向上在閘極結構的側壁上形成閘極間隔物，其中第二接觸插塞結構經形成以接觸閘極間隔物的外側壁。
在例示性實施例中，在虛設閘極結構形成於基板上之前，所述方法包含在基板上形成溝槽以形成自基板突出的主動鰭片；以及在基板上形成隔離圖案以部分地填充溝槽且覆蓋主動鰭片的下部側壁。在此實施例中，虛設閘極結構形成於主動鰭片及隔離圖案上。
在例示性實施例中，在形成主動鰭片時包含形成在第二方向上彼此隔開的多個主動鰭片。在例示性實施例中，源極/汲極層的形成包含：形成源極/汲極層以共同接觸多個主動鰭片當中的第一主動鰭片，其中第一主動鰭片在第二方向上彼此鄰近。
在例示性實施例中，源極/汲極層的形成包含形成在第二方向上彼此隔開的多個源極/汲極層，其中第二接觸插塞結構經形成以垂直地重疊源極/汲極中的每一者，第一導電接觸插塞在第一方向上鄰近第二接觸插塞結構而形成於閘極結構上，且第一導電接觸插塞及第二接觸插塞結構未形成於在第二方向上彼此隔開的源極/汲極層之間。
在例示性實施例中，在虛設閘極結構形成於基板上之前，所述方法包含在基板上形成隔離圖案，以使得基板劃分成主動區及場區，且多個主動區經形成以在第二方向上彼此隔開。在例示性實施例中，源極/汲極層的形成包含在主動區上分別形成在第二方向上彼此隔開的多個源極/汲極層。第一導電接觸插塞及第二接觸插塞結構不垂直地重疊主動區中的每一者，且不形成於在第二方向上彼此隔開的主動區之間。
在例示性實施例中，第一方向及第二方向以直角彼此交叉。
根據本發明概念的例示性實施例，提供一種製造半導體裝置的方法。所述方法包含在基板上形成溝槽及隔離圖案以形成彼此以第二距離隔開的多個第一主動鰭片群組。第一主動鰭片群組中的每一者包含在第二方向上以小於第二距離的第一距離彼此隔開的多個第一主動鰭片。第一主動鰭片中的每一者自基板突出且在實質上垂直於第二方向的第一方向上延伸。第一主動鰭片中的每一者的下部側壁是藉由隔離圖案覆蓋。所述方法包含：在第一主動鰭片群組及隔離圖案上形成在第二方向上延伸的虛設閘極結構；在第一主動鰭片群組中的每一者上形成鄰近閘極結構的一部分的源極/汲極層；以閘極結構替換虛設閘極結構；在源極/汲極層上形成金屬矽化物圖案；形成第二導電接觸插塞及第一導電接觸插塞。第二導電接觸插塞接觸金屬矽化物圖案的一部分的上表面，第一導電接觸插塞接觸閘極結構的在第一方向上鄰近源極/汲極層的第一部分的上表面。第一導電接觸插塞與第二導電接觸插塞隔開。
在例示性實施例中，在金屬矽化物圖案形成之後，形成接觸金屬矽化物圖案的第二其他部分的上表面的絕緣圖案，其中絕緣圖案的側壁接觸第二導電接觸插塞的側壁。第二導電接觸插塞及絕緣圖案可形成第二接觸插塞結構。
在例示性實施例中，在絕緣圖案形成之前，導電圖案結構形成於金屬矽化物圖案上。
根據本發明概念的例示性實施例，提供一種半導體裝置，其包含閘電極、源電極、汲電極、第一至第三導電接觸插塞，以及第一絕緣圖案及第二絕緣圖案。閘電極安置於基板上且在第二方向上延伸。源電極在與第二方向交叉的第一方向上鄰近閘電極的第一側面而安置於基板上。汲電極在第一方向上鄰近閘電極的第二側面而安置於基板上。第一導電接觸插塞安置於閘電極上。第二導電接觸插塞在第二方向上安置於源電極上。第三導電接觸插塞在第二方向上安置於汲電極上。第一絕緣圖案在第二方向上安置於源電極上並接觸第二導電接觸插塞，且第二絕緣圖案在第二方向上安置於汲電極上並接觸第三導電接觸插塞。
在實施例中，第二導電接觸插塞與第一導電接觸插塞及第三導電接觸插塞隔開。
在實施例中，半導體裝置包含安置於源電極上及汲電極上的金屬矽化物圖案。
根據至少一個實施例的半導體裝置可包含金屬矽化物圖案，其形成在共同形成於包含於第一主動鰭片群組中的每一者中的第一主動鰭片上的源極/汲極層的整個上表面上，且因此金屬矽化物圖案與第一導電接觸插塞及第二導電接觸插塞之間的接觸電阻可得以降低。在實施例中，第一導電接觸插塞及第二導電接觸插塞經形成以重疊形成有第一主動鰭片群組中的一者的區，且不形成於在第二方向上彼此隔開的第一主動鰭片群組中的相鄰者之間的區上。因此，半導體裝置可具有增強整合程度。
將參看附圖在下文更加完整地描述本發明概念，在所述附圖中繪示了其例示性實施例。然而，本發明概念可以許多不同形式體現，且不應解釋為限於本文所闡述的例示性實施例。確切而言，提供此等例示性實施例使得此描述將透徹且完整，且將向熟習此項技術者充分傳達本發明概念的範疇。在圖式中，為了清楚起見，可能會誇示層及區的大小及相對大小。
應理解，當元件或層被稱作「在……上」、「連接至」或「耦接至」另一元件或層時，其可直接在另一元件或層上、連接或耦接至另一元件或層，或可存在介入元件或層。相似數字貫穿全文指相似元件。如本文中所使用，除非上下文另有清晰指示，否則單數形式「一」及「所述」意欲亦包含複數形式。
本文參考為理想化實例實施例（及中間結構）的示意性說明的橫截面說明來描述例示性實施例。因而，預期由（例如）製造技術及/或公差引起的說明的形狀的變化。因此，例示性實施例不應解釋為限於本文中所說明的特定區形狀，而待包含由於（例如）製造造成的形狀偏差。舉例而言，說明為矩形的植入區將通常在其邊緣處具有修圓或彎曲特徵及/或植入物濃度梯度，而非自植入區至非植入區的二元改變。同樣，由植入形成的內埋區可在內埋區與進行植入所穿過的表面之間的區中產生一些植入。因此，諸圖中所說明的區實際上是示意性的且其形狀不意欲限制本發明概念的範疇。
圖1A、圖1B以及圖2至圖5是說明根據本發明概念的例示性實施例的半導體裝置的平面圖及橫截面圖。特定言之，圖1A及圖1B是說明半導體裝置的平面圖，且圖2至圖5是說明半導體裝置的橫截面圖。
圖2是沿圖1B的線A-A'截得的橫截面圖，圖3是沿圖1B的線B-B'截得的橫截面圖，圖4是沿圖1B的線C-C'截得的橫截面圖，且圖5是沿圖1B的線D-D'截得的橫截面圖。圖1B是圖1A的區X的放大平面圖，且圖1A僅繪示主動鰭片、閘極結構、閘極間隔物以及源極/汲極層以便避免複雜性。下文中，將參看區X的諸圖說明半導體裝置及製造半導體裝置的方法。
參看圖1A、圖1B以及圖2至圖5，半導體裝置包含在基板100上的閘極結構270、源極/汲極層210、第一導電接觸插塞432以及第二接觸插塞結構。半導體裝置更包含主動鰭片105、閘極間隔物180、鰭片間隔物190、閘極罩幕280、金屬矽化物圖案340，以及第一絕緣夾層220及第二絕緣夾層290。
基板100可包含半導體材料（例如，矽、鍺、矽鍺等）或III-V族半導體化合物（例如，GaP、GaAs、GaSb等）。在實施例中，基板100是絕緣體上矽（silicon-on-insulator；SOI）基板，或絕緣體上鍺（germanium-on-insulator；GOI）基板。
在實施例中，隔離圖案130形成於基板100上，且因此頂表面由隔離圖案130覆蓋的場區及頂表面並未由隔離圖案130覆蓋但自隔離圖案130的頂表面突出的主動區界定於基板100中。主動區可為形成有具有向上突出的鰭片狀形狀的主動鰭片105的區，且場區可為未形成有主動鰭片的區。主動鰭片105可藉由蝕刻基板100的上部部分以在其上形成溝槽101及103（參看圖8及圖9）而形成，且因此可自基板100的上面形成有溝槽101及103的其他部分向上突出。因此，主動鰭片105可包含與基板100的材料實質上相同的材料。
在例示性實施例中，主動鰭片105在實質上平行於基板100的頂表面的第一方向上延伸，且多個主動鰭片105在實質上平行於基板100的頂表面並與第一方向交叉的第二方向上形成。在例示性實施例中，第一方向及第二方向彼此以直角交叉，且因此實質上彼此垂直。下文中，在所有圖式中的第一方向及第二方向可經界定為圖1A、圖1B以及圖2至圖5中的方向。
在例示性實施例中，主動鰭片105當中的在第二方向上彼此鄰近的第一主動鰭片105形成第一主動鰭片群組，且多個第一主動鰭片群組在第二方向上形成。圖1A繪示第一主動鰭片群組中的每一者包含三個主動鰭片105，然而，本發明概念不限於此，因為第一主動鰭片群組中的每一者可包含任何數目個第一主動鰭片105。在例示性實施例中，包含於第一主動鰭片群組中的每一者中的第一主動鰭片105彼此以第一距離D1在第二方向上隔開，且第一主動鰭片群組彼此以大於第一距離D1的第二距離D2在第二方向上隔開。
在例示性實施例中，主動鰭片105包含經順序堆疊且彼此一體地形成的下部作用圖案105b及上部作用圖案105a。如圖2中所示，下部作用圖案105b的側壁由隔離圖案130覆蓋，且上部作用圖案105a並未由隔離圖案130覆蓋，而是自隔離圖案130的頂表面突出。隔離圖案130可包含氧化物（例如，氧化矽）。
閘極結構270可在主動鰭片105及隔離圖案130上在第二方向上延伸。在例示性實施例中，多個閘極結構270在第一方向上形成。在例示性實施例中，閘極結構270包含依序堆疊的閘極絕緣圖案250及閘電極260。閘極結構270可更包含位於主動鰭片105與閘極絕緣圖案250之間的界面圖案240。
在例示性實施例中，閘極絕緣圖案250形成於主動鰭片105的上部作用圖案105a的頂表面及側壁、隔離圖案130的頂表面、閘極間隔物180的內壁上，且覆蓋閘電極260的底部及側壁。在形成界面圖案240的實施例中，界面圖案240僅形成於主動鰭片105的上部作用圖案105a的頂表面及側壁上。在例示性實施例中，省去界面圖案240。在例示性實施例中，界面圖案240形成於主動鰭片105的上部作用圖案105a的頂表面及側壁、隔離圖案130的頂表面以及閘極間隔物180的內壁上，且閘極絕緣圖案250僅形成於界面圖案240上。
界面圖案240可包含氧化物（例如，氧化矽），閘極絕緣圖案250可包含具有高介電常數的金屬氧化物（例如，氧化鉿、氧化鉭、氧化鋯等），且閘電極260可包含具有低電阻的金屬（例如，鋁、銅、鉭等），或金屬氮化物。替代地，閘電極260可包含經摻雜多晶矽。
閘極間隔物180可形成於在第一方向上彼此對置的閘極結構270的側壁上，且鰭片間隔物190可形成於在第二方向上彼此對置的主動鰭片105的上部作用圖案105a的側壁上。閘極間隔物180及鰭片間隔物190可包含氮化物（例如，氮化矽、氮氧化矽、氧碳氮化矽等）且可包含實質上相同材料。因此，閘極間隔物180及鰭片間隔物190在閘極間隔物180與鰭片間隔物190彼此接觸所在的區域處不彼此區分，且可彼此合併。
在例示性實施例中，閘極罩幕280在第二方向上延伸，且覆蓋閘極結構270的頂表面。在例示性實施例中，多個閘極罩幕280在第一方向上形成。雖然閘極罩幕280在圖5中被說明為覆蓋閘極間隔物180的頂表面，但本發明概念不限於此。舉例而言，在例示性實施例中，閘極間隔物180的頂表面並未由閘極罩幕280覆蓋且替代地被暴露。
源極/汲極層210可形成於主動鰭片105的在第一方向上鄰近閘極結構270的一部分上。在例示性實施例中，源極/汲極層210填充第一凹口200（參看圖18至圖20），第一凹口形成於在第一方向上彼此隔開的閘極結構270之間的主動鰭片105的上部部分上，且第一凹口的側壁藉由鰭片間隔物190的內側壁界定。第一凹口200可藉由部分地移除上部作用圖案105a及/或下部作用圖案105b而形成，且源極/汲極層210可能不僅填充第一凹口200而且向上生長（例如，延伸）以接觸閘極間隔物180的一部分。源極/汲極層210可在鰭片間隔物190之上在垂直及水平方向兩者上生長（例如，延伸），且可具有沿第二方向截得的形狀可為五邊形或六邊形的橫截面。
在例示性實施例中，分別在第二方向上彼此以第一距離D1隔開的第一主動鰭片105上的多對源極/汲極層210可生長（例如，延伸）以彼此合併。因此，僅一個經合併源極/汲極層210可形成於包含於第一主動鰭片群組中的每一者中的第一主動鰭片105上。多個源極/汲極層210可形成於分別在第二方向上彼此隔開的多個第一主動鰭片群組上，源極/汲極層可在第二方向上彼此隔開。
源極/汲極層210可包含摻雜有n型雜質的單晶矽或單晶碳化矽，且因此可充當負通道金屬氧化物半導體（negative-channel metal oxide semiconductor；NMOS）電晶體的源極/汲極區。替代地，源極/汲極層210可包含摻雜有p型雜質的單晶矽鍺，且因此可充當正通道金屬氧化物半導體（positive-channel metal oxide semiconductor；PMOS）電晶體的源極/汲極區。
在例示性實施例中，圖5中所說明的第一源極/汲極層210為金屬氧化物半導體電晶體的源極區（例如，源電極），圖5中所說明的第二源極/汲極層210為金屬氧化物半導體的汲極區（例如，汲電極），且閘極結構270為金屬氧化物半導體的閘電極。在例示性實施例中，半導體裝置包含基板100、安置於基板上且在第二方向上延伸的閘電極260、在與第二方向交叉的第一方向上鄰近閘電極的第一側面而安置於基板100上的源電極、在第一方向上鄰近閘電極260的第二側面而安置於基板100上的汲電極、安置於閘電極260上的第一導電接觸插塞432、在第二方向上安置於源電極上的第二導電接觸插塞434，以及第三導電接觸插塞（例如，另一接觸插塞434），其中第一導電接觸插塞及第二導電接觸插塞彼此隔開。
在實施例中，金屬矽化物圖案340形成於源極/汲極層210上。在例示性實施例中，金屬矽化物圖案340形成於源極/汲極層210的整個上表面上，惟源極/汲極層210的上表面的在第二方向上的兩個末端部分除外。金屬矽化物圖案340可包含金屬矽化物（例如，矽化鈦、矽化鈷、矽化鎳等）。
在實施例中，第一絕緣夾層220形成於主動鰭片105及隔離圖案130上，且覆蓋在閘極結構270的側壁上的閘極間隔物180的外側壁、源極/汲極層210、金屬矽化物圖案340，以及鰭片間隔物190。在實施例中，第二絕緣夾層290形成於第一絕緣夾層220上，且覆蓋閘極罩幕280。第一絕緣夾層220及第二絕緣夾層290可包含氧化物（例如，氧化矽）。第一絕緣夾層220及第二絕緣夾層290可包含彼此實質上相同或不同的材料。
在實施例中，第一導電接觸插塞432穿透第二絕緣夾層290及閘極罩幕280，且接觸閘極結構270的頂表面。雖然第一導電接觸插塞432在圖5中亦說明為接觸閘極間隔物180的頂表面，但本發明概念不限於此。
在例示性實施例中，第二接觸插塞結構包含第二導電接觸插塞434及絕緣圖案355，其可安置於第二方向上且彼此接觸。在實施例中，第二接觸插塞結構穿透第一絕緣夾層220及第二絕緣夾層290，且接觸金屬矽化物圖案340的上表面。在例示性實施例中，第二接觸插塞結構接觸閘極間隔物180的外側壁。
在例示性實施例中，第一導電接觸插塞432及絕緣圖案355在第一方向上彼此鄰近，且進一步彼此接觸。然而，第一導電接觸插塞432及第二導電接觸插塞434彼此不接觸，且彼此隔開。
在實施例中，第二導電接觸插塞434接觸在源極/汲極層210當中的第一源極/汲極層上的金屬矽化物圖案340的第一部分的上表面，且第一導電接觸插塞432接觸鄰近在源極/汲極層210當中的第一源極/汲極層上的金屬矽化物圖案340的第二部分的閘極結構270的頂表面。在實施例中，金屬矽化物圖案340的第一部分及第二部分彼此在第二方向上隔開，且因此第一導電接觸插塞432及第二導電接觸插塞434彼此不接觸，而是彼此在第二方向上隔開。
在例示性實施例中，金屬矽化物圖案340的第一部分形成於在第一主動鰭片群組中的每一者中的第一主動鰭片105中的一者上的源極/汲極層210的一部分上，且金屬矽化物圖案340的第二部分形成於在第一主動鰭片群組中的每一者中的第一主動鰭片105中的另一者上的源極/汲極層210的一部分上。金屬矽化物圖案340的第一部分及第二部分可在第二方向上彼此隔開。
在實施例中，第一導電接觸插塞432包含第二導電圖案422，以及覆蓋第二導電圖案422的底部及側壁的第二障壁圖案412。在實施例中，第二導電接觸插塞434包含第三導電圖案424，以及覆蓋第三導電圖案424的底部及側壁的第三障壁圖案414。
在實施例中，絕緣圖案355包含低k介電材料。低k介電材料可指相對於二氧化矽具有小介電常數的材料。絕緣圖案355可包含具有良好間隙填充特性且可易於被平坦化的材料。因此，在例示性實施例中，絕緣圖案355包含經金屬化單層氧化鋁（single layer alumina metalized；SLAM）。
在例示性實施例中，第二導電接觸插塞434及絕緣圖案355具有在第一方向上實質上相同的寬度，且第一導電接觸插塞432及第二導電接觸插塞434具有實質上彼此共平面的頂表面。第一導電接觸插塞432及第二導電接觸插塞434以及絕緣圖案355的頂表面可與第二絕緣夾層290的頂表面實質上共平面。
在例示性實施例中，半導體裝置包含金屬矽化物圖案340，其形成在共同形成於包含於第一主動鰭片群組中的每一者中的第一主動鰭片105上的源極/汲極層210的整個上表面上，惟源極/汲極層210的上表面的在第二方向上的兩個末端部分除外，且因此金屬矽化物圖案340與第一導電接觸插塞432及第二導電接觸插塞434之間的接觸電阻得以降低。在實施例中，第一導電接觸插塞432及第二導電接觸插塞434經形成以重疊形成有第一主動鰭片群組中的一者的區，且不形成於在第二方向上彼此隔開的第一主動鰭片群組中的相鄰者之間的區上。因此，半導體裝置可具有增強整合程度。
圖6至圖50是說明根據本發明概念的例示性實施例的製造半導體裝置的方法的階段的平面圖及橫截面圖。特定言之，圖6、圖8、圖10、圖12、圖15、圖18、圖21、圖24、圖27、圖29、圖32、圖35、圖44以及圖47是平面圖，且圖7、圖9、圖11、圖13至圖14、圖16至圖17、圖19至圖20、圖22至圖23、圖25至圖26、圖28、圖30至圖31、圖33至圖34、圖36至圖43、圖45至圖46以及圖48至圖50是橫截面圖。
圖7、圖9、圖11、圖13、圖31以及圖33分別是沿對應平面圖的線A-A'截得的橫截面圖，且圖14、圖16、圖19、圖22、圖25、圖28、圖30、圖34、圖36、圖38、圖40、圖42、圖45以及圖48分別是沿對應平面圖的線B-B'截得的橫截面圖，圖17、圖20、圖23、圖26、圖37、圖39、圖41、圖43、圖46以及圖49分別是沿對應平面圖的線C-C'截得的橫截面圖，且圖50是沿對應平面圖的線D-D'截得的橫截面圖。
參看圖6及圖7，多個罩幕110形成於基板100的頂表面上。在實施例中，罩幕110中的每一者在實質上平行於基板100的頂表面的第一方向上延伸，在實質上平行於基板100的頂表面且與第一方向交叉的第二方向上形成。第一光阻圖案120形成於基板100上以覆蓋罩幕110中的一些。在例示性實施例中，第一方向及第二方向實質上彼此垂直。光阻圖案120可為感光材料，其在暴露於光（作為實例）時變得可溶。
基板100可包含半導體材料（例如，矽、鍺、矽鍺等）或III-V族半導體化合物（例如，GaP、GaAs、GaSb等）。在例示性實施例中，基板100是絕緣層上矽（SOI）基板，或絕緣層上鍺（GOI）基板。
在例示性實施例中，罩幕110經形成以在第二方向上以恆定距離彼此隔開。舉例而言，每一對罩幕110之間的距離可為相同的。第一光阻圖案120可在第一方向上延伸，且覆蓋罩幕110當中在第二方向上彼此鄰近的多個第一罩幕110。圖6及圖7繪示第一光阻圖案120覆蓋三個第一罩幕110，然而，本發明概念不限於此，因為第一光阻圖案120可覆蓋在第二方向上彼此鄰近的任何數目的第一罩幕110。
彼此鄰近的由第一光阻圖案120覆蓋的多個第一罩幕110形成第一罩幕群組，且多個第一罩幕群組可在第二方向上形成。
罩幕110中的每一者可包含氮化物（例如，氮化矽）。
參看圖8及圖9，在移除並未由第一光阻圖案120覆蓋的罩幕110之後，移除第一光阻圖案120。在例示性實施例中，第一光阻圖案120是藉由灰化製程（ashing process）（例如，電漿灰化）及/或剝離製程（stripping process）而移除。
可使用第一罩幕110作為蝕刻罩幕來蝕刻基板100的上部部分以形成第一溝槽101及第二溝槽103。
第一溝槽101可形成於彼此在第二方向上隔開的第一罩幕110中的相鄰者之間，第一罩幕110包含於第一罩幕群組中的每一者中，且第二溝槽103可形成於彼此在第二方向上隔開的多個第一罩幕群組中的相鄰者之間。因此，主動鰭片105可形成於第一罩幕110中的每一者下方，其可自溝槽101及103向上突出。
在例示性實施例中，主動鰭片105在第一方向上延伸，且多個主動鰭片105在第二方向上形成。由第一罩幕群組中的一者形成的主動鰭片105形成第一主動鰭片群組，且多個第一主動鰭片群組可在第二方向上形成。在例示性實施例中，包含於第一主動鰭片群組中的一者中的主動鰭片105（例如，第一主動鰭片105）彼此在第二方向上以第一距離D1隔開，且多個第一主動鰭片群組彼此在第二方向上以大於第一距離D1的第二距離D2隔開（參看圖1A）。
參看圖10及圖11，隔離圖案130形成於基板100上以填充第一溝槽101及第二溝槽103中的每一者的下部部分。
在例示性實施例中，隔離圖案130是藉由以下操作形成：在基板100及第一罩幕110上形成隔離層以充分填充第一溝槽101及第二溝槽103；平坦化隔離層直至暴露主動鰭片105的頂表面；以及移除隔離層的上部部分以暴露第一溝槽101及第二溝槽103的上部部分。當隔離層的上部部分被移除時，第一罩幕110亦被移除。
當隔離層的上部部分被移除時，與其鄰近的主動鰭片105的一部分亦可被移除，且因此側壁未由隔離圖案130覆蓋的上部作用圖案105a的一部分的寬度可小於側壁由隔離圖案130覆蓋的下部作用圖案105b的一部分的寬度。隔離層可由氧化物（例如，氧化矽）形成。
替代地，可在移除第一罩幕110之後藉由以下操作形成隔離圖案130：在基板100上形成隔離層以充分填充溝槽101及103；平坦化隔離層直至暴露主動鰭片105的頂表面；以及移除隔離層的上部部分以暴露第一溝槽101及第二溝槽103的上部部分。
因此，當隔離圖案130形成於基板100上時，具有由隔離圖案130覆蓋的頂表面的場區及具有並未由隔離圖案130覆蓋的頂表面的主動區可界定於基板100中。亦即，主動區可為形成有主動鰭片105的區，且場區可為未形成有主動鰭片的區。
參看圖12至圖14，虛設閘極結構170形成於基板100上。
虛設閘極結構170可藉由以下操作形成：在基板100的主動鰭片105以及隔離圖案130上順序地形成虛設閘極絕緣層、虛設閘電極層以及虛設閘極罩幕層；藉由光微影製程使用第二光阻圖案（未圖示）圖案化虛設閘極罩幕層以形成虛設閘極罩幕160；以及使用虛設閘極罩幕160作為蝕刻罩幕順序地蝕刻虛設閘電極層及虛設閘極絕緣層。因此，虛設閘極結構170可經形成以包含順序堆疊於基板100的主動鰭片105以及在第二方向上與其鄰近的隔離圖案130的一部分上的虛設閘極絕緣圖案140、虛設閘電極150以及虛設閘極罩幕160。
虛設閘極絕緣層可由氧化物（例如，氧化矽）形成，虛設閘電極層可由矽（例如，多晶矽）形成，且虛設閘極罩幕層可由氮化物（例如，氮化矽）形成。虛設閘極絕緣層可藉由化學氣相沈積（chemical vapor deposition；CVD）製程、原子層沈積（atomic layer deposition；ALD）製程或其類似者而形成。在CVD中，使晶圓（例如，基板）暴露於一個或多個揮發性前驅體，其在基板表面上反應及/或分解以產生所要沈積。在ALD中，薄膜是藉由將其表面暴露於氣態前驅體而生長於基板上。在實施例中，虛設閘極絕緣層是藉由熱氧化製程而形成於基板100的上部部分上，且在此實施例中，虛設閘極絕緣層僅形成於上部作用圖案105a上。在熱氧化中，氧化劑在高溫下經強迫以擴散至晶圓中且與其反應。虛設閘電極層及虛設閘極罩幕層可藉由CVD製程、ALD製程等而形成。
在例示性實施例中，虛設閘極結構170經形成以在第二方向上在基板100的主動鰭片105以及隔離圖案130上延伸，且多個虛設閘極結構170經形成以彼此在第一方向上隔開。
離子植入製程可經進一步執行以在主動鰭片105的鄰近虛設閘極結構170的上部部分處形成雜質區（未圖示）。離子植入製程可利用離子源（例如，其中產生所要元素的離子）、加速器（例如，其中離子經靜電加速），以及目標腔室，其中離子沖射於目標上（亦即，材料被植入）。
參看圖15至圖17，閘極間隔物180及鰭片間隔物190分別形成於虛設閘極結構170及上部作用圖案105a的側壁上。
在例示性實施例中，閘極間隔物180及鰭片間隔物190是藉由在虛設閘極結構170、主動鰭片105以及隔離圖案130上形成間隔物層，以及各向異性地蝕刻間隔物層而形成。因此，閘極間隔物180及鰭片間隔物190在閘極間隔物180與鰭片間隔物190彼此接觸所在的區域處不彼此區分，且因此可彼此合併。間隔物層可由氮化物（例如，氮化矽、氮氧化矽、氧碳氮化矽等）形成。
閘極間隔物180形成於虛設閘極結構170的在第一方向上彼此對置的側壁上，且鰭片間隔物190形成於主動鰭片105的在第二方向上彼此對置的側壁上。
參看圖18至圖20，所暴露主動鰭片105的上部部分經移除以形成第一凹口200。
在例示性實施例中，主動鰭片105的上部作用圖案105a經移除以形成第一凹口200，且因此下部作用圖案105b的頂表面被暴露。在此實施例中，下部作用圖案105b的上部部分亦可被移除。替代地，上部作用圖案105a僅被部分地移除以形成第一凹口200，且因此下部作用圖案105b並未被暴露。
參看圖21至圖23，填充第一凹口200的源極/汲極層210形成於主動鰭片105上。
在例示性實施例中，源極/汲極層210是藉由選擇性磊晶生長（selective epitaxial growth；SEG）製程使用藉由第一凹口200暴露的主動鰭片105的頂表面作為晶種而形成。
在例示性實施例中，源極/汲極層210是藉由使用矽源氣體（例如，二矽烷（Si2H6）氣體）以及碳源氣體（例如，甲基矽甲烷（SiH3CH3）氣體）執行SEG製程以形成單晶矽碳化物層而形成。替代地，可僅使用矽源氣體（例如，二矽烷（Si2H6）氣體）執行SEG製程以形成單晶矽層。在例示性實施例中，n型雜質源氣體（例如，磷化氫（PH3）氣體）亦用以形成摻雜有n型雜質的單晶矽碳化物層或摻雜有n型雜質的單晶矽層。因此，源極/汲極層210可充當負通道金屬氧化物半導體（NMOS）電晶體的源極/汲極區。
替代地，源極/汲極層210可藉由使用矽源氣體（例如，二氯矽烷（SiH2 Cl2 ）氣體）或鍺源氣體（例如，鍺烷（GeH4 ）氣體）執行SEG製程以形成單晶矽鍺層而形成。在例示性實施例中，p型雜質源氣體（例如，二硼烷（B2 H6 ）氣體）亦用以形成摻雜有p型雜質的單晶矽鍺層。因此，源極/汲極層210可充當正通道金屬氧化物半導體（PMOS）電晶體的源極/汲極區。
源極/汲極層210可填充第一凹口200，且可經進一步生長以接觸閘極間隔物180的一部分。源極/汲極層210可不僅在垂直方向上而且在水平方向上生長，且因此可具有沿第二方向截得的形狀可為五邊形或六邊形的橫截面。在例示性實施例中，彼此在第二方向上以第一距離D1隔開的第一主動鰭片105上的源極/汲極層210生長以彼此合併。因此，一個經合併源極/汲極層210形成於包含於第一主動鰭片群組中的每一者中的主動鰭片105上。多個源極/汲極層210可形成於分別在第二方向上彼此隔開的多個第一主動鰭片群組上，且可在第二方向上彼此隔開。
參看圖24至圖26，第一絕緣夾層220形成於主動鰭片105及隔離圖案130上以覆蓋虛設閘極結構170、閘極間隔物180、鰭片間隔物190以及源極/汲極層210至充分高度，且可經平坦化直至虛設閘極結構170的虛設閘電極150的頂表面被暴露。在平坦化製程中，虛設閘極罩幕160亦可被移除，且閘極間隔物180的上部部分可被部分地移除。
第一絕緣夾層220可由氧化物（例如，氧化矽）形成。平坦化製程可藉由化學機械研磨/平坦化（chemical mechanical polishing/planarization；CMP）製程及/或回蝕製程而執行。CMP使用化學與機械力的組合（例如，磨蝕及腐蝕化學漿料及研磨墊）以使表面光滑。
參看圖27及圖28，所暴露虛設閘電極150及在虛設閘電極150下方的虛設閘極絕緣圖案140經移除以形成暴露閘極間隔物180的內側壁以及主動鰭片105的頂表面（亦即，上部作用圖案105a的頂表面）的第一開口230。
在例示性實施例中，所暴露虛設閘電極150是藉由首先乾式蝕刻製程及接著使用氫氧化銨（NH4 OH）作為蝕刻溶液的濕式蝕刻製程而移除。虛設閘極絕緣圖案140可藉由乾式蝕刻製程及/或使用氟化氫（HF）作為蝕刻溶液的濕式蝕刻製程而移除。
參看圖29至圖31，閘極結構270經形成以填充第一開口230。
在例示性實施例中，在於藉由第一開口230暴露的主動鰭片105的頂表面上執行熱氧化製程以形成界面圖案240之後，閘極絕緣層形成於界面圖案240、隔離圖案130、閘極間隔物180以及第一絕緣夾層220上，且閘電極層形成於閘極絕緣層上以充分填充第一開口230的剩餘部分。
閘極絕緣層可藉由CVD製程或ALD製程由具有高介電常數的金屬氧化物（例如，氧化鉿、氧化鉭、氧化鋯或其類似者）形成。閘電極層可藉由ALD製程、物理氣相沈積（physical vapor deposition；PVD）製程或其類似者由具有低電阻的材料（例如，諸如鋁、銅、鉭等的金屬，或其金屬氮化物）形成。在例示性實施例中，可進一步執行熱處理製程，例如，快速熱退火（rapid thermal annealing；RTA）製程、尖峰快速熱退火（尖峰RTA）製程、急驟快速熱退火（急驟RTA）製程或雷射退火製程。替代地，閘電極層可由經摻雜多晶矽形成。
類似於閘極絕緣層或閘電極層，界面圖案240可藉由CVD製程、ALD製程或其類似者而形成，而非使用熱氧化製程形成界面圖案240。在此狀況下，界面圖案240可不僅形成於主動鰭片105的頂表面上，而且形成於隔離圖案130的頂表面以及閘極間隔物180的內側壁上。
閘電極層及閘極絕緣層可經平坦化，直至第一絕緣夾層220的頂表面經暴露以在界面圖案240及閘極間隔物180的內側壁上形成閘極絕緣圖案250，以及在閘極絕緣圖案250上形成填充第一開口230的剩餘部分的閘電極260。因此，閘電極260的底表面及側壁可由閘極絕緣圖案250覆蓋。在例示性實施例中，平坦化製程是藉由CMP製程及/或回蝕製程而執行。
順序堆疊的界面圖案240、閘極絕緣圖案250以及閘電極260形成閘極結構270，且閘極結構270連同源極/汲極210一起可根據經摻雜至源極/汲極層210中的雜質的導電性類型而形成PMOS電晶體或NMOS電晶體。
參看圖32至圖34，閘極罩幕280形成於閘極結構270的頂表面上。
閘極罩幕280可藉由在閘極結構270、閘極間隔物180以及第一絕緣夾層220上形成閘極罩幕層，以及圖案化閘極罩幕層而形成。閘極罩幕層可由氮化物（例如，氮化矽）形成。
在例示性實施例中，閘極罩幕280在第二方向上延伸以覆蓋閘極結構270的頂表面，且多個閘極罩幕280在第一方向上形成。雖然閘極罩幕280在圖34中被說明為覆蓋閘極間隔物180的頂表面，但本發明概念不限於此。
參看圖35至圖37，第二絕緣夾層290形成於第一絕緣夾層220上以覆蓋閘極罩幕280，且第一絕緣夾層220及第二絕緣夾層290經部分地蝕刻以形成暴露源極/汲極層210的上表面的第二開口300。
用於第一絕緣夾層220及第二絕緣夾層290的蝕刻製程可藉由光微影製程使用第三光阻圖案（未圖示）而執行。第二絕緣夾層290可由氧化物（例如，氧化矽）形成。
在例示性實施例中，第二開口300幾乎完全暴露源極/汲極層210的上表面。亦即，第二開口300暴露共同形成於包含於第一主動鰭片群組中的每一者中的第一主動鰭片105上且在第二方向上延伸源極/汲極層210中的一者的整個上表面，惟在第二方向上彼此對置的一對源極/汲極層210的末端部分除外。
在例示性實施例中，多個第二開口300在第二方向上形成以分別暴露彼此在第二方向上隔開的多個源極/汲極層210。另外，多個第二開口300可在第一方向上形成以分別暴露在安置於第一方向上的閘極結構270之間的多個源極/汲極層210。在例示性實施例中，第二開口300經形成以與閘極結構270中的每一者的在第一方向上彼此對置的側壁上的閘極間隔物180自對準。即使第二開口300不與閘極間隔物180對準，閘極結構270仍可受到在其上的閘極罩幕280保護。
參看圖38及圖39，根據例示性實施例，在於源極/汲極層210的暴露上表面、第二開口300的側壁以及第二絕緣夾層290的頂表面上形成金屬層310之後，第一障壁層320形成於金屬層310上，且第一導電層330形成於第一障壁層320上以填充第二開口300的剩餘部分。
替代地，在形成金屬層310之後，省去第一障壁層320及第一導電層330。
金屬層310可由金屬（例如，鈦、鈷、鎳等）形成，第一障壁層320可由金屬氮化物（例如，氮化鈦、氮化鉭等）形成，且第一導電層330可由金屬（例如，鎢、鋁等）形成。
參看圖40及圖41，對基板100執行熱處理製程，使得金屬層310與源極/汲極層210的上部部分彼此反應以形成金屬矽化物圖案340。
因此，金屬層310的接觸源極/汲極層210的一部分以及接觸金屬層310的源極/汲極層210的上部部分可轉變成金屬矽化物圖案340，且金屬層310可保留於第二開口300的側壁及第二絕緣夾層290的頂表面上。
在例示性實施例中，金屬矽化物圖案340形成於源極/汲極層210的整個上表面上，惟源極/汲極層210的在第二方向上的末端部分除外。金屬矽化物圖案340可包含金屬矽化物（例如，矽化鈦、矽化鈷、矽化鎳等）。
參看圖42及圖43，第一導電層330、第一障壁層320以及剩餘金屬層310可經移除以再次形成暴露金屬矽化物圖案340的第二開口300，且絕緣層350可形成於暴露的金屬矽化物圖案340及第二絕緣夾層290上以填充第二開口300。
第一導電層330、第一障壁層320以及剩餘金屬層310可藉由乾式蝕刻製程或濕式蝕刻製程移除。在例示性實施例中，第一導電層330及第一障壁層320在蝕刻製程中被完全移除。替代地，第一導電層330及第一障壁層320在蝕刻製程中未被完全移除，而是第一導電層330及第一障壁層320的一些部分保留以形成包含第一導電圖案（未圖示）及第一障壁圖案（未圖示）的導電圖案結構（未圖示）。
絕緣層350可由低k介電材料形成。絕緣層350可由具有良好間隙填充特性且可易於被平坦化的材料形成。絕緣層350可由（例如）SLAM形成。
參看圖44至圖46，在於絕緣層350上形成第四光阻圖案360之後，使用第四光阻圖案360作為蝕刻罩幕而蝕刻絕緣層350以形成部分地暴露金屬矽化物圖案340的上表面的第三開口370。
第三開口370亦可暴露第二絕緣夾層290的頂表面及側壁的部分、閘極罩幕280的側壁，以及閘極間隔物180的側壁的一部分。
在實施例中，第三開口370未完全暴露金屬矽化物圖案340的上表面，而是暴露包含於第一主動鰭片群組中的每一者中的第一主動鰭片105中的一者上的金屬矽化物圖案340的一部分的上表面。
參看圖47至圖50，在移除第四光阻圖案360之後，犧牲層380形成於金屬矽化物圖案340及絕緣層350的暴露上表面上以填充第三開口370。第五光阻圖案390形成於犧牲層380上，且使用第五光阻圖案390作為蝕刻罩幕而部分地蝕刻犧牲層380、絕緣層350、第二絕緣夾層290以及閘極罩幕280以形成暴露閘極結構270的頂表面的一部分的第四開口400。
犧牲層380可由絕緣材料（例如，矽基旋塗硬式罩幕（silicon-based spin-on-hardmask；Si-SOH）或碳基旋塗硬式罩幕（carbon-based spin-on-hardmask；C-SOH））形成。
在例示性實施例中，第四開口400未完全暴露鄰近第一主動鰭片群組中的每一者上的源極/汲極層210的閘極結構270的頂表面，而是暴露閘極結構270的鄰近包含於第一主動鰭片群組中的每一者中的第一主動鰭片105中的一者上的源極/汲極層210的一部分的一部分的頂表面。亦即，第三開口370暴露源極/汲極層210中的一者上的金屬矽化物圖案340的第一部分的上表面，且第四開口400暴露閘極結構270的鄰近源極/汲極層210中的一者上的金屬矽化物圖案340的第二部分的一部分的頂表面。金屬矽化物圖案340的第一部分及第二部分可在第二方向上彼此隔開。
再次參看圖1至圖5，在移除第五光阻圖案390及犧牲層380以再次形成第三開口370之後，第二障壁層可形成於金屬矽化物圖案340的暴露上表面、閘極結構270的暴露頂表面、第三開口370及第四開口400的側壁、第二絕緣夾層290的頂表面以及絕緣層350的頂表面上，且第二導電層可形成於第二障壁層上以填充第三開口370及第四開口400的剩餘部分。
第二導電層及第二障壁層可經平坦化直至第二絕緣夾層290的頂表面經暴露以形成第二導電接觸插塞434及第一導電接觸插塞432以分別填充第三開口370及第四開口400，第二導電接觸插塞434及第一導電接觸插塞432可分別接觸金屬矽化物圖案340及閘極結構270，且絕緣層350可轉變成絕緣圖案355。
第二障壁層可由金屬氮化物（例如，氮化鈦、氮化鉭等）形成且第二導電層可由金屬（例如，鎢、鋁等）形成。在例示性實施例中，第二障壁層及第二導電層分別是由與第一障壁320及第一導電層330的材料實質上相同的材料形成。
第一導電接觸插塞432可包含第二導電圖案422及覆蓋第二導電圖案422的底部及側壁的第二障壁圖案412，且第二導電接觸插塞434可包含第三導電圖案424及覆蓋第三導電圖案424的底部及側壁的第三障壁圖案414。第二導電接觸插塞434及絕緣圖案355可安置於第二方向上且彼此接觸以形成第二接觸插塞結構。
在例示性實施例中，第一導電接觸插塞432及絕緣圖案355在第一方向上彼此鄰近，且彼此可進一步接觸。然而，第一導電接觸插塞432及第二導電接觸插塞434彼此不接觸，且因此彼此隔開。亦即，第二導電接觸插塞434可接觸在源極/汲極層210當中的第一源極/汲極層上的金屬矽化物圖案340的第一部分的上表面，且第一導電接觸插塞432可接觸鄰近在源極/汲極層210當中的第一源極/汲極層上的金屬矽化物圖案340的第二部分的閘極結構270的頂表面。金屬矽化物圖案340的第一部分及第二部分彼此在第二方向上隔開，且因此第一導電接觸插塞432及第二導電接觸插塞434彼此不接觸，而是彼此在第二方向上隔開。
藉由上述製程，可製造半導體裝置。
在製造半導體裝置的方法中，第二開口300可經形成以完全暴露共同在包含於第一主動鰭片群組中的每一者中的第一主動鰭片105上的源極/汲極層210的上表面，且藉由第二開口300暴露的源極/汲極層210的上部部分可被矽化。因此，金屬矽化物圖案340可形成於源極/汲極層210的整個上表面上以實現低接觸電阻。
另外，在於金屬矽化物圖案340上形成絕緣層350以填充第二開口300之後，絕緣層350可經部分地移除以形成部分地暴露金屬矽化物圖案340的上表面的第三開口370及部分地暴露閘極結構270的頂表面的第四開口400，且第二導電接觸插塞434及第一導電接觸插塞432可經形成以分別填充第三開口370及第四開口400。因此，第一導電接觸插塞432及第二導電接觸插塞434（其彼此不可電短接，且分別接觸閘極結構270及金屬矽化物圖案340）經形成以重疊形成有第一主動鰭片群組中的一者的區。第一導電接觸插塞432及第二導電接觸插塞434未形成於彼此在第二方向上隔開的第一主動鰭片群組的相鄰者之間的空間上，以便增強半導體裝置的整合程度。
圖51至圖55是說明根據本發明概念的例示性實施例的半導體裝置的平面圖及橫截面圖。特定言之，圖51是說明半導體裝置的平面圖，且圖52至圖55是說明半導體裝置的橫截面圖。
圖52是沿圖51的線A-A'截得的橫截面圖，圖53是沿圖51的線B-B'截得的橫截面圖，圖54是沿圖51的線C-C'截得的橫截面圖，且圖55是沿圖51的線D-D'截得的橫截面圖。
半導體裝置可與圖1至圖5的半導體裝置實質上相同，惟閘極罩幕、金屬矽化物圖案、導電圖案結構、第一導電接觸插塞以及第二導電插塞結構除外。因此，相似參考數字指相似元件，且對其的詳細描述在本文中省去。
參看圖51至圖55，半導體裝置包含閘極結構270、源極/汲極層210、第一導電接觸插塞432、第二接觸插塞結構，以及安置於基板100上的導電圖案結構。半導體裝置可更包含主動鰭片105、閘極間隔物180、鰭片間隔物190、金屬圖案315、金屬矽化物圖案340以及第一絕緣夾層220及第二絕緣夾層290。
不同於參看圖1至圖5說明的半導體裝置，圖51至圖55中所繪示的半導體裝置不具有閘極罩幕。然而，本發明概念不限於此，因為某些實施例包含閘極罩幕。
金屬矽化物圖案340形成於源極/汲極層210的上部部分上的第二凹口（未圖示）的底部及側壁上，且因此具有沿第一方向截得的向上凹入的橫截面。金屬矽化物圖案340可形成於源極/汲極層210的整個上表面上，惟源極/汲極層210的在第一方向及第二方向中的每一者上的末端部分除外。
導電圖案結構可形成於具有凹入形狀的金屬矽化物圖案340上，且導電圖案結構的底部及側壁可藉由金屬矽化物圖案340覆蓋。在例示性實施例中，導電圖案結構的頂表面與金屬矽化物圖案340的頂表面實質上共平面，且亦與不形成金屬矽化物圖案所在的源極/汲極層210的頂表面實質上共平面。
在例示性實施例中，導電圖案結構包含第一障壁圖案325，以及底部及側壁由第一障壁圖案325覆蓋的第一導電圖案335。第一障壁圖案325可包含金屬氮化物（例如，氮化鈦、氮化鉭等）且第一導電圖案335可包含金屬（例如，鎢、鋁等）。
金屬圖案315可保留於在第二方向上的源極/汲極層210的末端部分上。在例示性實施例中，金屬圖案315的頂表面與導電圖案結構的頂表面實質上共平面。金屬圖案315可包含金屬（例如，鈦、鈷、鎳等）。
第一導電接觸插塞432可穿透第二絕緣夾層290，且接觸閘極結構270的頂表面。第一導電接觸插塞432可接觸閘極間隔物180的頂表面，然而，本發明概念不限於此。
在實施例中，第二接觸插塞結構包含第二導電接觸插塞434及絕緣圖案355，其可安置於第二方向上且彼此接觸。第二接觸插塞結構可穿透第一絕緣夾層220及第二絕緣夾層290，且可接觸導電圖案結構的頂表面及金屬矽化物圖案340的上表面。在例示性實施例中，第二接觸插塞結構不接觸閘極間隔物180的外側壁。
在例示性實施例中，第一導電接觸插塞432及絕緣圖案355在第一方向上彼此鄰近，但彼此不接觸。第一導電接觸插塞432及第二導電接觸插塞434彼此不接觸，且因此彼此隔開。
類似於參看圖1至圖5說明的半導體裝置，在實施例中，第二導電接觸插塞434接觸金屬矽化物圖案340的第一部分的上表面及在源極/汲極層210當中的第一源極/汲極層210上的導電圖案結構，且第一導電接觸插塞432接觸鄰近金屬矽化物圖案340的第二部分的閘極結構270的頂表面及在源極/汲極層210當中的第一源極/汲極層210上的導電圖案結構。金屬矽化物圖案340的第一部分及第二部分可在第二方向上彼此隔開，且因此第一導電接觸插塞432及第二導電接觸插塞434彼此不接觸，而是在第二方向上彼此隔開。
類似於參看圖1至圖5說明的半導體裝置，半導體裝置包含金屬矽化物圖案340，其可形成在共同形成於包含於第一主動鰭片群組中的每一者中的第一主動鰭片105上的源極/汲極層210的整個上表面上，惟源極/汲極層210的上表面的在第二方向上的兩個末端部分除外。因此，金屬矽化物圖案340及導電圖案結構與第一導電接觸插塞432及第二導電接觸插塞434之間的接觸電阻可得以降低。第一導電接觸插塞432及第二導電接觸插塞434經形成以重疊形成有第一主動鰭片群組中的一者的區，且不形成於在第二方向上彼此隔開的第一主動鰭片群組中的相鄰者之間的區上。因此，半導體裝置可具有增強整合程度。
圖56至圖62是說明根據本發明概念的例示性實施例的製造半導體裝置的方法的階段的平面圖及橫截面圖。特定言之，圖56是平面圖，且圖57至圖62是橫截面圖。
圖57、圖59以及圖61分別是沿圖56的線B-B'截得的橫截面圖，且圖58、圖60以及圖62分別是沿圖56的線C-C'截得的橫截面圖。
此方法可包含與參看圖6至圖50及圖1至圖5說明的製程實質上相同或類似的製程，且相似參考數字指相似元件，且對其的詳細描述在本文中省去。
首先，可執行與參看圖6至圖31說明的製程實質上相同或類似的製程。接著，可或可不執行參看圖32至圖34說明的用於形成閘極罩幕280的製程。下文中，將僅說明用於形成閘極罩幕280的製程未被執行的狀況。
參看圖56至圖58，與參看圖35至圖37說明的製程實質上相同或類似的製程經執行，使得第二絕緣夾層290形成於第一絕緣夾層220上以覆蓋閘極結構270，且第一絕緣夾層220及第二絕緣夾層290經部分地蝕刻以形成暴露源極/汲極層210的上表面的第二開口300。
在例示性實施例中，第二開口300暴露源極/汲極層210的整個上表面，惟源極/汲極層210的在第一方向及第二方向中的每一者上的末端部分除外。在參看圖35至圖37說明的製程中，第二開口300經形成以與閘極間隔物180的外壁自對準，以便暴露源極/汲極層210的上表面，惟源極/汲極層210的在第二方向上的末端部分除外。而在參看圖56至圖58說明的製程中，第二開口300經形成以未與閘極間隔物180的外壁自對準。因此，即使第二開口300可能未對準，閘極結構270甚至在無閘極罩幕的情況下仍不會藉由形成第二開口300的製程受到損壞。然而，第二開口300仍可完全暴露源極/汲極層210的上表面，惟源極/汲極層210的在第二方向上的末端部分除外。
在例示性實施例中，多個第二開口300在第二方向上形成以分別暴露彼此在第二方向上隔開的多個源極/汲極層210。另外，多個第二開口300在第一方向上形成以分別暴露在安置於第一方向上的閘極結構270之間的多個源極/汲極層210。
在例示性實施例中，在第二開口300的形成期間暴露的源極/汲極層210的上部部分經部分地移除，且因此第二開口300的底部低於源極/汲極層210的上面未形成第二開口的一部分的頂表面。因此，隨後形成的金屬矽化物圖案340（參看圖59及圖60）可很好地接觸第二導電接觸插塞434（參看圖51至圖55）以便防止接觸電阻增加。
參看圖59及圖60，執行與參看圖38至圖41說明的製程實質上相同或類似的製程。
因此，在於第二開口300的底部及側壁以及第二絕緣夾層290上依序形成金屬層310及第一障壁層320之後，第一導電層330經形成以填充第二開口300的剩餘部分。對基板100執行熱處理製程，使得金屬層310與源極/汲極層210的上部部分彼此反應以形成金屬矽化物圖案340。
在例示性實施例中，金屬矽化物圖案340形成於藉由第二開口300暴露的源極/汲極層210上。詳言之，金屬矽化物圖案340形成於源極/汲極層210的整個上表面上，惟源極/汲極層210的在第一方向及第二方向中的每一者上的末端部分除外。金屬矽化物圖案340可具有沿第一方向截得的向上凹入的橫截面。
參看圖60及圖61，與參看圖42至圖43說明的製程實質上相同或類似的製程經執行，使得第一導電層330、第一障壁層320以及金屬層310經移除以形成第二凹口（未圖示），且絕緣層350形成於第二絕緣夾層290上以填充第二凹口。
不同於用於形成第二開口300的製程，在用於形成第二凹口的製程期間，第一導電層330、第一障壁層320以及金屬層310未被完全移除，而是其一些部分保留，且因此金屬矽化物圖案340並未被暴露。在例示性實施例中，第二凹口是藉由乾式蝕刻製程而形成，且第一導電層330、第一障壁層320以及金屬層310經移除直至並未由第二開口300暴露的源極/汲極層210的頂表面被暴露。
因此，第一障壁圖案325及第一導電圖案335保留於形成於第二開口300的底部及側壁上的金屬矽化物圖案340上以具有向上凹入形狀，且可形成導電圖案結構。第一導電圖案335的底部及側壁可藉由第一障壁圖案325覆蓋。金屬圖案315可保留於源極/汲極層210的在第二方向上的末端部分上。
在例示性實施例中，導電圖案結構及金屬圖案315的頂表面與凹入金屬矽化物圖案340的頂表面實質上共平面，且與上面未形成金屬矽化物圖案340的源極/汲極層210的頂表面實質上共平面。
再次參看圖51至圖55，與參看圖44至圖50以及圖1至圖5說明的製程實質上相同或類似的製程經執行以完成半導體裝置。
因此，第一導電接觸插塞432可經形成以接觸閘極結構270的一部分的頂表面，且第二接觸插塞結構可經形成以接觸導電圖案結構的頂表面以及金屬矽化物圖案340的一部分的上表面。第二接觸插塞結構可包含安置於第二方向上以彼此接觸的第二導電接觸插塞434以及絕緣圖案355。
在例示性實施例中，第一導電接觸插塞432及絕緣圖案355在第一方向上彼此鄰近。然而，不同於參看圖1至圖5說明的彼等情況，第一導電接觸插塞432不接觸絕緣圖案355，而是與其隔開。另外，第二接觸插塞結構不接觸閘極間隔物180的外壁。
類似於參看圖1至5說明的情況，第二導電接觸插塞434接觸金屬矽化物圖案340的第一部分的上表面以及在源極/汲極層210當中的第一源極/汲極層210上的導電圖案結構，且第一導電接觸插塞432接觸鄰近金屬矽化物圖案340的第二部分的閘極結構270的頂表面以及在源極/汲極層210當中的第一源極/汲極層上的導電圖案結構。金屬矽化物圖案340的第一部分及第二部分可在第二方向上彼此隔開，且因此第一導電接觸插塞432及第二導電接觸插塞434彼此不接觸，而是在第二方向上彼此隔開。
圖63至圖67是說明根據實例實施例的半導體裝置的平面圖及橫截面圖。特定言之，圖63是說明半導體裝置的平面圖，且圖64至圖67是說明半導體裝置的橫截面圖。
圖64是沿圖63的線A-A'截得的橫截面圖，圖65是沿圖63的線B-B'截得的橫截面圖，圖66是沿圖63的線C-C'截得的橫截面圖，且圖67是沿圖63的線D-D'截得的橫截面圖。
半導體裝置可與圖1至圖5的半導體裝置實質上相同，惟主動區除外。因此，相似參考數字指相似元件，且對其的詳細描述在本文中省去。
參看圖63至圖67，半導體裝置包含閘極結構270、源極/汲極層210、第一導電接觸插塞432，以及安置於基板100上的第二接觸插塞結構。半導體裝置可更包含閘極間隔物180、閘極罩幕280、金屬矽化物圖案340，以及第一絕緣夾層220及第二絕緣夾層290。
隔離圖案130可形成於基板100上，且因此頂表面由隔離圖案130覆蓋的場區及頂表面並未由隔離圖案130覆蓋的主動區107可界定於基板100中。在例示性實施例中，主動區107在第一方向上延伸，且多個主動區107在第二方向上形成。
金屬矽化物圖案340可形成於在主動區107中的一者上的源極/汲極層210的整個上表面上，惟源極/汲極層210的在第二方向上的末端部分除外，且因此金屬矽化物340與第二導電接觸插塞434之間的接觸電阻可得以降低。
第二導電接觸插塞434可接觸金屬矽化物圖案340的第一部分的上表面，且第一導電接觸插塞432可接觸鄰近金屬矽化物圖案340的第二部分的閘極結構270的頂表面。因此，第一導電接觸插塞432及第二導電接觸插塞434（其彼此不接觸而是彼此隔開）形成於主動區107中的一者上，且未形成於在第二方向上彼此隔開的主動區107中的相鄰者之間的空間上。因此，半導體裝置可具有增強整合程度。
圖68至圖77是說明根據本發明概念的例示性實施例的製造半導體裝置的方法的階段的平面圖及橫截面圖。特定言之，圖68、圖70、圖72以及圖75是平面圖，且圖69、圖71、圖73至圖74以及圖76至圖77是橫截面圖。
圖69是沿對應平面圖的線A-A'截得的橫截面圖，圖71、圖73以及圖76分別是沿對應平面圖的線B-B'截得的橫截面圖，且圖74及圖77分別是沿對應平面圖的線C-C'截得的橫截面圖。
此方法可包含與參看圖6至圖50及圖1至圖5說明的製程實質上相同或類似的製程，且相似參考數字指相似元件，且對其的詳細描述在本文中省去。
參看圖68及圖69，基板100的上部部分是使用第一光阻圖案（未圖示）作為蝕刻罩幕而部分地移除以形成溝槽（未圖示），且隔離圖案130形成於基板100上以填充溝槽並具有與基板100的頂表面實質上共平面的頂表面。
因此，頂表面由隔離圖案130覆蓋的場區及頂表面並未由隔離圖案130覆蓋的主動區107可界定於基板100中。在例示性實施例中，主動區107在第一方向上延伸，且多個主動區107在第二方向上形成。
參看圖70及圖71，與參看圖12至圖17說明的製程實質上相同或類似的製程可經執行，使得虛設閘極結構170形成於基板100的主動區107及隔離圖案130上以在第二方向上延伸，且閘極間隔物180在第一方向上形成於虛設閘極結構170的側壁上。
參看圖72至圖74，與參看圖18至圖23說明的製程實質上相同或類似的製程可經執行，使得並未由虛設閘極結構170及閘極間隔物180覆蓋的主動區107的上部部分經移除以形成第一凹口（未圖示），且源極/汲極層210形成於主動區107上以填充第一凹口。
參看圖75至圖77，與參看圖24至圖37說明的製程實質上相同或類似的製程可經執行，使得第一絕緣夾層220、閘極結構270以及閘極罩幕280經形成，第二絕緣夾層290經形成以覆蓋閘極罩幕280，且第一絕緣夾層220及第二絕緣夾層290經部分地蝕刻以形成暴露源極/汲極層210的上表面的第二開口300。
在例示性實施例中，第二開口300完全暴露源極/汲極層210的上表面。亦即，第二開口300完全暴露主動區107上的源極/汲極層210的上表面，惟源極/汲極層210的在第二方向上的末端部分除外。
在例示性實施例中，多個第二開口300經形成以分別暴露在第二方向上彼此隔開的多個源極/汲極層210。另外，第二開口300可經形成以暴露在安置於第一方向上的閘極結構270中的相鄰者之間的源極/汲極層210。在例示性實施例中，第二開口300經形成以與在第一方向上的閘極結構270中的每一者的側壁自對準。
參看圖63至圖67，與參看圖38至圖50以及圖1至圖5說明的製程實質上相同或類似的製程可經執行。
因此，金屬矽化物圖案340可形成於源極/汲極層210的整個上表面上，惟源極/汲極層210的在第二方向上的末端部分除外。另外，第二導電接觸插塞434可經形成以接觸金屬矽化物圖案340的第一部分的上表面，絕緣圖案355可經形成以接觸金屬矽化物圖案340的其他部分的上表面，且第一導電接觸插塞432可經形成以接觸閘極結構270的鄰近金屬矽化物圖案340的第二部分的一部分的頂表面。金屬矽化物圖案340的第一部分及第二部分可在第二方向上彼此隔開，且因此第一導電接觸插塞432及第二導電接觸插塞434彼此不接觸，且在第二方向上彼此隔開。
藉由上述製程，可製造半導體裝置。
在製造半導體裝置的上述方法中，第二開口300經形成以完全暴露在主動區107中的一者上的源極/汲極層210的上表面，且藉由第二開口300暴露的源極/汲極層210的上部部分可經矽化。因此，金屬矽化物圖案340可形成於源極/汲極層210的整個上表面上以實現低電阻。
另外，在實施例中，在於金屬矽化物圖案340上形成絕緣層以填充第二開口300之後，絕緣層經部分地移除以形成暴露金屬矽化物圖案340的一部分的上表面的第三開口（未圖示）及暴露閘極結構270的一部分的頂表面的第四開口（未圖示），且第二導電接觸插塞434及第一導電接觸插塞432經形成以分別填充第三開口及第四開口。因此，第一導電接觸插塞432及第二導電接觸插塞434（其彼此不可電短接，且分別接觸閘極結構270及金屬矽化物圖案340）可經形成以重疊主動區107中的一者。因此，第一導電接觸插塞432及第二導電接觸插塞434未形成於在第二方向上的多個主動區107中的相鄰者之間的空間上，且半導體裝置可具有增強整合程度。
圖78至圖82是說明根據本發明概念的例示性實施例的半導體裝置的平面圖及橫截面圖。特定言之，圖78是說明半導體裝置的平面圖，且圖79至圖82是說明半導體裝置的橫截面圖。
圖79是沿圖78的線A-A'截得的橫截面圖，圖80是沿圖78的線B-B'截得的橫截面圖，圖81是沿圖78的線C-C'截得的橫截面圖，且圖82是沿圖78的線D-D'截得的橫截面圖。
半導體裝置可與圖63至圖67的半導體裝置實質上相同，惟閘極罩幕、金屬矽化物圖案、導電圖案結構、第一導電接觸插塞以及第二接觸插塞結構除外。另外，半導體裝置的閘極罩幕、金屬矽化物圖案、導電圖案結構、第一導電接觸插塞以及第二接觸插塞結構可與圖51至圖55的閘極罩幕、金屬矽化物圖案、導電圖案結構、第一導電接觸插塞以及第二接觸插塞結構實質上相同。因此，相似參考數字指相似元件，且對其的詳細描述在本文中省去。
參看圖78至圖82，半導體裝置可包含閘極結構270、源極/汲極層210、第一導電接觸插塞432、第二接觸插塞結構以及安置於基板100上的導電圖案結構。半導體裝置可更包含閘極間隔物180、金屬圖案315、金屬矽化物圖案340，以及第一絕緣夾層220及第二絕緣夾層290。
隔離圖案130可形成於基板100上，且因此頂表面由隔離圖案130覆蓋的場區及頂表面並未由隔離圖案130覆蓋的主動區107可界定於基板100中。在例示性實施例中，主動區107在第一方向上延伸，且多個主動區107在第二方向上形成。
金屬矽化物圖案340可形成於主動區107中的一者上的源極/汲極層210的整個上表面上，惟源極/汲極層210的在第一方向及第二方向中的每一者上的末端部分除外，且導電圖案結構可形成於金屬矽化物圖案340上。因此，第二導電接觸插塞434及金屬矽化物圖案340與導電圖案結構之間的接觸電阻可得以降低。
第二導電接觸插塞434可接觸金屬矽化物圖案340的第一部分的上表面以及導電圖案結構，且第一導電接觸插塞432可接觸鄰近金屬矽化物圖案340的第二部分的閘極結構270的頂表面及導電圖案結構。第一部分及第二部分可在第二方向上彼此隔開，且因此第一導電接觸插塞432及第二導電接觸插塞434彼此不接觸而是彼此隔開。
在實施例中，第一導電接觸插塞432及第二導電接觸插塞434經形成以重疊主動區107中的一者，且不形成於在第二方向上彼此隔開的主動區107中的相鄰者之間的空間上。因此，半導體裝置可具有增強整合程度。
上述半導體裝置及其製造方法可應用於包含接觸插塞的各種類型的記憶體裝置。舉例而言，半導體裝置及其製造方法可應用於邏輯裝置，諸如中央處理單元（central processing unit；CPU）、主處理單元（main processing unit；MPU）、應用程式處理器（application processor；AP）或其類似者。另外，半導體裝置及其製造方法可應用於諸如動態隨機存取記憶體（dynamic random access memory；DRAM）裝置或靜態隨機存取記憶體（static random access memory；SRAM）裝置的揮發性記憶體裝置，或諸如快閃記憶體裝置、相變記憶體（phase-change memory；PRAM）裝置、磁阻式隨機存取（magnetoresistive random access；MRAM）裝置、電阻式隨機存取記憶體（resistance random access memory；RRAM）裝置或其類似者的非揮發性記憶體裝置。
前文說明本發明概念的例示性實施例且不應解釋為其限制。儘管已描述了幾個例示性實施例，但熟習此項技術者將易於瞭解，在實質上不脫離本發明概念的情況下，在例示性實施例中的許多修改是可能的。因此，所有此等修改意欲包含於本發明概念的範疇內。
100‧‧‧基板
101‧‧‧第一溝槽
103‧‧‧第二溝槽
105‧‧‧主動鰭片
105a‧‧‧上部作用圖案
105b‧‧‧下部作用圖案
107‧‧‧主動區
110‧‧‧第一罩幕
120‧‧‧第一光阻圖案
130‧‧‧隔離圖案
140‧‧‧虛設閘極絕緣圖案
150‧‧‧虛設閘電極
160‧‧‧虛設閘極罩幕
170‧‧‧虛設閘極結構
180‧‧‧閘極間隔物
190‧‧‧鰭片間隔物
200‧‧‧第一凹口
210‧‧‧源極/汲極層
220‧‧‧第一絕緣夾層
230‧‧‧第一開口
240‧‧‧界面圖案
250‧‧‧閘極絕緣圖案
260‧‧‧閘電極
270‧‧‧閘極結構
280‧‧‧閘極罩幕
290‧‧‧第二絕緣夾層
300‧‧‧第二開口
310‧‧‧金屬層
315‧‧‧金屬圖案
320‧‧‧第一障壁層
325‧‧‧第一障壁圖案
330‧‧‧第一導電層
335‧‧‧第一導電圖案
340‧‧‧金屬矽化物圖案
350‧‧‧絕緣層
355‧‧‧絕緣圖案
360‧‧‧第四光阻圖案
370‧‧‧第三開口
380‧‧‧犧牲層
390‧‧‧第五光阻圖案
400‧‧‧第四開口
412‧‧‧第二障壁圖案
414‧‧‧第三障壁圖案
422‧‧‧第二導電圖案
424‧‧‧第三導電圖案
432‧‧‧第一導電接觸插塞
434‧‧‧第二導電接觸插塞
A-A'、B-B'、C-C'、D-D'‧‧‧線
D1‧‧‧第一距離
D2‧‧‧第二距離
X‧‧‧區
將自結合附圖進行的以下詳細描述更清楚地理解本發明概念的例示性實施例。 圖1A、圖1B以及圖2至圖5是說明根據本發明概念的實例實施例的半導體裝置的平面圖及橫截面圖。 圖6至圖50是說明根據本發明概念的例示性實施例的製造半導體裝置的方法的階段的平面圖及橫截面圖。 圖51至圖55是說明根據本發明概念的例示性實施例的半導體裝置的平面圖及橫截面圖。 圖56至圖62是說明根據本發明概念的例示性實施例的製造半導體裝置的方法的階段的平面圖及橫截面圖。 圖63至圖67是說明根據本發明概念的例示性實施例的半導體裝置的平面圖及橫截面圖。 圖68至圖77是說明根據本發明概念的例示性實施例的製造半導體裝置的方法的階段的平面圖及橫截面圖。 圖78至圖82是說明根據本發明概念的例示性實施例的半導體裝置的平面圖及橫截面圖。
105a‧‧‧上部作用圖案
105b‧‧‧下部作用圖案
180‧‧‧閘極間隔物
210‧‧‧源極/汲極層
250‧‧‧閘極絕緣圖案
260‧‧‧閘電極
280‧‧‧閘極罩幕
340‧‧‧金屬矽化物圖案
355‧‧‧絕緣圖案
390‧‧‧第五光阻圖案
412‧‧‧第二障壁圖案
414‧‧‧第三障壁圖案
422‧‧‧第二導電圖案
424‧‧‧第三導電圖案
432‧‧‧第一導電接觸插塞
434‧‧‧第二導電接觸插塞
A-A'、B-B'、C-C'、D-D'‧‧‧線

Claims (25)

  1. 一種半導體裝置，其包括： 閘極結構，其在第二方向上在基板上延伸； 源極/汲極層，其在與所述第二方向交叉的第一方向上鄰近所述閘極結構而安置於所述基板的一部分上； 第一導電接觸插塞，其安置於所述閘極結構上；以及 第二接觸插塞結構，其安置於所述源極/汲極層上，所述第二接觸插塞結構包含第二導電接觸插塞及絕緣圖案，其中所述第二導電接觸插塞及所述絕緣圖案安置於所述第二方向上且彼此接觸， 其中所述第一導電接觸插塞及所述絕緣圖案在所述第一方向上彼此鄰近，且 其中所述第一導電接觸插塞及所述第二導電接觸插塞彼此隔開。
  2. 如申請專利範圍第1項所述的半導體裝置，其更包括安置於所述源極/汲極層上的金屬矽化物圖案，其中所述第二接觸插塞接觸所述金屬矽化物圖案的上表面。
  3. 如申請專利範圍第2項所述的半導體裝置，其中所述金屬矽化物圖案安置於所述源極/汲極層的整個上表面上，且其中所述第二導電接觸插塞接觸所述金屬矽化物圖案的一部分的上表面。
  4. 如申請專利範圍第1項所述的半導體裝置，其中所述第一導電接觸插塞與所述絕緣圖案彼此接觸。
  5. 如申請專利範圍第1項所述的半導體裝置，其更包括在所述第一方向上安置於所述閘極結構的側壁上的閘極間隔物，其中所述第二接觸插塞結構接觸所述閘極間隔物的外側壁。
  6. 如申請專利範圍第1項所述的半導體裝置，其更包括依序堆疊於所述源極/汲極層與所述第二接觸插塞結構之間的金屬矽化物圖案及導電圖案結構，其中所述金屬矽化物圖案的一部分的上表面以及所述導電圖案結構的頂表面接觸所述第二接觸插塞結構。
  7. 如申請專利範圍第6項所述的半導體裝置，其中所述金屬矽化物圖案安置於凹口的內壁上，所述凹口安置於所述源極/汲極層上，且其中所述導電圖案結構填充在所述金屬矽化物圖案上的所述凹口的剩餘部分。
  8. 如申請專利範圍第7項所述的半導體裝置，其中所述導電圖案結構包含第一導電圖案及覆蓋所述第一導電圖案的底部及側壁的第一障壁圖案。
  9. 如申請專利範圍第8項所述的半導體裝置，其中所述第一導電圖案包含鎢，且所述第一障壁圖案包含氮化鈦。
  10. 如申請專利範圍第6項所述的半導體裝置，其更包括在所述第一方向上安置於所述閘極結構的側壁上的閘極間隔物，其中所述第二接觸結構不接觸所述閘極間隔物的外側壁。
  11. 如申請專利範圍第1項所述的半導體裝置，其中所述絕緣圖案包含低k介電材料。
  12. 如申請專利範圍第8項所述的半導體裝置，其中所述第一導電接觸插塞包含第二導電圖案及覆蓋所述第二導電圖案的底部及側壁的第二障壁圖案，且 其中所述第二導電接觸插塞包含第三導電圖案以及覆蓋所述第三導電圖案的底部及側壁的第三障壁圖案。
  13. 如申請專利範圍第12項所述的半導體裝置，其中所述第二導電圖案及所述第三導電圖案包含鎢，且所述第二障壁圖案及所述第三障壁圖案包含氮化鈦。
  14. 如申請專利範圍第1項所述的半導體裝置，其更包括： 隔離圖案，其安置於所述基板上；以及 主動鰭片，其自所述基板突出，所述主動鰭片的下部側壁是由所述隔離圖案覆蓋。
  15. 如申請專利範圍第14項所述的半導體裝置，其中多個主動鰭片在所述第二方向上彼此隔開，且 其中所述源極/汲極層共同接觸所述多個主動鰭片當中的第一主動鰭片，所述第一主動鰭片在所述第二方向上彼此鄰近。
  16. 如申請專利範圍第15項所述的半導體裝置，其中多個源極/汲極層在所述第二方向上在所述基板上彼此隔開，且 其中所述第二接觸插塞結構垂直地重疊所述源極/汲極層中的每一者，所述第一導電接觸插塞在所述第一方向上鄰近所述第二接觸插塞結構而安置於所述閘極結構上，且所述第一導電接觸插塞及所述第二接觸插塞結構不安置於在所述第二方向上彼此隔開的所述源極/汲極層中的相鄰者之間。
  17. 如申請專利範圍第1項所述的半導體裝置，其更包括安置於所述基板上的隔離圖案， 其中所述基板藉由所述隔離圖案而劃分成主動區及場區，且多個主動區在所述第二方向上彼此隔開。
  18. 如申請專利範圍第17項所述的半導體裝置，其中所述源極/汲極層安置於在所述第二方向上彼此隔開的所述主動區中的相鄰者之間，且 其中所述第一導電接觸插塞及所述第二接觸插塞結構垂直地重疊所述主動區中的每一者，且不安置於在所述第二方向上彼此隔開的所述主動區中的相鄰者之間的所述場區上。
  19. 如申請專利範圍第1項所述的半導體裝置，其中所述源極/汲極層包含經摻雜單晶矽、經摻雜單晶碳化矽或經摻雜單晶矽鍺。
  20. 如申請專利範圍第1項所述的半導體裝置，其中所述閘極結構包含： 閘電極；以及 閘極絕緣圖案，其覆蓋所述閘電極的底部及側壁。
  21. 如申請專利範圍第20項所述的半導體裝置，其中所述閘電極包含金屬，且所述閘極絕緣圖案包含高k介電材料。
  22. 一種半導體裝置，其包括： 多個第一主動鰭片群組，其在第二方向上以第二距離彼此隔開，所述第一主動鰭片群組中的每一者包含在所述第二方向上以小於所述第二距離的第一距離彼此隔開的多個第一主動鰭片，所述第一主動鰭片中的每一者自基板突出且在實質上垂直於所述第二方向的第一方向上延伸； 閘極結構，其在所述第二方向上延伸且安置於具有所述第一主動鰭片群組的所述基板的一部分上； 多個源極/汲極層，其在所述第二方向上彼此隔開，所述源極/汲極層中的每一者鄰近所述閘極結構而安置於所述第一主動鰭片群組中的每一者的一部分上； 金屬矽化物圖案，其安置於所述源極/汲極層中的每一者上； 第二導電接觸插塞，其接觸所述金屬矽化物圖案的第一部分的上表面；以及 第一導電接觸插塞，其接觸在所述第一方向上鄰近所述源極/汲極層中的每一者的所述閘極結構的一部分的上表面，所述第一導電接觸插塞與所述第二導電接觸插塞隔開。
  23. 如申請專利範圍第22項所述的半導體裝置，其更包括接觸所述金屬矽化物圖案的第二其他部分的上表面的絕緣圖案，所述絕緣圖案及所述第二導電接觸插塞安置於所述第二方向上且彼此接觸。
  24. 如申請專利範圍第23項所述的半導體裝置，其更包括位於所述金屬矽化物圖案與包括所述第二導電接觸插塞及所述絕緣圖案的第二接觸插塞結構之間的導電圖案結構。
  25. 一種半導體裝置，其包括： 閘電極，其安置於基板上且在第二方向上延伸； 源電極，其在與所述第二方向交叉的第一方向上鄰近所述閘電極的第一側面而安置於所述基板上； 汲電極，其在所述第一方向上鄰近所述閘電極的第二側面而安置於所述基板上； 第一導電接觸插塞，其安置於所述閘電極上； 第二導電接觸插塞，其在所述第二方向上安置於所述源電極上； 第三導電接觸插塞，其在所述第二方向上安置於所述汲電極上； 第一絕緣圖案，其在所述第二方向上安置於所述源電極上且接觸所述第二導電接觸插塞；以及 第二絕緣圖案，其在所述第二方向上安置於所述汲電極上且接觸所述第三導電接觸插塞。
TW105100859A 2015-04-30 2016-01-13 半導體裝置 TWI682511B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150061423A KR102400375B1 (ko) 2015-04-30 2015-04-30 반도체 장치 및 그 제조 방법
KR10-2015-0061423 2015-04-30

Publications (2)

Publication Number Publication Date
TW201639099A true TW201639099A (zh) 2016-11-01
TWI682511B TWI682511B (zh) 2020-01-11

Family

ID=57205172

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105100859A TWI682511B (zh) 2015-04-30 2016-01-13 半導體裝置

Country Status (4)

Country Link
US (2) US9984886B2 (zh)
KR (1) KR102400375B1 (zh)
CN (1) CN106098775B (zh)
TW (1) TWI682511B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688731B2 (en) 2021-01-29 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and method

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102400375B1 (ko) 2015-04-30 2022-05-20 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102366976B1 (ko) 2015-05-04 2022-02-24 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법
KR102588209B1 (ko) * 2016-11-22 2023-10-13 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10651201B2 (en) * 2017-04-05 2020-05-12 Samsung Electronics Co., Ltd. Integrated circuit including interconnection and method of fabricating the same, the interconnection including a pattern shaped and/or a via disposed for mitigating electromigration
US10417369B2 (en) 2017-05-26 2019-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, corresponding mask and method for generating layout of same
KR102336827B1 (ko) * 2017-06-08 2021-12-09 삼성전자주식회사 반도체 장치
KR102414182B1 (ko) * 2017-06-29 2022-06-28 삼성전자주식회사 반도체 소자
US10720358B2 (en) 2017-06-30 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a liner layer with a configured profile and method of fabricating thereof
DE102018104944A1 (de) 2017-06-30 2019-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Bauelement mit einer Auskleidungsschicht mit einem konfigurierten Profil und Verfahren zu dessen Herstellung
KR102337408B1 (ko) * 2017-09-13 2021-12-10 삼성전자주식회사 수직 채널을 가지는 반도체 소자 및 그 제조 방법
US11444173B2 (en) * 2017-10-30 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with salicide layer and method for forming the same
KR102323733B1 (ko) 2017-11-01 2021-11-09 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자 및 그 형성 방법
US10529712B2 (en) * 2017-11-07 2020-01-07 Samsung Electronics Co., Ltd. Semiconductor device
KR102432894B1 (ko) 2017-11-17 2022-08-17 삼성전자주식회사 반도체 소자
US20190305105A1 (en) * 2018-04-02 2019-10-03 Globalfoundries Inc. Gate skirt oxidation for improved finfet performance and method for producing the same
KR102609372B1 (ko) 2018-08-31 2023-12-06 삼성전자주식회사 반도체 소자
US10957604B2 (en) * 2018-10-31 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10840345B2 (en) * 2018-11-13 2020-11-17 International Business Machines Corporation Source and drain contact cut last process to enable wrap-around-contact
KR102609556B1 (ko) 2018-11-23 2023-12-04 삼성전자주식회사 집적회로 장치
KR20210153385A (ko) * 2020-06-10 2021-12-17 삼성전자주식회사 집적회로 장치
CN113838933A (zh) * 2020-06-23 2021-12-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN117525030A (zh) * 2022-07-25 2024-02-06 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994104B2 (en) 1999-09-28 2015-03-31 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US6690040B2 (en) * 2001-09-10 2004-02-10 Agere Systems Inc. Vertical replacement-gate junction field-effect transistor
US7425740B2 (en) * 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
US7666723B2 (en) 2007-02-22 2010-02-23 International Business Machines Corporation Methods of forming wiring to transistor and related transistor
US8952547B2 (en) 2007-07-09 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with contact structure with first/second contacts formed in first/second dielectric layers and method of forming same
CN101542743B (zh) * 2007-07-27 2012-09-05 松下电器产业株式会社 半导体装置的制造方法
JP2010057673A (ja) * 2008-09-03 2010-03-18 Universal Entertainment Corp 遊技機
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8258572B2 (en) * 2009-12-07 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with FinFETs having multiple fins
US8551874B2 (en) 2010-05-08 2013-10-08 International Business Machines Corporation MOSFET gate and source/drain contact metallization
CN102299177B (zh) 2010-06-22 2014-12-10 中国科学院微电子研究所 一种接触的制造方法以及具有该接触的半导体器件
KR101718981B1 (ko) 2010-06-30 2017-03-23 삼성전자주식회사 콘택 플러그를 포함하는 반도체 소자
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US8435845B2 (en) 2011-04-06 2013-05-07 International Business Machines Corporation Junction field effect transistor with an epitaxially grown gate structure
US8624326B2 (en) * 2011-10-20 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
WO2013095377A1 (en) 2011-12-20 2013-06-27 Intel Corporation Self-aligned contact metallization for reduced contact resistance
US9281378B2 (en) 2012-01-24 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fin recess last process for FinFET fabrication
US8912606B2 (en) * 2012-04-24 2014-12-16 Globalfoundries Inc. Integrated circuits having protruding source and drain regions and methods for forming integrated circuits
US8524592B1 (en) 2012-08-13 2013-09-03 Globalfoundries Inc. Methods of forming semiconductor devices with self-aligned contacts and low-k spacers and the resulting devices
US9236300B2 (en) * 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
CN103855077B (zh) * 2012-12-05 2018-07-10 联华电子股份有限公司 具有接触插栓的半导体结构与其形成方法
KR20140099743A (ko) 2013-02-04 2014-08-13 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8921191B2 (en) 2013-02-05 2014-12-30 GlobalFoundries, Inc. Integrated circuits including FINFET devices with lower contact resistance and reduced parasitic capacitance and methods for fabricating the same
US20140252491A1 (en) 2013-03-05 2014-09-11 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
US9059095B2 (en) 2013-04-22 2015-06-16 International Business Machines Corporation Self-aligned borderless contacts using a photo-patternable dielectric material as a replacement contact
BR122016009112A2 (pt) * 2013-06-26 2019-08-27 Intel Corp estrutura semicondutora e método para fabricação de uma estrutura semicondutora
KR102068980B1 (ko) * 2013-08-01 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9202918B2 (en) * 2013-09-18 2015-12-01 Globalfoundries Inc. Methods of forming stressed layers on FinFET semiconductor devices and the resulting devices
KR102400375B1 (ko) 2015-04-30 2022-05-20 삼성전자주식회사 반도체 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688731B2 (en) 2021-01-29 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit device and method
TWI814029B (zh) * 2021-01-29 2023-09-01 台灣積體電路製造股份有限公司 積體電路裝置及製造積體電路裝置的方法

Also Published As

Publication number Publication date
US9984886B2 (en) 2018-05-29
CN106098775A (zh) 2016-11-09
US10410871B2 (en) 2019-09-10
KR20160129372A (ko) 2016-11-09
TWI682511B (zh) 2020-01-11
US20160322304A1 (en) 2016-11-03
KR102400375B1 (ko) 2022-05-20
US20180254188A1 (en) 2018-09-06
CN106098775B (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
US10410871B2 (en) Semiconductor devices and methods of manufacturing the same
US11935835B2 (en) Methods of manufacturing semiconductor devices
US10242917B2 (en) Semiconductor devices including active fins and methods of manufacturing the same
US9679896B2 (en) Moisture blocking structure and/or a guard ring, a semiconductor device including the same, and a method of manufacturing the same
US9117842B2 (en) Methods of forming contacts to source/drain regions of FinFET devices
TWI681563B (zh) 半導體裝置
KR102451417B1 (ko) 반도체 장치
CN107068565B (zh) 半导体器件及其制造方法
US20210272950A1 (en) Electrostatic discharge protection devices
US20140273365A1 (en) Methods of forming contacts to source/drain regions of finfet devices by forming a region that includes a schottky barrier lowering material
KR102496973B1 (ko) 반도체 장치 및 그 제조 방법
TW201637081A (zh) 在鰭式場效電晶體中形成擊穿中止區域的方法
KR102293884B1 (ko) 반도체 소자의 제조 방법
TW201304068A (zh) 具有埋入式位元線之半導體裝置及其製造方法
TWI749363B (zh) 在閘極與源極/汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
KR20150047218A (ko) 반도체 장치 및 그 제조 방법
TWI822847B (zh) 半導體裝置
KR20070068736A (ko) 매몰절연막 상에 형성된 다중 채널을 갖는 모스트랜지스터를 구비하는 반도체 장치 제조 방법
KR102449608B1 (ko) 반도체 소자의 제조 방법
KR20170108515A (ko) 반도체 소자 및 그 제조 방법
US10790282B2 (en) Semiconductor devices
TWI728688B (zh) 具有擴散阻擋間隔件區段之場效電晶體
TWI773086B (zh) 用於形成立體（３ｄ）記憶體元件的方法