JPS63110748A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63110748A JPS63110748A JP25751886A JP25751886A JPS63110748A JP S63110748 A JPS63110748 A JP S63110748A JP 25751886 A JP25751886 A JP 25751886A JP 25751886 A JP25751886 A JP 25751886A JP S63110748 A JPS63110748 A JP S63110748A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- wiring
- substrate
- film
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 abstract 1
- 229910000070 arsenic hydride Inorganic materials 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体基板上に設けられる配線の材料として
不純物を導入した多結晶シリコンを用いる半導体装置の
製造方法に関する。
不純物を導入した多結晶シリコンを用いる半導体装置の
製造方法に関する。
半導体集積回路などの配線材料として多結晶シリコンを
用いる場合、基板上に不純物を添加しない多結晶Ｓ１薄
膜を堆積し、フォトエツチング技術により所望のパター
ンに加工したのち、配線として用いる部分に表面からの
不純物拡散により高濃度の拡散層を形成し、９００℃付
近で熱処理することによりその拡散層から多結晶Ｓｔ膜
の厚さ方向に不純物を拡散させて低抵抗にするのが一般
的である。多結晶Ｓｔの不純物を導入しない部分は高抵
抗層として利用される。しかしこの従来法では、高濃度
層からの拡散のばらつきが大きく、配線容量の均一性が
不充分である。また、高温熱処理が不可避なため、その
際高抵抗層形成部への横方向拡散が起こり、配線パター
ンの寸法精度が低下する問題がある。
用いる場合、基板上に不純物を添加しない多結晶Ｓ１薄
膜を堆積し、フォトエツチング技術により所望のパター
ンに加工したのち、配線として用いる部分に表面からの
不純物拡散により高濃度の拡散層を形成し、９００℃付
近で熱処理することによりその拡散層から多結晶Ｓｔ膜
の厚さ方向に不純物を拡散させて低抵抗にするのが一般
的である。多結晶Ｓｔの不純物を導入しない部分は高抵
抗層として利用される。しかしこの従来法では、高濃度
層からの拡散のばらつきが大きく、配線容量の均一性が
不充分である。また、高温熱処理が不可避なため、その
際高抵抗層形成部への横方向拡散が起こり、配線パター
ンの寸法精度が低下する問題がある。
本発明は、上述の問題を解決し、多結晶シリコン配線へ
均一に不純物を導入して配線容量の安定化を図ると共に
、高抵抗層への不純物拡散がなく、配線パターンの寸法
精度が向上する半導体ＲＺの製造方法を提供することを
目的とする。
均一に不純物を導入して配線容量の安定化を図ると共に
、高抵抗層への不純物拡散がなく、配線パターンの寸法
精度が向上する半導体ＲＺの製造方法を提供することを
目的とする。
本発明は、半導体基板上に多結晶Ｓｌからなる配線形成
の際に、不純物を添加しない多結晶Ｓｉ薄膜を堆積する
工程と、その薄膜より所定のパターンを形成する工程と
、形成された多結晶５ｌｉｉｌ膜パターンの所定の領域
にプラズマドーピングにより不純物を導入する工程とを
含むもので、プラズマドーピングにより基板温度を３０
０℃程度以上に高める必要がなく、浅い部分に高濃度に
しかも均一性よ＜Ｂ、Ｐ、＾Ｓ等の不純物を導入するこ
とが可能であるため、上記の目的が達成される。
の際に、不純物を添加しない多結晶Ｓｉ薄膜を堆積する
工程と、その薄膜より所定のパターンを形成する工程と
、形成された多結晶５ｌｉｉｌ膜パターンの所定の領域
にプラズマドーピングにより不純物を導入する工程とを
含むもので、プラズマドーピングにより基板温度を３０
０℃程度以上に高める必要がなく、浅い部分に高濃度に
しかも均一性よ＜Ｂ、Ｐ、＾Ｓ等の不純物を導入するこ
とが可能であるため、上記の目的が達成される。
以下図を引用して本発明の一実施例について説明する。
第２図は製造される半導体集積回路の一部分を示し、ｎ
型基板ｌｌ上にはｐ型頭域１２が形成され、その中間上
にゲート酸化膜１３を介してゲート電極１４が設けられ
ている。ゲート酸化膜１３以外の基板１１表面上はフィ
ールド酸化膜５で覆われている。さらに、その上を覆う
絶縁膜１６にはコンタクトホール１７が開けられ、そこ
で配線１ｔｉ１Ｂがｐ形ソース・ドレイン領域１２に接
触している。この配線電極１８は、多結晶シリコン薄膜
で１５００人の厚さを有し、絶縁膜１９で覆われていな
い領域に不純物を導入して低抵抗にされている。この不
純物導入は、第１図に示したプラズマドーピング装置を
用いて行う、この装置は、反応室１内に接地された上部
電極２と直流量Ｂ４に接続された下部電極３を有する。 下部電極３の上に第２図に示したシリコン基板を置き、
反応室１内を真空ポンプ５により排気後、ガスＢ６から
Ｂｘｌ（ｉ、Ｐｕｓ、ＡｓＨｓなどのガスを導入し、下
部電極３に電圧を印加し、電源８に接続されたランプ７
により励起して反応室ｌ内にプラズマを発生させ、第２
図に示した基板１１の表面上から基板表面温度３００℃
で不純物を導入する。この際、不純物は絶縁膜１９で覆
われた領域を除いて多結晶Ｓｌ薄膜１８に導入される。 このあと、ランプを用いての赤外線加熱により導入不純
物を活性化する。不純物濃度はＩＱ！０ａｗ＋−’にす
ることができるので、配線電極１８は１５００人と薄く
することが可能であり、また基板温度が低いため絶縁膜
１９で覆われた領域への不純物の横方向拡散が起こらな
い。 【発明の効果］ 本発明によれば、多結晶シリコン薄膜にプラズマドーピ
ングにより不純物を導入することにより、浅い部分に高
１度に不純物濃度を導入することが可能になって薄膜化
された配線を形成でき、配線形成工程の短縮および不純
ｍｔｌｉ度の均一性向上による配線容量のばらつきが少
なくなる。また、高温での熱処理を必要としないため、
横方向拡散が防止でき、高抵抗多結晶Ｓｉ部分の微細化
も可能になって半導体装置の性能向上に極めて有効であ
る。
型基板ｌｌ上にはｐ型頭域１２が形成され、その中間上
にゲート酸化膜１３を介してゲート電極１４が設けられ
ている。ゲート酸化膜１３以外の基板１１表面上はフィ
ールド酸化膜５で覆われている。さらに、その上を覆う
絶縁膜１６にはコンタクトホール１７が開けられ、そこ
で配線１ｔｉ１Ｂがｐ形ソース・ドレイン領域１２に接
触している。この配線電極１８は、多結晶シリコン薄膜
で１５００人の厚さを有し、絶縁膜１９で覆われていな
い領域に不純物を導入して低抵抗にされている。この不
純物導入は、第１図に示したプラズマドーピング装置を
用いて行う、この装置は、反応室１内に接地された上部
電極２と直流量Ｂ４に接続された下部電極３を有する。 下部電極３の上に第２図に示したシリコン基板を置き、
反応室１内を真空ポンプ５により排気後、ガスＢ６から
Ｂｘｌ（ｉ、Ｐｕｓ、ＡｓＨｓなどのガスを導入し、下
部電極３に電圧を印加し、電源８に接続されたランプ７
により励起して反応室ｌ内にプラズマを発生させ、第２
図に示した基板１１の表面上から基板表面温度３００℃
で不純物を導入する。この際、不純物は絶縁膜１９で覆
われた領域を除いて多結晶Ｓｌ薄膜１８に導入される。 このあと、ランプを用いての赤外線加熱により導入不純
物を活性化する。不純物濃度はＩＱ！０ａｗ＋−’にす
ることができるので、配線電極１８は１５００人と薄く
することが可能であり、また基板温度が低いため絶縁膜
１９で覆われた領域への不純物の横方向拡散が起こらな
い。 【発明の効果］ 本発明によれば、多結晶シリコン薄膜にプラズマドーピ
ングにより不純物を導入することにより、浅い部分に高
１度に不純物濃度を導入することが可能になって薄膜化
された配線を形成でき、配線形成工程の短縮および不純
ｍｔｌｉ度の均一性向上による配線容量のばらつきが少
なくなる。また、高温での熱処理を必要としないため、
横方向拡散が防止でき、高抵抗多結晶Ｓｉ部分の微細化
も可能になって半導体装置の性能向上に極めて有効であ
る。
第１図は本発明の一実施例に用いるプラズマドーピング
装置の断面図、第２図は本発明の一実施例による半導体
集積回路の部分断面図である。 １：反応室、２：上部電極、３：下部電極、４：直流電
源、５：真空ポンプ、６：ガス源、１１：シリコン基板
、１２：ソース・ドレイン領域、１４：ゲート電極、１
８；配線電極。 ′ − ”Ｉｖ人弁理十山 口 廖 Ｉで １診。 第１図
装置の断面図、第２図は本発明の一実施例による半導体
集積回路の部分断面図である。 １：反応室、２：上部電極、３：下部電極、４：直流電
源、５：真空ポンプ、６：ガス源、１１：シリコン基板
、１２：ソース・ドレイン領域、１４：ゲート電極、１
８；配線電極。 ′ − ”Ｉｖ人弁理十山 口 廖 Ｉで １診。 第１図
Claims (1)
- １）半導体基板上に不純物を添加した多結晶シリコンか
らなる配線を形成する際に、不純物を添加しない多結晶
シリコン薄膜を堆積する工程と、該薄膜より所定のパタ
ーンを形成する工程と、形成された多結晶シリコン薄膜
パターンの所定の領域にプラズマドーピングにより不純
物を導入する工程とを含むことを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25751886A JPS63110748A (ja) | 1986-10-29 | 1986-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25751886A JPS63110748A (ja) | 1986-10-29 | 1986-10-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63110748A true JPS63110748A (ja) | 1988-05-16 |
Family
ID=17307409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25751886A Pending JPS63110748A (ja) | 1986-10-29 | 1986-10-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63110748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244121B1 (ko) * | 1990-12-20 | 2000-02-01 | 가나이 쓰도무 | 불순물확산방법 |
-
1986
- 1986-10-29 JP JP25751886A patent/JPS63110748A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244121B1 (ko) * | 1990-12-20 | 2000-02-01 | 가나이 쓰도무 | 불순물확산방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0077737A2 (en) | Low capacitance field effect transistor | |
| JP3395165B2 (ja) | 半導体キャパシタの製造方法 | |
| JPS63110748A (ja) | 半導体装置の製造方法 | |
| JPH01298758A (ja) | 半導体装置の製造方法 | |
| JPH05291220A (ja) | 半導体装置の製造方法 | |
| JPS62293772A (ja) | 半導体装置 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH04106982A (ja) | 半導体装置の製造方法 | |
| JPH04142777A (ja) | ゲート電極又は配線の形成方法 | |
| JPH07107933B2 (ja) | ポリサイドパタ−ンの形成方法 | |
| JP2911255B2 (ja) | 半導体装置及びその製造方法 | |
| JP2867046B2 (ja) | 相補型絶縁ゲート電界効果トランジスタの製法 | |
| JPS62190761A (ja) | 半導体装置 | |
| JPH04111310A (ja) | 半導体装置及びその製法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| JPS6188543A (ja) | 半導体装置の製造方法 | |
| JPS592191B2 (ja) | 半導体装置用電極の製造方法 | |
| JPS6163027A (ja) | 半導体装置の製造方法 | |
| JPH06302682A (ja) | 半導体装置の製造方法 | |
| JPH02112230A (ja) | ポリシリコン電極膜の製法 | |
| JPS6213048A (ja) | 半導体集積回路の製造方法 | |
| JPH10223912A (ja) | 薄膜半導体装置の製造方法 | |
| JPS5982767A (ja) | 半導体装置の製造方法 |