KR100244121B1 - 불순물확산방법 - Google Patents

불순물확산방법 Download PDF

Info

Publication number
KR100244121B1
KR100244121B1 KR1019910022275A KR910022275A KR100244121B1 KR 100244121 B1 KR100244121 B1 KR 100244121B1 KR 1019910022275 A KR1019910022275 A KR 1019910022275A KR 910022275 A KR910022275 A KR 910022275A KR 100244121 B1 KR100244121 B1 KR 100244121B1
Authority
KR
South Korea
Prior art keywords
impurity
gas
diffusion method
diffusion
semiconductor material
Prior art date
Application number
KR1019910022275A
Other languages
English (en)
Other versions
KR920013623A (ko
Inventor
유끼히로 기요다
도오루 나까무라
다까히로 오나이
다로우 이나다
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR920013623A publication Critical patent/KR920013623A/ko
Application granted granted Critical
Publication of KR100244121B1 publication Critical patent/KR100244121B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Abstract

본 발명은 저농도부터 고농도까지 제어가능하고, 균일성이 좋은 불순물 확산방법을 제공하는 것이다.
확산의 분위기 가스에 환원성의 분위기 가스를 사용하고, 그 분위기 가스에 의하여 미리 반도체 기판 표면의 자연 산화막을 제거한다. 그 다음, 상기 환원성 분위기 가스를 흐르게 하면서 불순물 가스를 흐르게 함으로서, 확산을 행한다. 이때 상기 확산층의 불순물 농도가, 상기 불순물 가스의 유량 또는 농도에 의하여 제어되도록, 상기 불순물 가스의 유량 또는 농도의 값이 설정되어 이루어지는 것을 특징으로 한다.
본 발명에 의하면, 불순물 가스의 농도, 유량을 조절함으로서 확산층의 불순물 농도를 제어할 수 있다. 또, 저불순물 농도의 확산층을 형성할 수 있다. 또, 50nm 이하의 얕은 접합을 형성할 수가 있다.

Description

불순물 확산방법
제1도는 본 발명에 의하여 형성한 확산층의 불순물 분포의 측정결과.
제2도는 본 발명에 의하여 형성한 확산층의 시이트 저항의 측정결과.
제3도는 일 실시예를 나타낸 반도체 제조장치도.
제4도는 일 실시예를 나타낸 반도체 제조장치도.
제5도는 본 발명에 의하여 형성된 확산층의 시이트 저항의 가스유량 의존성.
제6도는 본 발명의 일 실시예를 나타낸 반도체 제조장치도.
제7도는 본 발명의 일 실시예를 나타낸 반도체 제조장치도.
제8도는 본 발명을 실시했을 때의 온도 시켄스를 나타낸 도.
제9도는 본 발명에 의하여 형성한 확산층의 불순물 분포의 측정결과.
제10도는 본 발명의 일 실시예를 나타낸 반도체 제조장치도.
제11도는 본 발명에 의하여 형성한 초격자 구조의 불순물 분포.
제12도는 본 발명에 의하여 형성한 확산층의 표면 불순물 농도를 나타낸 도.
제13도는 본 발명에 의하여 형성한 확산층의 표면 불순물 농도와 가스유량의 관계를 나타낸 도.
제14도는 본 발명에 의하여 형성한 확산층의 불순물과 캐리어의 분포를 나타낸 도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 스테인레스 챔버 2 : 웨이퍼
3 : 석영창 4 : 적외 램프
5 : 가스노즐 6 : 캐리어 가스용 매스플로우 콘트롤러
7 : 확산원 가스용 매스 플로우 콘트롤러
8 : SiH4용 매스 플로우 콘트롤러 9 : 서세프터
10 : 워크 코일 11 : 크리닝실
12 : 확산실 13 : 게이트 밸브
14 : 반송지그 15 : 터어보 펌프
16 : 드라이 펌프 17 : 전극
18 : 고주파 전원 19 : 베이스 전극
20 : 에미터 전극 21 : 에미터 다결정 실리콘
22 : 실리콘 질화막 23 : 실리콘 산화막
24 : 베이스 인출 다결정 실리콘 25 : 그라프트(접합) 베이스 영역
26 : 에미터 영역 27 : 진성 베이스 영역
28 : 에피택셜 층 29 : N형 매립층
30 : P형 기판 31 : 로드록실
32 : 반송실 33 : 확산실 1
34 : 확산실 2
본 발명은 불순물 확산법 및 그 장치에 관한 것으로, 특히 제어성이 좋은, 얕은 접합을 형성 가능한, 불순물 확산법 및 그 장치에 관한 것이다.
종래의, 반도체 기판에의 불순물 확산 방법은, 예를 들면, A.S. Grove, "Phys ics and Technology of Semiconductor Device"(Wiley) 및 H. Yanai and N. Nagata, "Intergrated Electronics(1)" pp.97-119(코로나사(일본어판))(야나이, 나가다 저 『집적회로공학(1)』pp.97-119(코로나사))등의 일반적 교과서에서 논해지고 있다. 일반적인 불순물 확산방법은, 미리 불순물을 반도체 기판의 표면영역에 얕게 확산하는 공정(pre-deposition)과, 불순물을 반도체 기판의 내부에 깊이 확산하는 공정(drive in)으로 나누어 행해진다. 그러나 얕은 접합을 형성하는 경우는, 특히 드라이브 인 공정은 행하지 않는다.
프리 디포지션의 제1방법은, 반도체 기판표면을 노출시키고, 거기에 불순물 원소를 접촉시키는 방법이다. 통상 석영의 확산노 중에서, 불순물을 포함하는 유리, 액체, 기체 등을 확산원으로 하여 기판 표면에 접촉시켜, 불순물을 기판의 표면 부근에 확산시킨다. 이러한 방법에서는, 기판 표면에 불순물을 포함하는 유리층이 형성된다. 이부터 불순물이 고상확산(Solid phase diffusion)에 의하여 기판내에 확산된다.
또는, Applied Physics Letters, Vol.56, No.14, pp. 1334-1335에 논해지고 있는 방법이 있다. 이것은 반도체 기판 표면에 불순물을 흡착시켜 불순물층을 형성한다. 이곳으로부터 불순물이 기판내로 확산한다.
프리 디포지션의 제2방법은 이온 주입법이다. 이것은, 불순물의 이온을 가속하여, 얇은 산화막에 덮혀 있거나 또는 노출되어 있는, 기판표면영역에 주입하는 것이다. 그 후 어닐링을 행하여, 불순물 원소를 활성화한다.
상기 프리 디포지션 중 제1의 방법에서는 이하와 같은 문제가 있었다.
첫째로, 반도체 기판표면을 노출시켜 확산을 행한다. 그러나 공정의 도중에서 반도체 기판 표면에, 가끔 두께 5Å정도의 불필요한 자연 산화막이 형성된다. 따라서, 불순물 확산은 이 자연 산화막을 통하여 행해진다. 이 자연 산화막은 불필요하게 형성되어 버리는 것이기 때문에, 웨이퍼면 내나 웨이퍼간에 있어서의 두께의 불균일이 크다. 따라서, 이를통하여 확산되는 확산층의 깊이나 불순물 농도의 불균일이 크다는 문제가 있었다. 또, 자연산화막을 통하여 불순물을 확산하기 때문에, 고온도가 필요하다는 문제가 있었다.
둘째로, 상기 첫째의 방법 중 전반(前半)의 방법에 있어서는, 반도체 표면에 형성된 유리층으로부터, 불순물이 고상(固相) 확산한다. 예를 들면 확산원으로서 기체를 사용한 경우에도, 반도체 표면에 유리층이 형성된다. 이 때문에, 확산원 기체와 확산층의 사이가 유리층에 의하여 격리된다. 이 때문에 확산원 기체의 농도, 유량의 확산층에 대한 감도가 낮다. 따라서 확산원 기체의 농도, 유량을 고정밀도로 제어해도, 확산층의 불순물 농도의 고정밀도의 제어가 곤란하다는 문제가 있었다. 또, 반도체 기판 표면에 불순물을 포함하는 유리층이 형성되므로, 후 처리 공정이 복잡하다는 문제가 있었다.
셋째로, 기판 표면에서의 불순물 농도는, 통상 기판 중에의 불순물의 고용도(固溶度)에 의하여 결정된다. 또 이 고용도는, 기판의 온도로 결정되며, 통상의 사용온도 범위에서는 온도가 높은 편이 고용도가 크다. 한편, 불순물을 활성화하기 위하여, 기판의 온도는 어느 정도 이상의 높은 값으로 할 필요가 있다. 따라서 확산층의 불순물 농도가 어느 정도 이상의 고농도가 되어, 저농도의 확산이 불가능하다는 문제가 있었다.
넷째로, 고온도이기 때문에 불순물의 확산계수가 크다. 이 때문에 불순물의 확산 깊이가 커진다. 대단히 얕은 접합을 만드는 경우에는, 확산시간을 대단히 짧게 할 필요가 있다. 이 때문에, 충분히 얕은 접합을 고정밀도로 형성할 수 없다는 문제가 있었다.
다섯째로, 상기 첫째의 방법의 후반에서 나타낸, Applied Physics Letters, Vol.56, No.14, pp.1334-1335에 논해지고 있는 방법에서는 진공중에서 불순물을 포함하는 가스를 흐르게 한다. 따라서, 반도체 기판상에 균일하게 가스를 분포시키는 일이 곤란하다는 문제가 있었다. 또, 확산층의 표면농도가 불순물의 고용도에 의하여 결정되기 때문에, 표면농도를 가스의 유량에 의하여 고정밀도로 제어하는 것은 곤란하다는 문제가 있었다.
상기의 둘째의 방법인 이온 주입법에서는, 소위 채너링(channeling)현상이라는 문제가 있다. 이것은, 이온 주입의 방향과 결정축의 특정의 방향이 일치하면, 이온이 예를 들면, 수백 nm의 깊이까지 간단히 진입해 버리는 현상이다. 이 때문에, 확산층의 불순물 프로필의 테일링(tailing)이 생긴다. 따라서, 대단히 얕은 확산층이 얻어지지는 않는다는 문제가 있었다. 이 때문에, 얕은 확산층에 있어서 확산 깊이의 불균일이 크다고 하는 문제가 있었다.
본 발명의 목적은 이상의 문제점을 해결하고 웨이퍼면 내나 웨이퍼간에 있어서의 특성 불균일이 작은 확산층을 얻는 불순물 확산법 및 그 장치를 제공하는 것이다. 본 발명의 다른 목적은, 종래 보다 대단히 얕은 확산층을 얻는 불순물 확산법 및 그 장치를 제공하는 일이다. 본 발명의 또 다른 목적은 종래보다 저 불순물 농도의 확산층을 얻는 불순물 확산법 및 그 장치를 제공하는 것이다. 본 발명의 또 다른 목적은 불순물 가스의 농도와 유량에 의하여 특성이 제어가능한 확산층을 얻을 수 있는 불순물 확산법 및 그 장치를 제공하는데 있다.
본 발명의 수단은 불순물 확산의 분위기 가스에, 수소 등의 환원성의 분위기 가스를 사용하고, 그 분위기 가스에 의하여 기판 표면의 자연산화막을 제거한 아음, 상기 불순물을 확산하는 불순물 확산법으로 하는 것이다. 또, 상기의 불순물 확산방법을 사용한 불순물확산장치로 하는 것이다.
불순물의 제어성을 좋게 하기 위하여, 자연산화막을 제거한 후 산소를 포함하지 않는 분위기에서 급열, 급냉 프로세스에 의하여 확산을 행한다. 또 이때에 대기압의 수소분위기에서 확산시킴으로써 확산원인 가스가 균일하게 분포되어 기판내의 불순물 농도의 불균일을 저감할 수가 있고, 또 확산원인 가스의 분압이 작기 때문에 웨이퍼 표면에 불순물층이 부착하는 일이 없어 가스로부터 직접 확산시킬 수가 있다.
자연 산화막을 제거한 후 확산을 행하기 때문에, 종래보다 확산의 제어성이 좋다. 예를 들면, 공기압의 수소분위기에서 확산시킴으로서, 확산원인 불순물가스가 균일하게 분포하여, 기판내의 불순물 농도의 불균일을 저감할 수가 있다. 또 확산원인 가스의 분압이 작기 때문에 기판표면에 불순물층이 부착하는 일은 없다. 이 때문에 깨끗한 기판 표면에, 가스로부터 직접 불순물을 확산 시킬 수가 있다. 따라서, 확산원인 불순물 가스의 유량, 농도에 의하여, 불순물 농도를 제어할 수가 있다.
또, 자연산화막을 통하는 일 없이 확산을 행하기 때문에, 종래보다 저온에서 불순물을 확산시킬 수가 있다. 또는 급열, 급냉 프로세스를 사용하여,단 시간에 불순물을 확산시킬 수가 있다. 이 때문에 불순물 분포의 불균일(늘어짐)이 적고, 얕은 접합을 형성할 수 있다. 또, 종래보다 저불순물 농도의 확산층을 형성할 수 있다.
이하, 본 발명을 실시예에 따라 설명한다.
제1도는 B2H6가스를 사용하여 본 발명을 실시했을 때의 확산 프로필의 측정결과이다. 종래의 BN 확산법에서는 700℃에서는 균일하게 확산시킬 수가 없었으나, 본 발명을 사용함으로서, 700℃에서 깊이 30nm의 접합을 형성할 수가 있었다.
제2도는 본 발명에 의하여 B2H6가스를 사용하여 700℃에서 붕소를 확산한 시료와, 종래대로 자연산화막을 통하여 BN으로부터 붕소를 확산한 시료와의 시이트 저항의 웨이퍼 내 분포를 나타내고 있다. 종래법에서는 분포가 30 정도 있는 것에 대하여, 본 발명에서는 5% 이내로 되어있다.
제3도는 본 발명의 일 실시예를 나타낸 장치도이다. 스테인레스제의 챔버(1) 내에 웨이퍼(2)를 설치하고, 매스플로우 콘트롤러(6)를 통하여 H2를 101/min 흘려 보냈다. 다음에 석영창(3)을 통하여 적외램프(4)를 웨이퍼에 조사하여, 1000℃까지 가열했다. 이때의 승온 시간은 10초이다. 1000℃에서 2분간 가열하여 자연산화막을 제거한 후 700℃까지 3초에 강온하고, 매스플로우 콘트롤러(7)로부터 B2H6가스(0.5% H2희석)를 100c/min 흘렸다. 확산 시간은 5분이다. 수소 분위기에서 확산시키고 있기 때문에 붕소원자의 확산이 촉진되어, 그 결과 표면농도는 1019/㎤, 폭 10nm의 얕은 확산층을 형성할 수 있었다. 또, B2H6가스를 1분간 흘려 보내고, 이어서 HH2어닐을 3분간 행함으로써, 표면농도를 3×1018/㎤까지 낮출 수가 있었다.
제4도는 본 발명의 다른 실시예를 나타낸 장치도이고, 이것은 통상의 대기압 에피택셜 성장장치와 동일한 것으로 벨자아(bel jar)는 석영제이다. 웨이퍼(2)를 장치내에 설치하고, 가스노즐(5)로부터 N2가스 501/min를 10분간 흘려보낸 후 가스를 H2로 치환하여 501/min를 10분간 흘렸다. 다음에 ㅗㅗH2를 흐르게 한 채 워크코일(10)에 전력을 인가하여 서셉터(9) 및 웨이퍼(2)를 가열했다. 승온 속도는 70℃/min이다. 1050℃에서 10분간 어닐함으로서, 자연산화막을 완전히 제거할 수가 있었다. 이 H2어닐중에 매스플로우 콘트롤러(8)로부터 SiH4가스(4% H2희석) 20cc/min을 혼입시키면 SiO2의 에칭이 증속되므로 800℃에서 자연 산화막을 제거할 수가 있었다. 그 후, H2를 유입시킨 채로 800℃에서 B2H6가스(0.5% H2희석)를 250cc/min, 30분간 흘림으로서, P형 확산층을 형성할 수가 있었다. 붕소 확산층의 표면농도는 8×1019/㎤, 확산깊이는 80nm 이었다. 이때 확산원 가스로서 BF3, BCL3를 사용해도 좋다. 또 PH3, ASH3, SbH3를 사용하면 N형 확산층을 형성할 수가 있다. 확산 종료 후, 워크코일(10)간에 인가하는 전력을 낮추어 웨이퍼(2)의 온도를 100℃/min의 속도로 내렸다. 온도가 400℃이하가 된 후 챔버내를 N2가스로 치환하고, 웨이퍼 온도가 실온이 된 후 꺼냈다. 본 장치를 사용하여 불순물을 확산시킬 때에, 확산원 가스와 SiH4가스를 동시에 유입함으로써, 자연산화막이 없는 맑고 깨끗한 Si 상에 도핑했다.
Si 층을 5nm 정도 퇴적하고, 그곳으로부터 불순물을 확산시켜도 좋다.
제5도는 제4도에 나타낸 장치를 사용하여, B2H6가스의 유량을 변화시켜 확산층을 형성했을 때의 시이트 저항의 측정결과이다. 확산온도는 800℃, 확산 시간은 30분이다. B2H6가스는 0.1% H2희석의 것이다. 800Ω 내지 600kΩ의 범위에서 시이트 저항을 제어할 수가 있었다. 이때, 반도체 단결정 표면에는 붕소층 또는 실리콘과 붕소의 합금층은 형성되지 않고, 기상(氣相)으로부터 직접 확산 시킬 수가 있었다. 또, 확산후에 어닐을 행하지 아니해도, 불순물은 충분히 활성화되어 있었다.
제6도는 본 발명의 다른 실시예를 나타낸 장치도이다. 크리닝실(11)에 웨이퍼 (2)를 설치하고, 매스플로우 콘트롤러(6)로부터 H2가스를 501/min 유입시키면서 대기압 또는 100 Toer 정도의 감압하에서 10분간 1000℃로 유지하여, 자연 산화막을 제거했다. 이때 매스플로우 콘트롤러(8)로부터 SiH4가스를 10cc/min 흘리고, 800℃에서 어닐해도 자연 산화막을 제거할 수가 있다. 다음에 온도를 내리면서 터보분자펌프 (15), 드라이펌프(16)로, 실내를 진공 배기했다. 이때, 확산실(12)도 마찬가지로 진공배기하였다. 크리닝실(11), 확산실(12)의 진공도가 1 × 10-9Torr가 되면 게이트 밸브(13)를 열어, 반송지그(14)로 웨이퍼(2)를 확산실(12)에 이동시켰다. 그리고, 매스플로우 콘트롤러(6,7)로부터 H2가스, B2H6가스를 유입시켜, 압력이 3 Torr이 되도록 유량을 설정하고, 전극(17)에 고주파 전력을 인가하여 플라즈마를 발생시켰다. 이 조건에서 30분간 도핑을 행함으로써, 깊이 20nm의 확산 층을 형성할 수가 있었다.
제7도는 본 발명에 의하여 베이스 영역, 에미터 영역을 형성한 바이폴라 트랜지스터의 단면도이다. N형 매립층(29)위에 에피택셜 성장층(28)을 500nm 퇴적하고, 에미터영역, 베이스 영역이 되는 영역을 포토리소그래피에 의하여 남겼다. 베이스 인출용 다결정층(24) 및 그래프트 베이스 영역(25)을 형성한 후에 실리콘 질화막(22)을 마스크로 하여 단결정 영역에 200nm의 홈을 팠다. 홈의 측벽에 실리콘 산화막(23)을 형성한 후에 B2H6가스 분위기 700℃에서 30분간 어닐함으로써 30nm의 베이스층(27)을 형성했다. 다시 동일 장치 내에서 가스를 PH3로전환하여, 700℃에서 5분간 어닐하여 에미터 영역(26)을 형성했다. 본 방법에 의하여, 볼(球) 형상의 불순물 프로필을 실현할 수가 있었다.
제8도, 제9도는 본 발명의 다른 실시예를 나타낸 것이다. 제8도에 나타낸 바와 같이, 제3도에 나타낸 장치를 사용하여, 수소 분위기에서 어닐함으로서 자연 산화막을 제거한 후에 200℃까지 온도를 내리고, B2H6가스(0.5% H2희석)를 2분간 흘려 붕소 원자를 실리콘 표면에 흡착시켰다. 다음에 램프 가열에 의하여 다시 800℃까지 승온시키고 5분간 어닐함으로서 붕소원자를 확산시켰다. 이 공정을 30회 반복함으로써 제9도에 나타낸 바와 같이 길이 약 50nm의 확산층을 형성할 수가 있었다. 반복회수를 10회로 하면, 확산깊이는 15nm가 되었다.
제10도는 본 발명의 다른 실시예를 나타낸 반도체 제조장치도이다. 이 장치는 로드록실(31) 및 확산실(33)로 이루어지고, 각각 반송실(32)로 연결되어 있다. 웨이퍼를 로드록실(31)에 설치한 후, 매스플로우콘트롤러(6)로 부터 N2 가스를, 유량 201/min로 10분간 흘렸다. 다음에 가스를 H2로 전환하여 10분간 흘렸다. 이때, 반송실(32), 확산실(33, 34)에도 H2를 유량 201/min로 흘려 퍼어지를 행하였다. 다음에 게이트 밸브(13)를 열어, 웨이퍼를 확산실(33)에 반송했다. 여기서 H2를 201/min로 흐르게 한 채로, 램프 가열에 의하여 웨이퍼를 800℃까지 가열했다. 다음에 매스플로우 콘트롤러(7)로부터 B2H6가스(0.1% H2희석)을 유량 100cc/min로 5분간 흘렸다.이에 의하여 P 형 확산층을 형성했다. 확산 깊이는 10nm이였다. 다시 매스 플로우 콘트롤러(8)로부터 SiH4가스(4% H2희석)를 유량 21/min로 1분간 흘려보내어, 에피택셜층을 10nm 성장시켰다. 그후 H2가스를 흘려 보내면서 온도를 내렸다. 200℃까지 내렸으면 게이트 밸브(13)를 열고, 웨이퍼를 H2분위기에서 확산실(34)에 반송했다. 여기서, 웨이퍼를 다시 가열하여 PH3가스(0.1% H2희석)를 유량 120cc/min로 3분간 흘렸다. 다음에 SiH4가스(4% H2희석)를, 유량 21/min로 1분간 흘렸다. 이에 의하여 N형 확산층 및 에피택셜 성장층을 형성했다. 다시 동일한 수순에 의하여 웨이퍼를 확산실(33)에 되돌리고, B2H6가스(0.1% H2희석)을 흘려보내어 P형 확산층을 형성했다. 이에 의하여, PNP 3층의 초격자를 형성할 수가 있었다. 이를 반복함으로써, 다시 다층구조를 형성할 수도 있다. 본 발명에 의하여 형성한 초격자의 불순물 분포를 제11도에 나타낸다.
제12도는 제3도의 장치를 사용하여 형성한 확산층의, 표면 불순물 농도와 확산온도, 및 B2H6가스 유량의 관계를 나타낸 도이다. 확산 시간은 30분이다. 도면중 사선으로 나타낸 영역은, 표면 농도가 1018/㎤ 내지 1019/㎤ 까지의 범위 영역이다. 이 조건에서 바이폴라 트랜지스터의 베이스 영역을 형성함으로서 50GHz의 차단 주파수가 달성되었다.
제13도는 동일한 확산층의 표면 불순물 농도와 B2H6가스의 유량의 관계를 나타낸 도이다. 확산온도 800℃에 있어서, 표면 불순물 농도를 1018/㎤ 내지 1020/㎤까지의 범위 내로 제어할 수가 있었다.
제14도의 좌측의 도면은, 본 발명에 의하여 형성한 불순물 확산층의 불순물 농도 분포이다. 제14도의 우측의 도면은, 좌측의 도면의 B로 나타낸 확산층에, 순간 가열을 행한 후의 불순물 농도분포, 캐리어 농도분포 및 캐리어 이동도의 분포이다. 순각 가열을 행하면 캐리어의 활성화율은 거의 100가 되었다. 이 확산층 위에 N형의 다결정 실리콘을 퇴적하여 형성한 다이오드는 역방향의 누설 전류 밀도가 10-10A/㎠로서 양호한 전기특성을 나타냈다.
본 발명에 의하면, 자연 산화막을 통하지 않고 불순물이 확산되어가므로, 이온 주입법에서는 불가능한 얕은 접합을 저온에서 형성할 수가 있다. 또 확산원으로서 가스를 사용하고 있으므로 그 온도, 유량을 조절함으로써, 불순물 농도를 제어할 수가 있다. 또, 순간 가열, 순간 냉각을 행하는 급준한 불순물 경우 프로필을 형성할 수가 있다. 또, 대기압의 수소 분위기를 사용하는 경우, 불순물 원자의 반도체 단결정 기판에의 흡착이 촉진된다. 또 기판상에 확산원의 가스가 균일하게 분포한다. 또, 단결정 표면에 불순물을 포함하는 유리층, 또는 불순물층이 형성되지 않으므로, 확산층의 표면농도를 저농도로부터 고농도까지 광범위하게 변화시킬 수가 있다.

Claims (16)

  1. 제1도전형의 불순물을 반도체재료 내로 확산시켜 확산층을 형성하는 불순물확산방법에 있어서, 환원성가스를 함유하는 분위기가스에 의하여 반도체재료의 표면에서 자연산화물막을 제거하는 단계와; 상기 분위기가스를 상기 반도채재료의 표면으로 통과시키면서 불순물 및 수소를 함유하는 혼합물을 포함하는 불순물가스를 또한 상기 반도체재료의 표면으로 통과시키는 단계를 포함하여 이루어져서, 상기 확산층의 상기 불순물원자농도가 상기 불순물가스의 유량 및 불순물농도에 의해 제어되도록, 상기 불순물가스의 상기 유량 또는 불순물농도가 설정되어 있는 기상으로부터 직접 상기 반도체재료의 표면으로 불순물을 확산시키는 것을 특징으로 하는 불순물확산방법.
  2. 제1항에 있어서, 상기 환원성가스는 SiO2를 SiO로 변환하는 기능을 갖는 가스인 것을 특징으로 하는 불순물확산방법.
  3. 제1항에 있어서, 상기 환원성가스는 수소가스인 것을 특징으로 하는 불순물확산방법.
  4. 제1항에 있어서, 상기 확산층의 상기 표면원자농도는 상기 반도체재료 내로의 상기 불순물의 고용도 보다 낮은 것을 특징으로 하는 불순물확산방법.
  5. 제1항에 있어서, 상기 자연산화물막이 상기 반도체재료의 상기 표면에서 제거된 후, 가열함으로써 상기 불순물이 확산되는 것을 특징으로 하는 불순물확산방법.
  6. 제1항에 있어서, 상기 불순물가스를 상기 반도체재료의 상기 표면으로 통과시키면서, 상기 불순물의 확산 및 상기 확산된 불순물의 활성화가 동시에 행해지는 것을 특징으로 하는 불순물확산방법.
  7. 제1항에 있어서, 상기 불순물의 얕은 확산층을 상기 반도체재료의 상기 표면상에 미리 형성함 없이, 상기 불순물이 상기 반도체재료의 상기 표면상으로 기상으로부터 직접 확산되는 것을 특징으로 하는 불순물확산방법.
  8. 제1항에 있어서, 상기 불순물확산은 바이폴라 트랜지스터의 베이스영역 또는 에미터 영역의 형성으로 유도되는 것을 특징으로 하는 불순물확산방법.
  9. 제1항에 있어서, 상기 불순물가스는 B2H6또는 PH3인 것을 특징으로 하는 불순물확산방법.
  10. 제1항에 있어서, 상기 환원성가스에 대한 상기 불순물가스의 유량비는 1×10-4이하인 것을 특징으로 하는 불순물확산방법.
  11. 제1항에 있어서, 상기 반도체재료는 반도체 단결정기판인 것을 특징으로 하는 불순물확산방법.
  12. 제1항에 있어서, 상기 반도체재료는 반도체기판상에 형성된 실리콘층인 것을 특징으로 하는 불순물확산방법.
  13. 제1항에 있어서, 상기 반도체재료는 반도체기판상에 형성된 에피택셜층인 것을 특징으로 하는 불순물확산방법.
  14. 제1항에 있어서, 상기 불순물가스는 III족 또는 V족 불순물원소 및 수소의 혼합물을 포함하는 가스인 것을 특징으로 하는 불순물확산방법.
  15. 제1항에 있어서, 상기 불순물가스는 붕소, 인, 비소 및 안티몬으로 구성된 그룹으로부터 선택된 불순물원소 및 수소를 포함하는 혼합물을 포함하는 것을 특징으로 하는 불순물확산방법.
  16. 제1항에 있어서, 상기 불순물가스는 B2H6, PH3, AsH3및 SbH3로 구성된 그룹으로부터 선택된 혼합물을 포함하는 것을 특징으로 하는 불순물확산방법.
KR1019910022275A 1990-12-20 1991-12-06 불순물확산방법 KR100244121B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP90-404153 1990-12-20
JP02404153A JP3079575B2 (ja) 1990-12-20 1990-12-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR920013623A KR920013623A (ko) 1992-07-29
KR100244121B1 true KR100244121B1 (ko) 2000-02-01

Family

ID=18513845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910022275A KR100244121B1 (ko) 1990-12-20 1991-12-06 불순물확산방법

Country Status (3)

Country Link
US (1) US5387545A (ko)
JP (1) JP3079575B2 (ko)
KR (1) KR100244121B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2920546B2 (ja) * 1989-12-06 1999-07-19 セイコーインスツルメンツ株式会社 同極ゲートｍｉｓトランジスタの製造方法
JPH07176627A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体装置の製造方法
US5599735A (en) * 1994-08-01 1997-02-04 Texas Instruments Incorporated Method for doped shallow junction formation using direct gas-phase doping
US5641707A (en) * 1994-10-31 1997-06-24 Texas Instruments Incorporated Direct gas-phase doping of semiconductor wafers using an organic dopant source of phosphorus
US5882991A (en) * 1996-09-20 1999-03-16 Texas Instruments Incorporated Approaches for shallow junction formation
US6124175A (en) * 1997-12-18 2000-09-26 Advanced Micro Devices Inc. Rapid thermal anneal with a gaseous dopant species
JPH11204508A (ja) * 1998-01-09 1999-07-30 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
FR2803091B1 (fr) * 1999-12-22 2002-03-08 St Microelectronics Sa Procede de dopage de la base extrinseque d'un transistor bipolaire
US6921708B1 (en) 2000-04-13 2005-07-26 Micron Technology, Inc. Integrated circuits having low resistivity contacts and the formation thereof using an in situ plasma doping and clean
US6887765B2 (en) * 2000-12-19 2005-05-03 Texas Instruments Incorporated Method for manufacturing a bipolar junction transistor
JP2004111776A (ja) 2002-09-20 2004-04-08 Matsushita Electric Ind Co Ltd 不純物導入方法、装置および素子
DE102006012857A1 (de) * 2006-03-21 2007-09-27 Robert Bosch Gmbh Verfahren zur Herstellung einer Halbleiterstruktur und entsprechende Halbleiterstruktur
CN102544238B (zh) * 2012-03-06 2014-05-07 英利能源（中国）有限公司 一种多晶硅硅片多重扩散的制造方法
CN102586884B (zh) * 2012-03-06 2015-09-09 英利能源（中国）有限公司 一种多晶硅硅片两次扩散的制造方法
JP6076615B2 (ja) * 2012-04-27 2017-02-08 東京エレクトロン株式会社 不純物拡散方法、基板処理装置及び半導体装置の製造方法
KR102162106B1 (ko) * 2018-03-15 2020-10-06 닛테츠 닛신 세이코 가부시키가이샤 열교환기의 제조 방법
CN111915447B (zh) * 2020-07-14 2022-06-28 山东科技大学 一种天然气扩散散失率定量评价方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110748A (ja) * 1986-10-29 1988-05-16 Fuji Electric Co Ltd 半導体装置の製造方法
JPS63166219A (ja) * 1986-12-26 1988-07-09 Toshiba Corp 半導体装置の製造方法
JPH02121334A (ja) * 1988-10-31 1990-05-09 Komatsu Ltd ヘテロ接合バイポーラトランジスタおよびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1521303B2 (de) * 1964-04-14 1972-11-02 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum schuetzen von oberflaechen bei unter schutzgas ablaufenden bearbeitungsprozessen
GB1285686A (en) * 1969-09-12 1972-08-16 Hitachi Ltd A method of doping a gas-phase semiconductor layer
US3681154A (en) * 1970-05-11 1972-08-01 Motorola Inc Method of diffusing impurities into selected areas of a semiconductor
JPS524781A (en) * 1975-06-30 1977-01-14 Hitachi Ltd Semiconductor doping control method
JPS5939898B2 (ja) * 1978-09-26 1984-09-27 三菱電機株式会社 半導体装置の製造方法
JPS603771B2 (ja) * 1979-01-17 1985-01-30 東洋電機製造株式会社 ガリウム拡散法
JPS58207641A (ja) * 1982-05-28 1983-12-03 Nec Corp 半導体装置用基板
CA1203921A (en) * 1984-05-18 1986-04-29 Laszlo Szolgyemy Diffusion method to produce semiconductor devices
US5089441A (en) * 1990-04-16 1992-02-18 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63110748A (ja) * 1986-10-29 1988-05-16 Fuji Electric Co Ltd 半導体装置の製造方法
JPS63166219A (ja) * 1986-12-26 1988-07-09 Toshiba Corp 半導体装置の製造方法
JPH02121334A (ja) * 1988-10-31 1990-05-09 Komatsu Ltd ヘテロ接合バイポーラトランジスタおよびその製造方法

Also Published As

Publication number Publication date
JP3079575B2 (ja) 2000-08-21
JPH04219927A (ja) 1992-08-11
KR920013623A (ko) 1992-07-29
US5387545A (en) 1995-02-07

Similar Documents

Publication Publication Date Title
KR100244121B1 (ko) 불순물확산방법
EP0090940B1 (en) Method of forming emitter and intrinsic base regions of a bipolar transistor
US5308788A (en) Temperature controlled process for the epitaxial growth of a film of material
JP4117914B2 (ja) 半導体層中のドーパント拡散制御プロセス及びそれにより形成された半導体層
US4505759A (en) Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US6090690A (en) Direct gas-phase doping of semiconductor wafers using an organic dopant source
US5489550A (en) Gas-phase doping method using germanium-containing additive
KR920008033B1 (ko) 실리콘 기판과 금속층 사이의 실리콘 카바이드 장벽층
US5366922A (en) Method for producing CMOS transistor
JPH0744189B2 (ja) インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ
JPH08500938A (ja) 放射加熱された冷壁リアクタにおける減圧下での半導体材料の気相ドーピング
CA2031253A1 (en) Method of producing bipolar transistor
Hsieh et al. Silicon homoepitaxy by rapid thermal processing chemical vapor deposition (RTPCVD)—A review
US5256162A (en) Apparatus for forming shallow electrical junctions
Kiyota et al. Ultra-thin-base Si bipolar transistor using rapid vapor-phase direct doping (RVD)
US6555451B1 (en) Method for making shallow diffusion junctions in semiconductors using elemental doping
US5180684A (en) Semiconductor growth process
US3765960A (en) Method for minimizing autodoping in epitaxial deposition
US5920795A (en) Method for manufacturing semiconductor device
King et al. Electrical characterization of in-situ epitaxially grown Si pn junctions fabricated using limited reaction processing
JPH02116700A (ja) エピタキシャル膜成長方法
Donahue et al. Low Temperature Silicon Epitaxy Deposited by Very Low Pressure Chemical Vapor Deposition: II. Autodoping
Mieno et al. Low-temperature epitaxy using Si 2 H 6
Kiyota et al. Shallow p-type layers in Si by rapid vapor-phase doping for high-speed bipolar and MOS applications
Burger et al. Electrical characterization of epitaxial silicon deposited at low temperatures by plasma-enhanced chemical vapor deposition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051110

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee