JPH02112230A - ポリシリコン電極膜の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、ポリシリコン電極膜の製法に関し、ことに
ＤＲＡＭ、　ＳＲＡＭ、Ｅ２Ｐｌ？ＯＭ、ＥＰＲＯＭ等
超ＬＳＩのゲートアレイ、バイポーラ等に用いられる。

（ロ）従来の技術 従来、超ＬＳＩのソリコンプロセスにおいてポリシリコ
ン膜がゲート電極などによく用いられている。

前記ゲート電極の製造は、例えば第６図に示すようにま
ずノリコン基板１１　（Ｐ（＋００）、比抵抗１０Ω・
０１１１前後）の表面にＳ　＋　Ｏ、絶縁膜１２（膜厚
１００人）を形成し、この上に通常減圧（Ｌｌ））ＣＶ
Ｄによってポリシリコン膜１３（膜厚３０００人。

比抵抗は１０８Ω・ｃｌｌと非常に大きい）を成長させ
、このポリシリコン膜Ｉ３を８５０〜９００℃の加熱下
て、例えばＰＯＣｌｈをドーピング材に用いてドーピン
グを行って導電性ポリシリコン１３ａ（比抵抗１Ｏ−３
程度、膜厚３０００人でシート抵抗５０Ω／口程度）に
転換し、次に第８図に示すように、前記導電性ポリシリ
コン１３ａの上にノリコン絶縁膜１５（耐電圧強化用、
膜厚２００人のドーピングしない５ｉＯｘ）を成長させ
、所望のパターンにエツチングして第５図に示すように
ポリノリコン電極を形成して行われる。

（ハ）発明が解決しようとする課題 前記従来の製法は、ポリノリコン膜を８５０℃以上に加
熱して熱処理を行う際にポリソリコンのグレイン（結晶
粒）が成長し、グレインが成長しｆニポリシリコン膜」
二に形成した絶縁膜は耐電圧か著しく低下するのてこの
対策としてこの絶縁膜のｊ７さを増して対処している。

しかし、ポリノリコン上の絶縁膜厚を上げろことにより
、後の工程のＩＩＰＳＧフロー後ポリノリコン膜−にの
コンタクト膜厚が増大し、このためコンタクトのエッヂ
ツク時間が長くなり、エッヂツクのバラツキが増大し、
更に眉間絶縁膜形成前の下地段差が大きくなりＢＰＳＧ
フロー後コンタク）・膜厚か下地の場所（基板上、ポリ
ノリコン膜」二なと）によって大きく異なりコンタクト
エツチングの最適化を図ることが困難という問題があっ
た。

この発明は、前記問題を解決するためになされたもので
あり、ポリノリコンのグレインの発生を抑えて導電性ポ
リノリコン膜」二に形成する絶縁膜の耐電圧を向上し、
耐電圧の向」二によって絶縁膜の厚さを下げてコンタク
トのエッヂツクの精度を向」ニし、かつ作業効率の高い
ポリノリコン電極膜の製法を提供しようとするものであ
る。

（ニ）課題を解決するための手段 この発明によれば、ノリコン基板」二に絶縁Ｉｌｌ′：
！、を介してポリシリコン膜を形成し、この−にに１・
−ピングされた酸化シリコン膜を形成し、次いて熱処理
によって前記ドーピングされた酸化ノリコノ脱中の不純
物を前記ポリノリコン膜へ拡散させて前記ポリノリコン
膜を導電性ポリノリコン膜に転換することを特徴とする
ポリノリコン電極膜の製法が提供される。

この発明の構成を図を用いて説明する。

まず、第２図において、シリコン基板Ｉの」二に絶縁膜
２を介してポリノリコン膜３を形成する。

このシリコン基板１は、通常比抵抗か８〜２５Ω・ｃｍ
の単結晶シリコンを用いることができる。この絶縁膜２
は、例えば５ｉＯ７を用いることかてき、例えば、熱酸
化法、ＣＶＤ法によって前記ノリコン基板ｌの表面に形
成して用いることかできろ。

このポリシリコン膜３は通常減圧ＣＶ　Ｉ）法によって
成長することかでき、比抵抗は１０’Ω・Ｃｍと大きく
、膜厚は１５００〜３０００人か適している。

次に、第３図に示すように、前記ポリノリコノ膜３の」
二にドーピングされたＳ　ｉ　Ｏ７膜４が形成される。

この１・−ピンクされたＳ　ｉ　Ｏ、Ｈ４は、例えはＰ
　Ｓ　Ｇ　、　ＢＰＳＧ、　Ａｓ５Ｇ、　Ｂ　Ｓ　Ｇ等
を用いることかでき、通常常圧ＣＶ　Ｄ又はＬｉ１ＣＶ
Ｄによって１０００〜２０００への膜厚に形成すること
かてきる。

この後に熱処理を行い、第４図に示すように、前記ポリ
シリコン膜３を導電性ポリノリコン膜３ａに転換するこ
とができる。前記熱処理は、通常不活性ガス雰囲気中電
気炉、電子ビーム、ランプ等を用いて、８５０℃−９０
０°Ｃで行うことができる。

前記導電性ポリノリコン膜３ａは前記熱処理によって前
記ドーピングされた５ｉｎ２膜４からポリノリコン３へ
不純物が拡散して形成され、比抵抗か】０−３Ω・ｃｍ
程度であり、その製造過程においてドーピングさ２また
５１０２膜からストレスを受はポリノリコノの熱による
グレインの成長を抑制されるのでグレインか少ない。

通常、次に第１図に示すように、所望のパターンにエッ
ヂツクし、この上に絶縁膜５を形成してポリノリコン電
極膜を作製することができる。前記エッヂツクは、通常
フｔ　ｌ−リソグラフィ工程でパターニックを行って通
常の方法を用いて行うことができる。前記絶縁膜５は、
通常１・−ピンクされないＳ　ｉ　Ｏ２を５００〜１０
０ＯＡの膜厚に形成オろことができる。

（ホ）作用 ポリノリコン膜の上に形成したドーピングしたＳｉＯ２
膜からポリシリコン膜へ熱処理により不純物か拡散し、
ポリシリコン膜は導電性ポリノリコン膜に転換される。

この工程でポリノリコン膜はドーピングしたＳｉＯ３膜
からス）・レスを受１１グレインの成長が抑制されるた
めグレインの少ないポリノリコン電極膜が形成され、こ
のポリノリコン電極膜の上部に形成さメコ２る絶縁膜の
耐電圧低下か防止される。

（へ）実施例 Ｐ　（＋００）面のノリコン単結晶基板（比抵抗１０Ω
・ｃｍ）上にトライ酸化法によ１月００人の８１０゜絶
縁膜を形成し、この上に低圧ＣＶＤ法を用ｔ）、６２０
℃で３０００人のポリノリコン膜を形成した。

次に、前記ポリノリコン膜の上に常圧ＣＶＤ法によって
１０００人のドーピングされた５ｉ０２膜（ＰＳＣ）を
形成した。

次に、前記ポリノリコン膜上に）・−ピングされたＳ１
０．膜を有する拮板を電気炉に入れ、Ｎ、雰囲気中９０
０°Ｃに３０分間熱処理を行い前記ポリノリコン膜を導
電性ポリノリコン膜に転換した。

次に、フＡトリソゲラフイエ程てエツチングを行い、こ
の上に常圧ＣＸＩＤ法により、１０００．ｊｌＳｉＯ２
絶縁膜を形成しポリノリコン電極膜を形成した。得られ
たポリシリコン電極膜の上部を形成する絶縁膜１ま、前
記従来の絶縁膜に比べ大１月こ薄く、しかも、耐電圧が
高いことか確認された。

（ト）発明の効果 この発明によれば、導電性ポリノリコン膜上に形成する
絶縁膜の耐電圧を向上することかでき、耐電圧の向」二
によって絶縁膜の厚さを下げてコンタク）・のエソヂン
グ精度を向」二でき、かつポリシリコン電極の製造効率
を高めることができるポリノリコン電極膜の製法を提供
することかできる。

【図面の簡単な説明】

第１図は、この発明の実施例で作製したポリノリコン電
極膜の説明図、第２図〜第４図はこの発明の実施例で作
製したポリノリコン電極膜の製Ｊ、Ｗ工程の説明図、第
５図（Ｊ、従来のポリノリコン電極膜の説明図、第６図
〜第８図は、従来のポリシリコン電極膜の製造工程説明
図である。 　　　ＩＩ ３ａ　　　１３ａ 　　　４ａ ノリコン基板、 ポリノリコン膜、 ・・導電性ポリシリコン膜、 ドーピングされたＳ　＋　Ｏ、。 絶縁膜、

Claims (1)

【特許請求の範囲】
1. １、シリコン基板上に絶縁膜を介してポリシリコン膜を
   形成し、この上にドーピングされた酸化シリコン膜を形
   成し、次いで熱処理によって前記ドーピングされた酸化
   シリコン膜中の不純物を前記ポリシリコン膜へ拡散させ
   て前記ポリシリコン膜を導電性ポリシリコン膜に転換す
   ることを特徴とするポリシリコン電極膜の製法。