JPH11317529A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH11317529A
JPH11317529A JP3515699A JP3515699A JPH11317529A JP H11317529 A JPH11317529 A JP H11317529A JP 3515699 A JP3515699 A JP 3515699A JP 3515699 A JP3515699 A JP 3515699A JP H11317529 A JPH11317529 A JP H11317529A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor layer
layer
film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3515699A
Other languages
English (en)
Inventor
Shinichi Shimomaki
伸一 下牧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP3515699A priority Critical patent/JPH11317529A/ja
Publication of JPH11317529A publication Critical patent/JPH11317529A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 (修正有) 【課題】 薄膜トランジスタの半導体層をポリSi化し
て高速動作を可能にし、ゲート絶縁膜の絶縁耐圧を確保
できる方法を提供する。 【解決手段】 絶縁性基板1上にi型非晶質Siからな
る半導体層2を堆積し、その上にオーミック接続層3と
なるn型a・Siを堆積させる。オーミック接続層をソ
ース・ドレイン領域の形状にパターニングした後、酸化
物の下層ゲート絶縁膜4を約1500Åの厚さに堆積さ
せる。この絶縁膜上にレーザ照射して半導体層2を14
00℃以上に加熱後、徐冷してaSi半導体層を再結晶
化させポリSi層に変えることができ、その結果TFT
の高速動作が可能になる。次に下層ゲート絶縁膜4上に
耐圧保持用絶縁膜6を前と同程度厚さに堆積させ、耐圧
保持用絶縁膜6上にゲート電極10を形成して積層膜と
することにより、ゲート絶縁膜の絶縁耐圧は従来の値を
確保できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は薄膜トランジスタの
製造方法に関するものである。
【0002】
【従来の技術】薄膜トランジスタは、ガラス等からなる
絶縁性基板の上に形成されており、例えばコプラナー型
の薄膜トランジスタは、前記基坂上にシリコンからなる
半導体層を形成し、この半導体層の両側部の上にソー
ス,ドレイン電極を形成するとともに、前記半導体層の
上にゲート絶縁膜を介してゲート電極を形成した構成と
なっている。
【0003】ところで、前記薄膜トランジスタにおいて
は、半導体層の電子の移動度および半導体層とゲート絶
縁膜との界面の良否がトランジスタの特性に影響する。
このため、前記薄膜トランジスタでは、前記半導体層を
多結晶シリコン(ポリシリコン)により形成することに
よって電子の移動度を大きくしてトランジスタ特性を向
上させることができる。
【0004】このように半導体層をポリシリコンにより
形成した薄膜トランジスタは、従来、半導体層をアモル
ファス・シリコンにより形成した後、この半導体層を加
熱処理してポリシリコン化することにより製造されてい
る。この半導体層を熱処理する方法としては、半導体層
を形成した基板全体を加熱する方法と、半導体層にレー
ザを照射して半導体層の表面を加熱するレーザアニール
方法とがあるが、基板全体を加熱する方法では基板とし
て石英ガラス等の高価な高耐熱性基板を使用しなければ
ならないから、最近では主にレーザアニールによる熱処
理法が採用されている。このレーザアニールによれば、
加熱時間は極めて短くてすむため、基仮に熱的な影響を
及ぼすことはなく、したがって基板として、高い耐熱性
を要求されない安価な基板を使用することができる。
【0005】
【発明が解決しようとする課題】しかしながら、前記従
来の製造方法では、基板上に形成した半導体層をレーザ
照射により熱処理したときに半導体表面が荒れてしまう
ため、半導体層上にゲート絶縁膜を形成した後、このゲ
ート絶縁膜上からレーザ照射して半導体層を加熱処理す
る方法が知られている。この場合、ゲート絶縁膜はゲー
ト電圧に対する絶縁耐圧を有する必要があるため、少な
くとも3000Å程度の膜厚が必要である。
【0006】このゲート絶縁膜を通してレーザ照射した
場合、ゲート絶縁膜によるレーザのエネルギーの吸収が
大きいために、アモルファス・シリコンによる半導体層
を十分に加熱してポリシリコン化することが行えない、
という問題があった。
【0007】本発明はこのような実情にかんがみてなさ
れたものであって、その目的とするところは、ゲート絶
縁膜の絶縁耐圧は従来通りに有したうえで、アモルファ
ス・シリコンによって形成した半導体層を十分にポリシ
リコン化することによって薄膜トランジスタの特性を向
上させることができる薄膜トランジスタの製造方法を提
供することにある。
【0008】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、絶縁性基板の上にアモルファス・シリ
コンからなる半導体層を形成し、この半導体層の上に酸
化絶縁物からなる下層のゲート絶縁膜を形成した後、こ
のゲート絶縁膜の上方からレーザを照射して、前記アモ
ルファス・シリコンからなる半導体層をポリシリコンに
変え、この後、前記下層ゲート絶縁膜の上に耐圧保持用
絶縁膜を形成し、該耐圧保持用絶縁膜の上にゲート電極
を形成することを特徴とするものである。
【0009】すなわち、本発明の薄膜トランジスタの製
造方法は、アモルファス・シリコンからなる半導体層の
上に下層の薄いゲート絶縁膜を形成した後に、レーザ照
射による加熱により、アモルファス・シリコンからなる
半導体層をポリシリコンに変えた後、前記下層ゲート絶
縁膜の上に耐圧保持用絶縁膜を形成することによってゲ
ート絶縁膜を構成するようにしたものであり、この製造
方法によれば、ゲート絶縁膜の絶縁耐圧は従来通りに有
し、且つ、レーザー照射によって半導体層を十分にポリ
シリコン化できることによって高速動作の可能な薄膜ト
ランジスタを得ることができる。
【0010】
【発明の実施の形態】以下、本発明の一実施例を、コプ
ラナー型薄膜トランジスタの製造を例にとって図1〜図
7の製造工程図を参照し説明する。
【0011】まず、図1に示すように、ガラス等からな
る絶縁性基板1の上に、i型アモルファス・シリコン
(i−a−Si)からなる半導体層2を1000Åの厚
さに堆積させ、その上に燐(P)等のn型不純物をドー
プしたn型アモルファス・シリコン(n+−a一Si)
からなるオーミックコンタクト層3を500Åの厚さに
堆積させる。なお、この半導体層2とオーミックコンタ
クト層3は、プラズマCVD法により連続して堆積させ
る。
【0012】次に、図2に示すように、前記オーミック
コンタクト層3をフォトリソグラフィ法によりソース領
域およびドレイン領域の形状にパターニングし、この後
洗浄処理を行なって半導体層2およびオーミックコンタ
クト層3の上の不純物等を除去する。なお、ここまでの
工程は従来の製造工程と同じである。
【0013】次に、図3に示すように、前記半導体層2
およぴオーミックコンタクト層3の上に、酸化絶縁物例
えば酸化タンタル(Ta0x)からなる下層のゲート絶
縁膜4をスパッタリング法により薄く、1500Åの厚
さに堆積させる。
【0014】次に、図4に示すように、前記下層ゲート
絶縁膜4の上方からXeCIエキシマレーザAを照射す
る。このように下層ゲート絶縁膜4の上方からレーザA
を照射すると、下層ゲート絶縁膜4は薄いためレーザの
エネルギーが下層ゲート絶縁膜4に吸収されて減衰する
ことは少なく、そのため、半導体層2がレーザ光を吸収
して1400℃以上の高温に温度に加熱される。このと
き、オーミックコンタクト層3もレーザ光を吸収して加
熱される。このレーザ照射後に徐冷すると、アモルファ
ス・シリコンで形成されている半導体層2とオーミック
コンタクト層3とがいずれもポリシリコン(poly−
Si)になる。また、このとき、この半導体層2と下層
ゲート絶縁膜4との界面に、半導体層2のシリコンとゲ
ート絶縁膜中の酸素との反応によってシリコン酸化膜5
が生成されることがある。したがって最終的に製造され
る薄膜トランジスタは、半導体層がポリシリコンによっ
て構成されることにより、アモルファス・シリコンで半
導体層を構成している薄膜トランジスタに比べてはるか
に動作速度の高いトランジスタとなる。
【0015】次に、図5に示すように、前記下層ゲート
絶縁膜4の上に窒化シリコン(Si3N4)からなる耐
圧保持用絶縁膜6をプラズマCVD法により1500Å
の厚さに堆積させる。この下層ゲート絶縁膜4上に耐圧
保持用絶縁膜6を形成した積層絶縁膜を薄膜トランジス
タのゲート絶縁膜として用いることにより必要なゲート
絶縁耐圧を得る。
【0016】次に、図6に示すように、前記耐圧保持用
絶縁膜6およびその下の下層ゲート絶縁膜4に、フォト
リソグラフィ法によって、ソース領域およびドレイン領
域の形状にパターニングされているオーミックコンタク
ト層3に達するコンタクト孔7を形成する。なお、この
コンタクト孔7は、前記オーミックコンタクト層3の表
面のシリコン酸化膜5にも形成して、このオーミックコ
ンタクト層3の非酸化層を露出させる。
【0017】次に、図7に示すように、前記耐圧保持用
絶縁膜6の上、および前記コンタクト孔7内にアルミニ
ウム(Al)等の金属膜をスパッタリング法により30
00Åの厚さに堆積させ、コンタクト孔7内に堆積した
金属膜によりソース電極8およびドレイン電極9を形成
するとともに、耐圧保持用絶縁膜6の上の金属膜をフオ
トリソグラフィ法によりパターニングして、ソース,ド
レイン電極8,9のライン部8a,9aと、ゲート電極
10およびそのライン部(図示せず)を形成して、薄膜
トランジスタを完成する。
【0018】すなわち、この実施例の薄膜トランジスタ
の製造方法は、基坂1上に形成したアモルファス・シリ
コンよりなる半導体層2の上に酸化タンタルからなる薄
い下層ゲート絶縁膜4を形成し、この後レーザ照射する
ことによりアモルファス・シリコンにより形成されてい
た半導体層をポリシリコンによりなる半導体層に変える
と共に、ゲート絶縁膜を下層ゲート絶縁膜4と耐圧保持
用絶縁膜6との積層膜により構成するようにしたもので
ある。したがって、この製造方法によれば、ゲート絶縁
膜の耐圧は従来通りに有したうえで、高速動作の可能
な、良好な特性の薄膜トランジスタを得ることができ
る。
【0019】なお、前記実施例では、ゲート絶縁膜4お
よびその上の耐圧保持用絶縁膜6とオーミックコンタク
ト層3の表面のシリコン酸化膜5にコンタクト孔7を設
けてこの内にコンタクト孔7内にソース,ドレイン電極
8,9を形成しているが、このソース,ドレイン電極
8,9は、ゲート絶縁膜4の堆積前にオーミックコンタ
クト層3の上に形成しておいてもよい。
【0020】また、前記実施例では、ゲート絶縁膜4を
酸化タンタルで形成しているが、このゲート絶縁膜4
は、酸素を含む酸化絶縁物であれば、酸化タンタル以外
の酸化金属または酸化シリコン(Si02)等で形成し
てもよい。
【0021】なお、本発明は、コプラナー型薄膜トラン
ジスタに限らず、半導体層の下にオーミックコンタクト
層を介してソース,ドレイン電極を形成し、別記半導体
層の上にゲート絶縁膜を介してゲート電極を形成したス
タガー型薄膜トランジスタの製造にも適用できるもので
ある。
【0022】
【発明の効果】本発明の薄膜トランジスタの製造方法
は、絶縁性基板の上にアモルファス・シリコンからなる
半導体層を形成しこの半導体層の上に酸化絶縁物からな
る下層ゲート絶縁膿を形成した後、このゲート絶縁膜の
上方からレーザを照射して前記半導体層を十分加熱する
ことにより、前記半導体層をポリシリコン化すると共
に、前記下層ゲート絶縁膿上に耐圧保持用絶縁膜を形成
してゲート絶縁膜とすることにより、ゲート絶縁膜の絶
縁耐圧は従来通りに有したうえで、高速動作の可能な良
好な特性の薄膜トランジスタを得ることができる。
【図面の簡単な説明】
【図1】本願発明における薄膜トランジスタの製造工程
において、絶縁性基板1の上に半導体層2およびオーミ
ックコンタクト層3を形成したときの断面図である。
【図2】本願発明における薄膜トランジスタの製造工程
において、オーミックコンタクト層3をソース・ドレイ
ン領域の形状にパターニングしたときの断面図である。
【図3】本願発明における薄膜トランジスタの製造工程
において、半導体層2およびオーミックコンタクト層3
の上に下層ゲート絶縁膜4を形状にパターニングしたと
きの断面図である。
【図4】本願発明における薄膜トランジスタの製造工程
において、下層ゲート絶縁膜4の上方からレーザAを照
射したときの断面図である。
【図5】本願発明における薄膜トランジスタの製造工程
において、下層ゲート絶縁膜4の上に耐圧保持用絶縁膜
6を形成したときの断面図である。
【図6】本願発明における薄膜トランジスタの製造工程
において、耐圧保持用絶縁膜6および下層ゲート絶縁膜
4にコンタクト孔7を形成したときの断面図である。
【図7】本願発明における薄膜トランジスタの製造工程
において、耐圧保持用絶縁膜6およびコンタクト孔7に
ソース電極8,ドレイン電極9およびゲート電極10を
形成したときの断面図である。
【符号の説明】
1 基板 2 半導体層 3 オーミックコンタクト層 4 下層ゲート絶縁膜 5 シリコン酸化膜 6 耐圧保持用絶縁膜 7 コンタクト孔 8 ソース電極 9 ドレイン電極 10 ゲート電極

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板の上にアモルファス・シリコ
    ンからなる半導体層を形成し、この半導体層の上に酸化
    絶縁物からなる下層のゲート絶縁膜を形成した後、この
    ゲート絶縁膜の上方からレーザを照射して、前記アモル
    ファス・シリコンからなる半導体層をポリシリコンに変
    え、この後、前記下層ゲート絶縁膜の上に耐圧保持用絶
    縁膜を形成し、該耐圧保持用絶縁膜の上にゲート電極を
    形成することを特徴とする薄膜トランジスタの製造方
    法。
JP3515699A 1999-02-15 1999-02-15 薄膜トランジスタの製造方法 Pending JPH11317529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3515699A JPH11317529A (ja) 1999-02-15 1999-02-15 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3515699A JPH11317529A (ja) 1999-02-15 1999-02-15 薄膜トランジスタの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15984890A Division JP2939819B2 (ja) 1990-06-20 1990-06-20 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH11317529A true JPH11317529A (ja) 1999-11-16

Family

ID=12434036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3515699A Pending JPH11317529A (ja) 1999-02-15 1999-02-15 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPH11317529A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763913B1 (ko) 2006-04-27 2007-10-05 삼성전자주식회사 박막 트랜지스터의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763913B1 (ko) 2006-04-27 2007-10-05 삼성전자주식회사 박막 트랜지스터의 제조방법

Similar Documents

Publication Publication Date Title
JP3325992B2 (ja) 半導体装置の作製方法
JP3315191B2 (ja) 薄膜トランジスタの作製方法
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JP4856252B2 (ja) 薄膜トランジスタの製造方法
JPH10200120A (ja) 半導体装置の製造方法
JPH04223341A (ja) 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法
JP2004063845A (ja) 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置
JP2001093853A (ja) 半導体装置および半導体装置の製造方法
JPH09307116A (ja) 絶縁ゲート型電界効果半導体装置及びその製造方法
JPH11317529A (ja) 薄膜トランジスタの製造方法
JP2939819B2 (ja) 薄膜トランジスタの製造方法
JP3925085B2 (ja) 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP4214561B2 (ja) 薄膜トランジスタの製造方法
JP2002280304A (ja) 半導体装置の製造方法
JPH06181178A (ja) 薄膜トランジスタの製造方法
JP4211085B2 (ja) 薄膜トランジスタの製造方法
JPH0794751A (ja) 半導体装置およびその作製方法
JP3493160B2 (ja) 半導体装置の作製方法
JP3031399B2 (ja) Misトランジスタの作製方法
JP3567937B2 (ja) 薄膜トランジスタの作製方法
KR100624430B1 (ko) 다결정 실리콘 제조방법
JP3602463B2 (ja) トランジスタの作製方法
JP2001237430A (ja) 酸窒化膜の形成方法および薄膜トランジスタの製造方法
WO2010024278A1 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ