JPH08306863A

JPH08306863A - キャパシタの製造方法

Info

Publication number: JPH08306863A
Application number: JP7110677A
Authority: JP
Inventors: Yasutoshi Masugi; 泰俊真杉; Masahiko Hirai; 匡彦平井
Original assignee: Asahi Chemical Industry Co Ltd
Current assignee: Asahi Chemical Industry Co Ltd
Priority date: 1995-05-09
Filing date: 1995-05-09
Publication date: 1996-11-22

Abstract

(57)【要約】【目的】シリコン熱酸化膜の酸化温度を低温化し、膜
厚の均一性に優れ、絶縁耐性の良い絶縁膜の形成方法を
提供することにより、微細化プロセスの低温化を可能に
する。【構成】基板上にキャパシタの下部電極として、不純
物濃度が１×１０²⁰〜８×１０²⁰ｃｍ^-3の範囲内にドー
プされた導電性シリコン膜を形成し、不純物を拡散した
シリコン膜表面の凹凸形状を平滑化するように、ＣＦ₄
とＯ₂の混合ガスを反応ガスとした等方性のケミカルド
ライエッチングを施した後、シリコン膜表面上に８００
〜９８０℃の酸化温度で熱酸化膜を形成し、低温による
熱酸化膜形成時に生じるシリコン膜、酸化膜およびその
界面での凹凸、不純物元素の偏析、結晶欠陥、応力等の
諸問題を防止する。【効果】熱酸化による絶縁膜形成温度を低温化するこ
とにより、プロセスのトータル熱裕度を下げることが可
能となり、拡散層の再分布の減少、およびゲート酸化膜
やトンネル酸化膜などの極めて薄い酸化膜形成後の熱処
理による酸化膜の部分的薄膜化防止に効果がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、キャパシタの製造方法
に関し、主として多結晶シリコン層を有する半導体集積
回路装置、例えばＤＲＡＭやＥＥＰＲＯＭのメモリセル
における容量素子の容量絶縁膜やＤ／Ａコンバータ等の
アナログ回路で要求される高精度の容量絶縁膜の形成方
法に関するものである。

【０００２】

【従来の技術】多結晶シリコン上の絶縁膜はＤＲＡＭ、
ＥＥＰＲＯＭ、ＣＣＤなどの半導体集積回路装置の絶縁
膜として広く使われている。これらの絶縁膜は多結晶シ
リコン層を直接熱酸化することによって得られる多結晶
シリコン酸化膜や常圧、減圧またはプラズマＣＶＤによ
って、多結晶シリコン層上にシリコン酸化膜やシリコン
ナイトライド等の誘電体膜を堆積した絶縁膜が知られて
いる。さらに、これら熱酸化膜と堆積膜を組み合わせた
ＯＮＯ膜やＯＮ膜も知られている。

【０００３】絶縁膜に要求される特性としては、特にＥ
ＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリなどのメモ
リセルにおける容量素子ではデータ保持特性等の信頼性
から絶縁膜として優れた絶縁性能が要求される。また、
Ａ／Ｄコンバータ等のアナログ回路を含むＩＣでは、デ
ジタルＩＣに比べて、配線抵抗値やキャパシタ容量値等
の電気特性が絶対的、相対的により高い精度で要求さ
れ、さらに印加電圧によるキャパシタの電気容量の変化
率が極めて小さいなどの動作能力が要求される。

【０００４】このような要求を満足する絶縁膜としては
多結晶シリコンの熱酸化膜（ＳｉＯ ₂膜）がその安定
性、プロセスの簡便性などの理由から依然として主要な
材料である。

【０００５】

【発明が解決しようとする課題】しかしながら、一般に
多結晶シリコン上の酸化膜はシリコン単結晶上の酸化膜
と比べると、高リーク電流、低耐圧であり、特性として
は充分ではない。高リーク電流、低耐圧である理由は、１）多結晶シリコンと酸化膜界面の凹凸、２）酸化膜厚の不均一、３）酸化膜へのドーパント等の不純物混入、４）多結晶シリコンの結晶粒界間応力と酸化により発生
するストレス、などが原因といわれている。

【０００６】これらの問題を解決する方法としては、多
結晶シリコン膜の形成方法、不純物拡散方法、熱酸化温
度を改善する方法がとられている。一般的には良質な多
結晶シリコン酸化膜を得るためには、酸化温度を１００
０℃以上の高温にする必要がある。これは多結晶シリコ
ン酸化膜の粘性流動を生じさせることで応力緩和を起こ
し、凹凸のエッジを滑らかにしたり、多結晶シリコン内
に存在する不純物の偏析による酸化成長速度の差を少な
くすることで酸化膜厚の均一性をあげて良質な酸化膜を
得るためである。

【０００７】しかし、半導体デバイスの微細化にともな
い、各素子の薄膜化や浅い拡散層が要求されているが、
浅い接合深さが要求される不純物拡散層では複数回の熱
履歴による再拡散が問題となっている。また、酸化温度
を高温にした場合、前工程で形成された薄いトンネル酸
化膜やゲート酸化膜が、形成後の高温熱処理により部分
的に厚膜化したり、汚染不純物が再拡散したりして膜質
の劣化が生じるという問題が生じる。

【０００８】従って、サブミクロンプロセス以降では、
微細化のため全プロセスのトータル熱裕度を下げる必要
がある。しかし、上述したように酸化温度を低温化する
と、多結晶シリコン酸化膜中に応力が発生したり、多結
晶シリコン膜と酸化膜との界面における平坦性が損なわ
れるなどの問題を生じる。

【０００９】本発明はこのような点に鑑みなされたもの
であり、酸化温度を低温化したにもかかわらず、膜厚の
均一性に優れ、かつ絶縁耐性がよく膜質の優れた絶縁膜
を形成する方法を提供することを課題とする。

【００１０】

【課題を解決するための手段】本発明者らはＩＣ用高精
度キャパシタの製造方法を開発するために下層電極膜表
面を等方性エッチングし、平坦化することによってキャ
パシタの精度が向上することを見いだした（特開平７−
５８２９０号）。さらに下層電極多結晶シリコンについ
て、その機構等を解明するために表面の微細構造や不純
物分布等について鋭意研究を重ねた結果、等方性エッチ
ングを施した後の多結晶シリコン膜を熱酸化した場合、
酸化温度の低温化に対して極めて耐性があることが判明
した。

【００１１】すなわち、本発明は、基板上にキャパシタ
の下部電極として、不純物濃度が１×１０²⁰〜８×１０
²⁰ｃｍ^-3の範囲内にドープされた導電性シリコン膜を形
成し、次いで前記シリコン膜の表面の凹凸形状を平滑化
するようなドライエッチング処理でシリコン膜表面をエ
ッチングした後、９８０℃以下の酸化温度で前記シリコ
ン膜上に熱酸化膜からなる絶縁膜を形成し、前記絶縁膜
上に上部電極を形成することを特徴とする。

【００１２】また、ドライエッチング処理をＣＦ₄とＯ
₂の混合ガスを反応ガスとした等方性のケミカルドライ
エッチングとすることを特徴とする。本発明において、
導電性シリコン膜は、プラズマＣＶＤ（ｐ−ＣＶＤ）、
低圧ＣＶＤ（ＬＰ−ＣＶＤ）等により多結晶シリコン層
を堆積した後に不純物をイオン注入または熱拡散によっ
てドーピングするか、または多結晶シリコンを堆積する
と同時にドーパントガスを添加するドープトポリシリコ
ンを用いることができる。また、６００℃以下の低温で
形成される非結晶状態のシリコン層をアニール等の熱工
程によって多結晶化してもよい。

【００１３】多結晶シリコン層中に含まれる不純物は、
例えば導電形がｎ型であればＳｂ、Ａｓ、Ｐを用いるこ
とができ、ｐ型であればＢを用いることができる。ま
た、ドライエッチング処理は、ＲＩＥやＥＣＲエッチン
グのように電界によって加速したイオンを衝突させる異
方性エッチングではなく、例えば等方性ケミカルドライ
エッチングを用いることができる。等方性ケミカルドラ
イエッチングは化学反応によって生成した電気的に中性
なラジカルを加速せずに等方的に供給し、被エッチング
材料との化学反応によって気相エッチングをするもので
ある。

【００１４】具体的には、ＣＦ₄とＯ₂を用いた気相エ
ッチングが好ましく、気相エッチングによる多結晶シリ
コン層のエッチング条件としてはＣＦ₄ガスの流量比が
５％〜５０％の範囲、Ｏ₂ガスの流量比が５０〜９５％
の混合比が好ましい。さらに、基板温度０〜３００℃の
温度でチャンバー（エッチング室）内の真空度を１．０
Ｔｏｒｒ（約１００Ｐａ）以下まで減圧した後、マイク
ロ波放電室をチャンバーから分離した構造をすることに
より、長寿命の中性ラジカルによるケミカルドライエッ
チングを行うことができ、下部電極である多結晶シリコ
ン表面を平滑化にエッチングすることが可能である。

【００１５】熱酸化による絶縁膜の形成は、例えばＯ₂
ガス１００％もしくはＯ₂ガスをＨｅ、Ａｒや窒素など
の不活性ガスで希釈した雰囲気で多結晶シリコン層を酸
化するドライ酸化や、Ｈ₂とＯ₂を燃焼させて発生した
水蒸気を酸化種としたパイロ酸化、または超純水中に不
活性ガスをバブリングして水蒸気を酸化種としたウェッ
ト酸化を用いることができる。

【００１６】本発明で形成されるキャパシタ絶縁膜の膜
厚は、プロセスの微細化、すなわちキャパシタ面積の縮
小にともない薄くなっており、５０〜５００オングスト
ロームの範囲が好適である。また、酸化温度としては８
００〜９８０℃の温度が好適である。これは９８０℃以
上の高温酸化では拡散層の再分布や熱履歴によるデバイ
スの劣化が生じることが明らかであり、さらに８００℃
まで低温化ができれば不純物の拡散速度は極めて小さく
なることからシリコン基板中の拡散層の再分布等を考慮
する必要がなくなる。実際には水蒸気を用いた酸化方法
などの酸化速度の早い条件では８００℃以下の酸化温度
でも充分効果を得ることが可能である。

【００１７】

【作用】本発明によれば、多結晶シリコン膜表面を平滑
化することによって、低温で熱酸化を形成するときに生
じる多結晶シリコン膜と熱酸化膜界面の急峻な凹凸を防
止するとともに、不純物元素の偏析や結晶の欠陥が多く
みられる多結晶シリコン膜表面をエッチングによって除
去することによって低温熱酸化時に顕在化する不純物元
素の酸化膜への混入や酸化速度の差異による酸化膜の局
所的薄膜化、さらには酸化膜内の応力の発生を防止す
る。

【００１８】従って、プロセスの微細化において、多結
晶シリコン層の熱酸化による絶縁膜形成温度を低温化す
ることにより、プロセスのトータル熱裕度を下げること
が可能となり、拡散層の再分布の減少、ゲート酸化膜や
トンネル酸化膜などの極めて薄い酸化膜形成後の熱処理
による酸化膜の部分的薄膜化防止に効果がある。

【００１９】

【実施例】以下に本発明を図面に基づいて詳細に説明す
る。図１から図７は本発明のキャパシタの製造方法の実
施例を示す図である。まず、図１に示すように結晶軸１
００、抵抗値４Ω・ｃｍ以上のｎ型Ｓｉ単結晶基板１上
に、酸素、水素ガス１：１容積の混合ガスを予め外部燃
焼装置で燃焼させ、水蒸気と酸素の混合気を酸化種とし
た水素燃焼酸化（ｐｒｏｇｅｎｉｃｏｘｉｄａｔｉｏ
ｎ）法で９５０℃の酸化温度によって膜厚約８００オン
グストロームのフィールド酸化膜２を形成する。

【００２０】さらに図２に示すように、フィールド酸化
膜２の上にキャパシタの下部電極となる多結晶シリコン
膜３を低圧ＣＶＤによって温度６２０℃、真空度５０Ｐ
ａの条件で２５００オングストローム堆積する。次い
で、多結晶シリコン膜３に導電性をもたせるために不純
物として燐をオキシ塩化燐を用いて９５０℃で拡散す
る。不純物濃度は多結晶シリコン膜の不純物濃度効果を
見るために膜中の不純物濃度が２、５、８×１０²⁰ｃｍ
^-3になるような拡散条件で抵抗値を５ｍΩ・ｃｍ以下ま
で下げる。

【００２１】次に、この導電性の多結晶シリコン膜３の
表面をケミカルドライエッチング法によってエッチング
して平滑化する。このエッチング工程を図８を参照しな
がら説明する。図８は気相エッチング装置であって、エ
ッチング室１３、石英管８、マイクロ波導波管１４から
なる。エッチングガスはエッチングガス導入口１５から
石英管８を通して導入され、マイクロ波導波管１４から
のマイクロ波によってプラズマ１６を発生させ、電気的
中性種がノズル９からエッチング室１３に導入され、真
空ポンプ１１によって排気される。

【００２２】処理すべき処理基板１０は回転する試料ス
テージ１２上に設置され、処理基板１０の表面がエッチ
ングされる。エッチングガスとしては例えばＣＦ₄を１
５０ｓｃｃｍ、Ｏ₂を３００ｓｃｃｍ導入し、マイクロ
波電力３５０Ｗ、圧力２０Ｐａの条件でプラズマを発生
させ、多結晶シリコン膜の表面をエッチングする。本実
施例では、多結晶シリコン膜の表面を約５００オングス
トローム、エッチングした。

【００２３】このエッチング前後における多結晶シリコ
ン膜の表面形状を電界放射型走査型電子顕微鏡によって
観察したところ図９、図１０に示す電子顕微鏡像結果が
得られた。図９はエッチング処理を施さない多結晶シリ
コン膜表面であり、図１０はエッチング処理を施こした
多結晶シリコン膜表面である。これらの図から上記のエ
ッチングによって多結晶シリコン表面を平均５００オン
グストロームほどエッチングされていると共に表面の凹
凸が平滑化されていることが確認された。

【００２４】次に平滑化された多結晶シリコン表面をア
ンモニア水＋過酸化水素水の水溶液によって洗浄した
後、超純水でリンス洗浄し、スピンドライヤーにて乾燥
した。次に図３に示すように、平滑化した多結晶シリコ
ン膜の表面に絶縁膜となる多結晶シリコン熱酸化膜４
を、乾燥酸化ガス２０％、希釈用不活性ガスとして乾燥
窒素ガス８０％の混合ガスを酸化種として用い、酸化温
度８００〜１０００℃の温度範囲内でそれぞれ膜厚２５
０〜３５０オングストロームの範囲内に納まるように酸
化時間を調整して熱酸化法によって形成した。

【００２５】図１１は平滑化エッチング処理を行わず熱
酸化膜を形成した多結晶シリコン膜表面の走査型電子顕
微鏡像であり、図１２は平滑化エッチング処理後に熱酸
化膜を形成した多結晶シリコン膜表面の走査型電子顕微
鏡像である。なお、表面の熱酸化膜は弗酸により除去し
ており、試料は後述する表１、表２の実施例１１、比較
例１１である。

【００２６】あらかじめ平滑化処理された多結晶シリコ
ン膜表面は、熱酸化膜形成により、粒子間の応力、粒界
部分の酸化等の原因でわずかではあるが凹凸の再発が観
察されるが、平滑化処理を行わない多結晶シリコン膜表
面と比較すると、平滑性が極めて優れていることが明ら
かである。本実施例では酸素分圧２０％、窒素分圧８０
％の分圧酸化法を用いたが酸素分圧１００％による酸化
および水蒸気を酸化種とした酸化方法でも酸化時間を調
節すれば同様な効果が得られる。

【００２７】次に図４に示すように、酸化膜形成後直ち
に多結晶シリコン酸化膜４上に上部電極となる膜厚３５
００オングストロームの多結晶シリコン膜５を、モノシ
ランガスを原料として、温度６４０℃、圧力５０Ｐａの
低圧ＣＶＤ（ＬＰ−ＣＶＤ）法によって形成したのち、
導電性をもたせるために不純物原料としてオキシ塩化燐
（ＰＯＣｌ₃）を用い、温度８７５℃で不純物である燐
を拡散させて、多結晶シリコン膜の抵抗値を５ｍΩ・ｃ
ｍ以下まで下げた。

【００２８】次いで図５に示すように、多結晶シリコン
膜５および多結晶シリコン酸化膜４をリソグラフィーに
よってパターン形成後、反応性スパッタエッチング（Ｒ
ＩＥ）によって、上部電極および絶縁膜をエッチングし
て、キャパシタを形成する。最後に表面を保護するため
に図６に示すようにシリコン酸化膜６でキャパシタ領域
を覆った後、図７に示すように電極形成用のコンタクト
ホールを開け、アルミ電極７をスパッタによって形成し
た。

【００２９】このように形成したキャパシタの性能のＩ
−Ｖ特性を評価することによってそれぞれのキャパシタ
の性能を評価した。評価方法はリーク電流特性を評価す
るためにキャパシタ絶縁膜中を１ｎＡ／ｍｍ²程度の微
小なリーク電流密度に達する電界強度値Ｅｃと、耐圧特
性を評価するために絶縁膜が絶縁破壊を起こす電界強度
値Ｅｂｄを用いた。

【００３０】その結果を表１、表２に示し、グラフ化し
たものを、図１３、図１４に示す。

【００３１】

【表１】

【００３２】

【表２】

【００３３】下部電極に表面処理を行った場合、処理を
行わなかった場合と比較すると、酸化温度が９５０℃を
下回った段階で極めて顕著にその差が現れる。絶縁破壊
電界強度Ｅｂｄで比較すると、下部電極中の不純物濃度
により差があるが、酸化温度が９５０〜１０００℃では
その差は１．０３〜１．０６倍程度であるが、９００℃
で１．１倍、８５０℃で１．６倍、８００℃では約３倍
と低温になるに従って下部電極の平滑化処理の効果が向
上する。

【００３４】また、リーク電界強度Ｅｃで比較すると、
その効果はさらに顕著に見られる。この結果、キャパシ
タ絶縁膜としての実用上の特性値を保持するための酸化
温度が平滑化処理により約２００℃の低温化が可能とな
る。図１５はキャパシタ製造時の酸化温度を１０００℃
と９００℃の２種類で行った時のＭＯＳトランジスタの
ゲート直下の不純物濃度分布をＳＩＭＳ（２次イオン質
量分析装置）を用いて測定した例である。

【００３５】キャパシタ製造工程前に形成された不純物
拡散層は、キャパシタ絶縁膜を形成する温度を１０００
℃から９００℃に下げることにより接合深さは約半分に
なり、浅い接合深さが得られることがわかる。また、図
１６は上述のＭＯＳトランジスタのリーク電流分布を計
算した結果である。キャパシタ絶縁膜を高温で形成する
ことによりリーク電流が増加し、特性が劣化することが
わかる。

【００３６】次に、本発明の他の実施例の製造方法につ
いて説明する。上述の図１から図７に示すように、まず
結晶軸１００、抵抗値４Ω・ｃｍ以上のｎ型Ｓｉ単結晶
基板１上に熱酸化によって膜厚約８００オングストロー
ムのフィールド酸化膜２を形成し、さらにこの上に下部
電極となる多結晶シリコン膜３を低圧ＣＶＤによって温
度５８０℃、真空度５０Ｐａの条件で２５００オングス
トローム堆積する。

【００３７】この時モノシランガスと不純物元素である
燐を含むフォスフィンガスＰＨ₃を同時に供給するドー
プトポリシリコンを用いた。次いで、多結晶シリコン膜
３中の不純物の燐の活性化率を上げ抵抗値を下げるため
に窒素ガス雰囲気のアニール炉内にて９５０℃、３０分
間アニールする。これにより多結晶シリコン膜３の抵抗
率を１０ｍΩ・ｃｍ以下に下げた。

【００３８】次にこの多結晶シリコン膜３の表面を上述
のようなケミカルドライエッチング法によってエッチン
グし、平滑化する。次に平滑化された多結晶シリコン表
面をアンモニア水＋過酸化水素水の水溶液によって洗浄
した後、超純水でリンス洗浄し、スピンドライヤーにて
乾燥した。次に図３に示すように、平滑化した多結晶シ
リコン膜の表面に絶縁膜となる多結晶シリコン熱酸化膜
４を膜厚２５０〜３５０オングストロームの範囲内に納
まるように酸化時間を調整して熱酸化法によって形成し
た。

【００３９】なお、酸化温度の効果を見るために表３に
示す酸化温度で下部電極の酸化を行った。

【００４０】

【表３】

【００４１】次に図４に示すように、酸化膜形成後直ち
に多結晶シリコン酸化膜４上に上部電極となる膜厚３５
００オングストロームの多結晶シリコン膜５をＬＰ−Ｃ
ＶＤ法によって形成したのち、導電性をもたせるために
不純物として燐を拡散させて、その多結晶シリコン膜の
抵抗値を５ｍΩ・ｃｍ以下まで下げた。次いで図５に示
すように、多結晶シリコン膜５および多結晶シリコン酸
化膜４をリソグラフィーによってパターン形成後、反応
性スパッタエッチング（ＲＩＥ）によってキャパシタを
形成する。

【００４２】最後に表面を保護するために図６に示すよ
うにシリコン酸化膜６でキャパシタ領域を覆った後、図
７に示すように電極形成用のコンタクトホールを開け、
アルミ電極７をスパッタによって形成した。このように
形成したキャパシタの性能のＩ−Ｖ特性を評価すること
によってそれぞれのキャパシタの性能を評価した。評価
方法は耐圧特性を評価するために絶縁膜が絶縁破壊を起
こす電界強度値Ｅｂｄを用いた。

【００４３】その結果を表３に示し、グラフを図１７に
示す。下部電極に表面処理を行った場合、処理を行わな
かった場合と比較すると、酸化温度が９５０℃を下回っ
た段階で極めて顕著にその差が現れる。絶縁破壊電界強
度Ｅｂｄで比較すると、下部電極中の不純物濃度により
差があるが、酸化温度が９５０〜１０００℃ではその差
は１．０２倍程度であるが、８５０℃〜９００℃で１．
１倍程度、８００℃以下では約１．５倍と低温になるに
従って下部電極の平滑化処理の効果が向上する結果が得
られた。

【００４４】

【発明の効果】本発明によれば、キャパシタの電気絶縁
性能を劣化することなく、最大２００℃以上の酸化温度
の低温化が可能となる。これにより例えばシリコン基板
中の不純物の再拡散は非常に低く抑えることが可能とな
り、材質・物性を変更することなしにプロセスの微細化
が可能となる。また、プロセスの熱裕度を下げることに
よるデバイスの信頼性の向上が期待できる。

【図面の簡単な説明】

【図１】本発明のキャパシタの製造方法を示す図であ
る。

【図２】本発明のキャパシタの製造方法を示す図であ
る。

【図３】本発明のキャパシタの製造方法を示す図であ
る。

【図４】本発明のキャパシタの製造方法を示す図であ
る。

【図５】本発明のキャパシタの製造方法を示す図であ
る。

【図６】本発明のキャパシタの製造方法を示す図であ
る。

【図７】本発明のキャパシタの製造方法を示す図であ
る。

【図８】本実施例で使用したエッチング装置の概略図で
ある。

【図９】平滑化エッチング処理を行わない多結晶シリコ
ン膜表面の超高分解能走査型電子顕微鏡像である。

【図１０】平滑化エッチング処理を行った多結晶シリコ
ン膜表面の超高分解能走査型電子顕微鏡像である。

【図１１】平滑化エッチング処理を行わず熱酸化膜を形
成した多結晶シリコン膜表面の走査型電子顕微鏡像（比
較例１１：表面の熱酸化膜は弗酸により除去）である。

【図１２】平滑化エッチング処理を行った熱酸化膜を形
成した多結晶シリコン酸化膜表面の走査型電子顕微鏡像
（実施例１１：表面の熱酸化膜は弗酸により除去）であ
る。

【図１３】熱酸化温度とリーク電界強度の関係を示す図
である。

【図１４】熱酸化温度と絶縁破壊電界強度の関係を示す
図である。

【図１５】酸化温度と不純物濃度分布の関係を示す図で
ある。

【図１６】酸化温度とリーク電流分布の関係を示す図で
ある。

【図１７】表３における実施例１６〜２０と比較例１６
〜２０の熱酸化温度と絶縁破壊電界強度の関係を示す図
である。

【符号の説明】

１Ｓｉ単結晶基板２フィールド酸化膜３多結晶シリコン膜（下部電極）４多結晶シリコン酸化膜５多結晶シリコン膜（上部電極）６シリコン酸化膜（表面保護膜）７アルミ電極（コンタクト用パッド）８石英管９ノズル１０シリコン基板１１真空ポンプ１２試料ステージ１３エッチング室１４マイクロ波導波管１５エッチングガス導入口１６プラズマ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年５月１２日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図９

【補正方法】変更

【補正内容】

【図９】

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】図１０

【補正方法】変更

【補正内容】

【図１０】

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図１１

【補正方法】変更

【補正内容】

【図１１】

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図１２

【補正方法】変更

【補正内容】

【図１２】

Claims

【特許請求の範囲】

【請求項１】基板上にキャパシタの下部電極として、
不純物濃度が１×１０ ²⁰〜８×１０²⁰ｃｍ^-3の範囲内に
ドープされた導電性シリコン膜を形成し、次いで前記シリコン膜の表面の凹凸形状を平滑化するよ
うなドライエッチング処理でシリコン膜表面をエッチン
グした後、９８０℃以下の酸化温度で前記シリコン膜上に熱酸化膜
からなる絶縁膜を形成し、前記絶縁膜上に上部電極を形成することを特徴とするキ
ャパシタの製造方法。
【請求項２】ドライエッチング処理をＣＦ₄とＯ₂の
混合ガスを反応ガスとした等方性のケミカルドライエッ
チングとすることを特徴とする請求項１に記載のキャパ
シタの製造方法。