JPS5951532A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5951532A JPS5951532A JP13944083A JP13944083A JPS5951532A JP S5951532 A JPS5951532 A JP S5951532A JP 13944083 A JP13944083 A JP 13944083A JP 13944083 A JP13944083 A JP 13944083A JP S5951532 A JPS5951532 A JP S5951532A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- film
- impurity
- phosphorus
- quartz tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000011521 glass Substances 0.000 claims abstract description 15
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 24
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 15
- 239000011574 phosphorus Substances 0.000 abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 13
- 239000010453 quartz Substances 0.000 abstract description 11
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005553 drilling Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000003708 ampul Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- -1 but as is well known Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特に高速スイッ
チング用トランジスタを製造する方法に関する。
チング用トランジスタを製造する方法に関する。
この発明は、予め半導体基体の表面に2層より成る表面
安定化膜を形成すると共に上記被膜を不純物選択拡散マ
スクとして不純物拡散処理を真空封管拡散法(アンプル
拡散法)にて行うことにより、半導体素子の表面を安定
化すると共に、不純物拡散処J!I!後のウォッシェド
工程を不要とし、すぐに電極付けを行い得る、半導体装
置の製造方法を提供することを目的とする。
安定化膜を形成すると共に上記被膜を不純物選択拡散マ
スクとして不純物拡散処理を真空封管拡散法(アンプル
拡散法)にて行うことにより、半導体素子の表面を安定
化すると共に、不純物拡散処J!I!後のウォッシェド
工程を不要とし、すぐに電極付けを行い得る、半導体装
置の製造方法を提供することを目的とする。
一般に、高速スイッチング用トランジスタにおいては、
スイッチングスピードを速くするため、ベース・エミッ
タの占有面積を小にすることが行われている。この場合
、ホトマスクを使用してのホトレジス′1・技術では、
ホトマスク精度の制約。
スイッチングスピードを速くするため、ベース・エミッ
タの占有面積を小にすることが行われている。この場合
、ホトマスクを使用してのホトレジス′1・技術では、
ホトマスク精度の制約。
露光時の回折光の影響等により、エミッタ寸法を数μ程
度以下にすることが困難であった。このため、この技術
的問題点に対する1つの対策として、エミッタ・コンタ
クト用の絶縁膜穴あけ作業を簡略化したウォッシュド・
エミッタ方式が提案された。
度以下にすることが困難であった。このため、この技術
的問題点に対する1つの対策として、エミッタ・コンタ
クト用の絶縁膜穴あけ作業を簡略化したウォッシュド・
エミッタ方式が提案された。
ウォッシュド・エミッタ方式は、半導体基体中に拡散さ
れた不純物が基体中で縦方向のみならず横方向にも拡散
するため、基体表面における不純物拡散領域が不純物拡
散穴よりも犬となるという現象に着目したものである。
れた不純物が基体中で縦方向のみならず横方向にも拡散
するため、基体表面における不純物拡散領域が不純物拡
散穴よりも犬となるという現象に着目したものである。
この方式の特徴は工ミソタネ純物を拡散する過程で、エ
ミッタ領域表面に形成された薄い絶縁膜をエツチング液
で完全に洗い落し、前工程で形成したエミッタ不純物拡
散用の穴をそのままエミッタ・コンタクト用の穴として
利用するようにした点にある。従ってウォッシュド・エ
ミッタ方式ではベース拳コンタクト用の穴あけだけをホ
トエツチング技術で行えばよいため、極めて微小寸法の
エミッタを有するトランジスタを容易に形成できるとい
う利点を有する。
ミッタ領域表面に形成された薄い絶縁膜をエツチング液
で完全に洗い落し、前工程で形成したエミッタ不純物拡
散用の穴をそのままエミッタ・コンタクト用の穴として
利用するようにした点にある。従ってウォッシュド・エ
ミッタ方式ではベース拳コンタクト用の穴あけだけをホ
トエツチング技術で行えばよいため、極めて微小寸法の
エミッタを有するトランジスタを容易に形成できるとい
う利点を有する。
しかしながら、従来の此種の方式においては他の通常の
トランジスタと同様に半導体基体の表面に最初に形成さ
れた絶縁性被膜を不純物拡散用のマスクとして利用し、
且つこれを最終的なトランジスタの表面安定化保護膜と
して用いていたため、次に述べるような欠点を残してい
た。例えばNPN型のシリコントランジスタを得る場合
、エミッタ形成不純物としてリン(P)を用いるのが普
通であるが、よく知られているように表面にシリコン酸
化膜(Si02)を有する基体中にリンを拡散すると、
リンは上記シリコン酸化膜と化合し、シリコン酸化膜表
面にリンガラスを形成する。このリンガラス層はトラン
ジスタの表面安定化に極めて有効な作用をするため、そ
のまま残存させておくことが望ましい。しかし、従来の
方法では上記の有効なリンガラス層は、エミッタ不純物
拡散後のウォッシュド工程により除去されてしまい、せ
つか(の表面安定化効果を失うという欠点を有していた
。
トランジスタと同様に半導体基体の表面に最初に形成さ
れた絶縁性被膜を不純物拡散用のマスクとして利用し、
且つこれを最終的なトランジスタの表面安定化保護膜と
して用いていたため、次に述べるような欠点を残してい
た。例えばNPN型のシリコントランジスタを得る場合
、エミッタ形成不純物としてリン(P)を用いるのが普
通であるが、よく知られているように表面にシリコン酸
化膜(Si02)を有する基体中にリンを拡散すると、
リンは上記シリコン酸化膜と化合し、シリコン酸化膜表
面にリンガラスを形成する。このリンガラス層はトラン
ジスタの表面安定化に極めて有効な作用をするため、そ
のまま残存させておくことが望ましい。しかし、従来の
方法では上記の有効なリンガラス層は、エミッタ不純物
拡散後のウォッシュド工程により除去されてしまい、せ
つか(の表面安定化効果を失うという欠点を有していた
。
このため、更に上記欠点を除去する方法として、特公昭
47−40993により、ベース不純物拡散処理を終え
た後に基体表面に残存するマスク被膜を除去し、これに
代えて新たに気相成長法にてリンガラス(P S (3
)−シリコン酸化膜(sio2)から成る2層の絶縁性
被膜を形成し、この後膣絶縁性被膜をマスクとしてエミ
ッタ不純物拡散を行う方法が提案された。
47−40993により、ベース不純物拡散処理を終え
た後に基体表面に残存するマスク被膜を除去し、これに
代えて新たに気相成長法にてリンガラス(P S (3
)−シリコン酸化膜(sio2)から成る2層の絶縁性
被膜を形成し、この後膣絶縁性被膜をマスクとしてエミ
ッタ不純物拡散を行う方法が提案された。
しかし、この場合、エミッタ不純物拡散処理後に行われ
るウォッシュド工程により、上記絶縁性被膜の上層部の
リンガラス層がエツチングされ除去されてしまうおそれ
がある。このため、上記方法では上記リンガラス層のリ
ン濃度を小にしなければならず、従って表面安定化効果
を高めることが困難であるという欠点を有するものであ
った。
るウォッシュド工程により、上記絶縁性被膜の上層部の
リンガラス層がエツチングされ除去されてしまうおそれ
がある。このため、上記方法では上記リンガラス層のリ
ン濃度を小にしなければならず、従って表面安定化効果
を高めることが困難であるという欠点を有するものであ
った。
本発明は上記各欠点を除去したものであり、以下図面と
共にその1実施例につき説明する。
共にその1実施例につき説明する。
第1図〜第6図は夫々本発明の製造方法を使用してNP
N )ランジスタを製造する際の各製造工程を説明する
ための製造途中の半導体素子の断面図である。
N )ランジスタを製造する際の各製造工程を説明する
ための製造途中の半導体素子の断面図である。
ベース不純物拡散処理後において、第1図に示す如く、
N型のシリコン基板1中にはベース領域2が形成され、
又該ベース領域2および上記シリコン基板10表面には
シリコン酸化膜3が形成されている。この様な状態にあ
る半導体基体を、先ずフッ酸等でエツチング処理して、
上記シリコン酸化膜3を除去する。この結果、第2図に
示す如く、上記シリコン基板1およびベース領域2の各
表面が露出する状態となる。
N型のシリコン基板1中にはベース領域2が形成され、
又該ベース領域2および上記シリコン基板10表面には
シリコン酸化膜3が形成されている。この様な状態にあ
る半導体基体を、先ずフッ酸等でエツチング処理して、
上記シリコン酸化膜3を除去する。この結果、第2図に
示す如く、上記シリコン基板1およびベース領域2の各
表面が露出する状態となる。
しかる後、第3図に示す如く、上記露出面に、従来の如
く、リンガラス(PSG)4−シリコン酸化膜(S i
O,)5’から成る2層の絶縁性被膜6を化学気相成長
法により形成する。次に、第4図に示す如く、上記絶縁
性被膜6の一部をホトエツチング技術により穿って、エ
ミッタ不純物拡散用穴7をベース領域2上に形成する。
く、リンガラス(PSG)4−シリコン酸化膜(S i
O,)5’から成る2層の絶縁性被膜6を化学気相成長
法により形成する。次に、第4図に示す如く、上記絶縁
性被膜6の一部をホトエツチング技術により穿って、エ
ミッタ不純物拡散用穴7をベース領域2上に形成する。
この時、同時にコレクタ・コンタクト穴(図示せず)を
形成し、後述するエミッタ不純物拡散処理により、IC
等で広く行われているN+領領域も形成することができ
る。
形成し、後述するエミッタ不純物拡散処理により、IC
等で広く行われているN+領領域も形成することができ
る。
続い′C、エミッタ不純物拡散処理を行うのであるが、
この拡散処理方法としては真空封管拡散法(アンプル拡
散法)を、且っ又エミッタ不純物としては上記ガラス層
4に含まれる導電性不純物と同じリン(P)を用いて行
う。すなわち、第5図に示す如く、エミッタ不純物拡散
用穴あけ工程(第4図)を終えた半導体基体8を先ず石
英管9中の載置台10上に載置する。上記石英管9の一
端9aは閉じられており、又その内部には上記エミッタ
不純物の拡散源である高濃度にリンをドープしたドープ
ドシリコンあるいは赤リン11が石英ボート12内に予
め設置されている。続いて、上記石英管9の内部を真空
に引き、該石英管の内部が所定の真空度約I X 10
−6Torrに達■7た状態で上記石英管の開口端9b
を封止する。この後、石英管9を電気炉に入れ、所望の
温度例えば900〜950C40〜80分に加熱する。
この拡散処理方法としては真空封管拡散法(アンプル拡
散法)を、且っ又エミッタ不純物としては上記ガラス層
4に含まれる導電性不純物と同じリン(P)を用いて行
う。すなわち、第5図に示す如く、エミッタ不純物拡散
用穴あけ工程(第4図)を終えた半導体基体8を先ず石
英管9中の載置台10上に載置する。上記石英管9の一
端9aは閉じられており、又その内部には上記エミッタ
不純物の拡散源である高濃度にリンをドープしたドープ
ドシリコンあるいは赤リン11が石英ボート12内に予
め設置されている。続いて、上記石英管9の内部を真空
に引き、該石英管の内部が所定の真空度約I X 10
−6Torrに達■7た状態で上記石英管の開口端9b
を封止する。この後、石英管9を電気炉に入れ、所望の
温度例えば900〜950C40〜80分に加熱する。
これにより、上記拡散源11からリン(P)が拡散され
半導体基体8中に、第6図に示す如くエミッタ領域13
が形成される。この時、上記石英管9の内部は酸化性雰
囲気でないため、エミッタ領域130表面に酸化膜が形
成されることがない。このため、上記エミッタ不純物拡
散処理後において、従来では必要としたウォッシュド工
程をする必要はな(、ベース・コンタクト穴を形成した
後すぐに電極付けをすることができる。
半導体基体8中に、第6図に示す如くエミッタ領域13
が形成される。この時、上記石英管9の内部は酸化性雰
囲気でないため、エミッタ領域130表面に酸化膜が形
成されることがない。このため、上記エミッタ不純物拡
散処理後において、従来では必要としたウォッシュド工
程をする必要はな(、ベース・コンタクト穴を形成した
後すぐに電極付けをすることができる。
なお、上記エミッタ領域13の形成はイオン打ち込みに
て行うこともできるが、この場合、不純物打ち込み後熱
処理(アニール)することにより、不純物領域を拡大さ
せシリコン酸化膜5下方にまわりこませる様にしなげれ
ばならない。
て行うこともできるが、この場合、不純物打ち込み後熱
処理(アニール)することにより、不純物領域を拡大さ
せシリコン酸化膜5下方にまわりこませる様にしなげれ
ばならない。
又PNP )ランジスタ等の場合には、エミッタ不純物
としてボロン(B)を使用し、又表面安定化膜としてボ
ロンシリケートガラス(BSG)を形成することができ
る。
としてボロン(B)を使用し、又表面安定化膜としてボ
ロンシリケートガラス(BSG)を形成することができ
る。
更に、ベース不純物拡散処理後、シリコン酸化膜3を除
去することなく、該酸化膜3上に導電性不純物を含んだ
ガラス層を形成することもできる。
去することなく、該酸化膜3上に導電性不純物を含んだ
ガラス層を形成することもできる。
又本発明はダイオード、トランジスタ、IC。
LSI等広範囲に応用できること勿論である。
上述の如く、本発明になる半導体装置の製造方法によれ
ば、ベース不純物拡散処理を終えた後に基体表面に残存
するマスク被膜を除去し、これに代えて新たに2層より
成る表面安定化膜を形成する様にしているため、半導体
素子を安定化し得、又上記表面安定化膜の上層部のガラ
ス層に含まれている導電性不純物とエミッタ不純物とを
同一にしているため、エミッタ不純物拡散プロフィール
を安定化し得、更にエミッタ不純物処理を真空封管拡散
法にて行う様にしているため、該処理時エミッタ領域の
表面に酸化膜が形成されることなく、従って従来のウォ
ッシュド工程を不要とし、そのまますぐに電極付けを行
い得る等の特長を有するものである。
ば、ベース不純物拡散処理を終えた後に基体表面に残存
するマスク被膜を除去し、これに代えて新たに2層より
成る表面安定化膜を形成する様にしているため、半導体
素子を安定化し得、又上記表面安定化膜の上層部のガラ
ス層に含まれている導電性不純物とエミッタ不純物とを
同一にしているため、エミッタ不純物拡散プロフィール
を安定化し得、更にエミッタ不純物処理を真空封管拡散
法にて行う様にしているため、該処理時エミッタ領域の
表面に酸化膜が形成されることなく、従って従来のウォ
ッシュド工程を不要とし、そのまますぐに電極付けを行
い得る等の特長を有するものである。
第1図〜第6図は夫々本発明半導体装置の製造方法の1
実施例により半導体装置を製造する際の各製造工程にお
ける半導体素子の断面図である。 1・・・シリコン基板、2・・・ベース領域、3山シリ
コン酸化膜、4・・・リンガラス、訃・・シリコン酸化
膜、6・・・絶縁性被膜、7・・・エミッタ不純物拡散
用穴、8・・・半導体基体、9・・・石英管、11・・
・不純物拡散源、13・・・エミッタ領域。 代理人 弁理士 高 橋 明 夫 14 第 1[1 2 第 2 図 第 3 図 第 5 図 第1頁の続き 0発 明 者 近藤裕之 小平市上水本町1450番地株式会 社日立製作所武蔵工場内
実施例により半導体装置を製造する際の各製造工程にお
ける半導体素子の断面図である。 1・・・シリコン基板、2・・・ベース領域、3山シリ
コン酸化膜、4・・・リンガラス、訃・・シリコン酸化
膜、6・・・絶縁性被膜、7・・・エミッタ不純物拡散
用穴、8・・・半導体基体、9・・・石英管、11・・
・不純物拡散源、13・・・エミッタ領域。 代理人 弁理士 高 橋 明 夫 14 第 1[1 2 第 2 図 第 3 図 第 5 図 第1頁の続き 0発 明 者 近藤裕之 小平市上水本町1450番地株式会 社日立製作所武蔵工場内
Claims (1)
- 1、半導体基体表面に所定の導電性不純物を含んだガラ
ス層を上層部に有する絶縁性被膜を形成する工程と、該
絶縁性被膜をマスクとして導電性決定不純物をイオン打
込みによって酸化性雰囲気を用いることなく半導体基体
に導入する工程と、上記イオン打込み用穴をコンタクト
穴として電極を接続する工程とから成り、上記絶縁性被
膜を素子の表面安定化膜として残すことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13944083A JPS60778B2 (ja) | 1983-08-01 | 1983-08-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13944083A JPS60778B2 (ja) | 1983-08-01 | 1983-08-01 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2708473A Division JPS5751262B2 (ja) | 1973-03-09 | 1973-03-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5951532A true JPS5951532A (ja) | 1984-03-26 |
JPS60778B2 JPS60778B2 (ja) | 1985-01-10 |
Family
ID=15245243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13944083A Expired JPS60778B2 (ja) | 1983-08-01 | 1983-08-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60778B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013058232A1 (ja) * | 2011-10-17 | 2013-04-25 | ローム株式会社 | チップダイオードおよびダイオードパッケージ |
-
1983
- 1983-08-01 JP JP13944083A patent/JPS60778B2/ja not_active Expired
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013058232A1 (ja) * | 2011-10-17 | 2013-04-25 | ローム株式会社 | チップダイオードおよびダイオードパッケージ |
JP2014029975A (ja) * | 2011-10-17 | 2014-02-13 | Rohm Co Ltd | チップダイオードおよびダイオードパッケージ |
KR20140085511A (ko) * | 2011-10-17 | 2014-07-07 | 로무 가부시키가이샤 | 칩 다이오드 및 다이오드 패키지 |
US9054072B2 (en) | 2011-10-17 | 2015-06-09 | Rohm Co., Ltd. | Chip diode and diode package |
US9385093B2 (en) | 2011-10-17 | 2016-07-05 | Rohm Co., Ltd. | Chip diode and diode package |
US9659875B2 (en) | 2011-10-17 | 2017-05-23 | Rohm Co., Ltd. | Chip part and method of making the same |
US9773925B2 (en) | 2011-10-17 | 2017-09-26 | Rohm Co., Ltd. | Chip part and method of making the same |
US10164125B2 (en) | 2011-10-17 | 2018-12-25 | Rohm Co., Ltd. | Semiconductor device having first and second electrode layers electrically disconnected from each other by a slit |
US10593814B2 (en) | 2011-10-17 | 2020-03-17 | Rohm Co., Ltd. | Semiconductor device having first and second electrode layers electrically disconnected from each other by a slit |
Also Published As
Publication number | Publication date |
---|---|
JPS60778B2 (ja) | 1985-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3576478A (en) | Igfet comprising n-type silicon substrate, silicon oxide gate insulator and p-type polycrystalline silicon gate electrode | |
JPS6242385B2 (ja) | ||
JPS5951532A (ja) | 半導体装置の製造方法 | |
JPS60175417A (ja) | 半導体装置の製造方法 | |
JPH0122731B2 (ja) | ||
JPS59107572A (ja) | 半導体装置の製造方法 | |
JP3282265B2 (ja) | 半導体装置の製造方法 | |
JPS597228B2 (ja) | ゼツエンゲ−トハンドウタイソウチノ セイゾウホウホウ | |
JPS59134868A (ja) | 半導体装置の製造方法 | |
JPS6225251B2 (ja) | ||
JPH03109753A (ja) | 半導体装置の製造方法 | |
JPS6037725A (ja) | 半導体装置の製造方法 | |
JPS63136531A (ja) | 半導体装置 | |
JPS5850411B2 (ja) | 不純物拡散法 | |
JPH01186659A (ja) | 半導体装置の製造方法 | |
JPH04199636A (ja) | 半導体装置の製造方法 | |
JPS6055616A (ja) | 半導体装置の製造方法 | |
JPH0140502B2 (ja) | ||
JPS6226826A (ja) | 半導体装置の製造方法 | |
JPH01100941A (ja) | 半導体装置の製造方法 | |
JPH01189159A (ja) | 半導体集積回路装置の製造方法 | |
JPH06105695B2 (ja) | 半導体装置の製造方法 | |
JPS6191963A (ja) | 半導体装置の製造方法 | |
JPH05291167A (ja) | 半導体装置の製造方法 | |
JPH03133133A (ja) | 半導体装置の製造方法 |