JPH03133133A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03133133A JPH03133133A JP27285389A JP27285389A JPH03133133A JP H03133133 A JPH03133133 A JP H03133133A JP 27285389 A JP27285389 A JP 27285389A JP 27285389 A JP27285389 A JP 27285389A JP H03133133 A JPH03133133 A JP H03133133A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- phosphorus
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 19
- 239000011574 phosphorus Substances 0.000 claims abstract description 19
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 12
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 239000011733 molybdenum Substances 0.000 claims 1
- 239000012495 reaction gas Substances 0.000 claims 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 239000010937 tungsten Substances 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 16
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 15
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 8
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 abstract description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 5
- 229910000073 phosphorus hydride Inorganic materials 0.000 abstract description 3
- 239000007864 aqueous solution Substances 0.000 abstract description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 230000037303 wrinkles Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- -1 arsenic ions Chemical class 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 150000003017 phosphorus Chemical class 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法、特に多結晶シリコン層
と金属珪化物（シリサイド）層との積層膜から成る配線
の形成方法に関するものである。
と金属珪化物（シリサイド）層との積層膜から成る配線
の形成方法に関するものである。
従来の技術
半導体装置の高集積化、高速化に伴って多結晶シリコン
層と金属珪化物（シリサイド）層上から成る積層膜（ポ
リサイド）が半導体装置のゲートならびに配線材料とし
て使用されつつある。
層と金属珪化物（シリサイド）層上から成る積層膜（ポ
リサイド）が半導体装置のゲートならびに配線材料とし
て使用されつつある。
以下に、従来技術の一例として、多結晶シリコン膜とタ
ングステンシリサイド膜との積層膜を配線として使用し
た半導体装置の製造方法について第２図（ａ） 、 （
ｂ） 、 （Ｃ）の工程順断２面図を参照して詳細に説
明する。
ングステンシリサイド膜との積層膜を配線として使用し
た半導体装置の製造方法について第２図（ａ） 、 （
ｂ） 、 （Ｃ）の工程順断２面図を参照して詳細に説
明する。
まず、Ｐ型半導体基板２１上に選択酸化法によリＬＯＣ
Ｏ８酸化膜２２を形成して素子分離を行う。次に、半導
体基板２１を酸化してゲート酸化膜２３を形成したのち
、ゲート酸化膜２３上に気相成長法により多結晶シリコ
ンゲート２４を形成する。この後、例えばヒ素をイオン
注入して、自己整合的にソース、ドレイン拡散層２５を
形成する。さらに、その上に絶縁膜として、気相成長法
によりボロンリンガラス膜２６を形成した後、このボロ
ンリンガラス膜２６上の配線形成を容易にするため、９
００℃程度の温度で熱処理を施し、ボロンリンガラス１
１１２６の溶融平坦化を行う（第２図（ａ））。
Ｏ８酸化膜２２を形成して素子分離を行う。次に、半導
体基板２１を酸化してゲート酸化膜２３を形成したのち
、ゲート酸化膜２３上に気相成長法により多結晶シリコ
ンゲート２４を形成する。この後、例えばヒ素をイオン
注入して、自己整合的にソース、ドレイン拡散層２５を
形成する。さらに、その上に絶縁膜として、気相成長法
によりボロンリンガラス膜２６を形成した後、このボロ
ンリンガラス膜２６上の配線形成を容易にするため、９
００℃程度の温度で熱処理を施し、ボロンリンガラス１
１１２６の溶融平坦化を行う（第２図（ａ））。
次に、上記ボロンリンガラス膜２６を、ホトレジストを
マスクにして、エツチングを行い、ソース、ドレイン拡
散層２５上の所定の箇所にコンタクトホール２７を形成
した後、モノシランガスを用いて、約６００℃の温度で
多結晶シリコン膜２８を形成する（第２図（ｂ））。
マスクにして、エツチングを行い、ソース、ドレイン拡
散層２５上の所定の箇所にコンタクトホール２７を形成
した後、モノシランガスを用いて、約６００℃の温度で
多結晶シリコン膜２８を形成する（第２図（ｂ））。
その多結晶シリコン膜２８の配線抵抗およびコンタクト
抵抗を仮載するため、ホスフィン、酸素混合ガス中で例
えば９００℃の温度でリンを多結晶シリコン膜２８に熱
拡散する。なお、このとき、多結晶シリコン膜２８上に
リンガラス層が形成される。このリンガラス層は後に形
成するタングステンシリサイド膜の多結晶シリコン膜２
８への付着力を弱めるため、弗酸水溶液を用いてこのリ
ンガラス層をエツチング除去する。この後、６弗化タン
グステン、モノシラン混合ガスを用いた化学気相成長方
法によりタングステンシリサイド２９を形成する。この
多結晶シリコン膜２８とタングステンシリサイド膜との
積層膜をレジストマスクによりエツチングを行いポリサ
イド配線を形成する（第２図（Ｃ））。
抵抗を仮載するため、ホスフィン、酸素混合ガス中で例
えば９００℃の温度でリンを多結晶シリコン膜２８に熱
拡散する。なお、このとき、多結晶シリコン膜２８上に
リンガラス層が形成される。このリンガラス層は後に形
成するタングステンシリサイド膜の多結晶シリコン膜２
８への付着力を弱めるため、弗酸水溶液を用いてこのリ
ンガラス層をエツチング除去する。この後、６弗化タン
グステン、モノシラン混合ガスを用いた化学気相成長方
法によりタングステンシリサイド２９を形成する。この
多結晶シリコン膜２８とタングステンシリサイド膜との
積層膜をレジストマスクによりエツチングを行いポリサ
イド配線を形成する（第２図（Ｃ））。
発明が解決しようとする課題
しかしながら、上記従来の製造方法では第２図（Ｃ）の
ように多結晶シリコン膜２８に９００℃程度の温度でリ
ンを熱拡散する際に多結晶シリコン膜２８の下に位置す
るボロンリンガラス膜２６が溶融するため、多結晶シリ
コン膜２８の表面に凹凸が生じる（以後シワと呼ぶ）。
ように多結晶シリコン膜２８に９００℃程度の温度でリ
ンを熱拡散する際に多結晶シリコン膜２８の下に位置す
るボロンリンガラス膜２６が溶融するため、多結晶シリ
コン膜２８の表面に凹凸が生じる（以後シワと呼ぶ）。
このシワはポリサイド配線を形成する時、加工精度に悪
影響を与え、著しい場合には配線間のショートが生じる
という問題がある。また、多結晶シリコン膜２８上のリ
ンガラスを弗酸水溶液でエツチング除去する工程で多結
晶シリコン膜２８の表面に洗浄残渣（シミ）が発生し、
配線の形成が困難になるという問題がある（以後シミと
呼ぶ）。
影響を与え、著しい場合には配線間のショートが生じる
という問題がある。また、多結晶シリコン膜２８上のリ
ンガラスを弗酸水溶液でエツチング除去する工程で多結
晶シリコン膜２８の表面に洗浄残渣（シミ）が発生し、
配線の形成が困難になるという問題がある（以後シミと
呼ぶ）。
また、多結晶シリコン膜２８を形成する際、半導体基板
を多結晶シリコン成長炉から取り出した場合、同成長炉
温度が６００℃以上では、多結晶シリコン膜２８上には
膜厚２０Ａ程度の酸化膜が形成され、この酸化膜がタン
グステンシリサイド膜２９との密着性を低下させ、タン
グステンシリサイド膜がはがれやすくなるという問題が
生じる（以後ハガレと呼ぶ）。
を多結晶シリコン成長炉から取り出した場合、同成長炉
温度が６００℃以上では、多結晶シリコン膜２８上には
膜厚２０Ａ程度の酸化膜が形成され、この酸化膜がタン
グステンシリサイド膜２９との密着性を低下させ、タン
グステンシリサイド膜がはがれやすくなるという問題が
生じる（以後ハガレと呼ぶ）。
一方、タングステンシリサイド膜２８を、化学気相成長
法ではなく、スパッタリング法によって形成すればタン
グステンシリサイドの付着力が強められ上記ハガレの問
題は防止できるが、段差被覆性が化学気相成長法による
ものより劣るため断線等の問題が生じる。さらにプラズ
マ中のイオンや電子の衝撃等によりゲート酸化８２３に
損傷を与えトランジスタの特性及び信頼性に悪影響を与
えるという問題がある（以後ダメージと呼ぶ）。
法ではなく、スパッタリング法によって形成すればタン
グステンシリサイドの付着力が強められ上記ハガレの問
題は防止できるが、段差被覆性が化学気相成長法による
ものより劣るため断線等の問題が生じる。さらにプラズ
マ中のイオンや電子の衝撃等によりゲート酸化８２３に
損傷を与えトランジスタの特性及び信頼性に悪影響を与
えるという問題がある（以後ダメージと呼ぶ）。
本発明は上記従来のシワ、シミ、ハガレ、断線、ダメー
ジの諸問題を解決し、再現性良く高歩留りのポリサイド
配線を形成する製造方法を提供することを目的とする。
ジの諸問題を解決し、再現性良く高歩留りのポリサイド
配線を形成する製造方法を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明ではポリサイド配線の
下層となる多結晶シリコン膜をリン化合物を含んだ反応
ガスを用いて化学的気相成長法により成長する工程、こ
の多結晶シリコン膜を成長した後、多結晶シリコン炉を
４５０℃以下の温度に下げた状態で半導体基板を取り出
す工程とこの後、化学気相成長法により金属珪化物を成
長する工程を備えている。
下層となる多結晶シリコン膜をリン化合物を含んだ反応
ガスを用いて化学的気相成長法により成長する工程、こ
の多結晶シリコン膜を成長した後、多結晶シリコン炉を
４５０℃以下の温度に下げた状態で半導体基板を取り出
す工程とこの後、化学気相成長法により金属珪化物を成
長する工程を備えている。
作用
この製造方法によってシワ、シミ、ハガレ、断線、ダメ
ージの諸課題を解決し、安定にポリサイド配線を形成す
ることができる。
ージの諸課題を解決し、安定にポリサイド配線を形成す
ることができる。
実施例
以下本発明にかかるポリサイド配線を採用した半導体装
置の製造方法について第１図（ａ） 、 （ｂ） 、
（Ｃ）の工程順断面図を参照しながら詳細に説明する。
置の製造方法について第１図（ａ） 、 （ｂ） 、
（Ｃ）の工程順断面図を参照しながら詳細に説明する。
以下、工程順に説明する。まずＰ型半導体基板１１上に
選択酸化法によりＬＯＧＯ８酸化膜１２を形成し素子分
離を行う。次に、半導体基板１１を酸化してゲート酸化
膜１３を形成した後、ゲート酸化膜１３上に化学気相成
長法により多結晶シリコンゲート１４を形成する。つい
で、ヒ素をイオン注入して自己整合的にソース、ドレイ
ン拡散層１５を形成する。さらにその上に絶縁膜として
気相成長法によりボロンリンガラス膜１６を被着し、こ
の後、ボロンリンガラス膜１６上の配線形成を容易にす
るため、９００℃程度の温度で熱処理を施し、ボロンリ
ンガラス膜１６の溶融平坦化を行う（第１図（ａ））。
選択酸化法によりＬＯＧＯ８酸化膜１２を形成し素子分
離を行う。次に、半導体基板１１を酸化してゲート酸化
膜１３を形成した後、ゲート酸化膜１３上に化学気相成
長法により多結晶シリコンゲート１４を形成する。つい
で、ヒ素をイオン注入して自己整合的にソース、ドレイ
ン拡散層１５を形成する。さらにその上に絶縁膜として
気相成長法によりボロンリンガラス膜１６を被着し、こ
の後、ボロンリンガラス膜１６上の配線形成を容易にす
るため、９００℃程度の温度で熱処理を施し、ボロンリ
ンガラス膜１６の溶融平坦化を行う（第１図（ａ））。
ボロンリンガラス膜１６をホトレジストをマスクにして
エツチングを行い、ソース、ドレイン拡散層１５上の所
定の箇所にコンタクトホール１７を形成した後、モノシ
ラン、ホスフィン混合ガスを用いて、例えば６００℃の
温度でリンを含んだ多結晶シリコン膜１８を形成する。
エツチングを行い、ソース、ドレイン拡散層１５上の所
定の箇所にコンタクトホール１７を形成した後、モノシ
ラン、ホスフィン混合ガスを用いて、例えば６００℃の
温度でリンを含んだ多結晶シリコン膜１８を形成する。
引き続き、多結晶シリコン成長炉の温度を４５０℃以下
の温度に下げた後、半導体基板を多結晶シリコン成長炉
から取り出すく第１図（ｂ））。
の温度に下げた後、半導体基板を多結晶シリコン成長炉
から取り出すく第１図（ｂ））。
次に、その多結晶シリコン膜１８上に例えば六弗化タン
グステン、モノシラン混合ガスを用いてタングステンシ
リサイド膜１９を形成する。この多結晶シリコン膜１８
とタングステンシリサイド膜１９の積層膜をレジストマ
スクによりエツチングを行いポリサイド配線を形成する
（第１図（Ｃ））。
グステン、モノシラン混合ガスを用いてタングステンシ
リサイド膜１９を形成する。この多結晶シリコン膜１８
とタングステンシリサイド膜１９の積層膜をレジストマ
スクによりエツチングを行いポリサイド配線を形成する
（第１図（Ｃ））。
本実施例の場合、被着した多結晶シリコン膜にリンが含
まれているため、多結晶シリコン膜に高温でリンを熱拡
散する工程が省略できるのでシワが発生しない。また、
多結晶シリコン膜上にリンガラス膜が成長しないため、
リンガラス膜を弗酸水溶液でエツチングする必要がなく
シミの問題も防止できる。さらに多結晶シリコン膜成長
後、多結晶シリコン成長炉（６００℃程度）から半導体
基板を取り出す際に４５０℃以下の温度に下げた状態で
半導体基板を取り出すため、多結晶シリコン膜上に酸化
膜はほとんど成長せず（１０八以下）タングステンシリ
サイド膜がはがれるという問題が解決できる。なお、本
実施例の場合、タングステンシリサイドをスパッタリン
グ法ではな（化学気相成長法により形成するため、断線
とダメージの問題が防止できることは明らかである。
まれているため、多結晶シリコン膜に高温でリンを熱拡
散する工程が省略できるのでシワが発生しない。また、
多結晶シリコン膜上にリンガラス膜が成長しないため、
リンガラス膜を弗酸水溶液でエツチングする必要がなく
シミの問題も防止できる。さらに多結晶シリコン膜成長
後、多結晶シリコン成長炉（６００℃程度）から半導体
基板を取り出す際に４５０℃以下の温度に下げた状態で
半導体基板を取り出すため、多結晶シリコン膜上に酸化
膜はほとんど成長せず（１０八以下）タングステンシリ
サイド膜がはがれるという問題が解決できる。なお、本
実施例の場合、タングステンシリサイドをスパッタリン
グ法ではな（化学気相成長法により形成するため、断線
とダメージの問題が防止できることは明らかである。
発明の詳細
な説明したように、本発明によればシワ。
シミ、ハガレ、断線、ダメージの諸問題が防止できるた
め、ポリサイド配線を再現性良く、高歩留りに形成する
ことができる。なお、本実施例では、シリサイド膜とし
てタングステンシリサイド膜を成長したが、例えば、Ｍ
ｏＣ１！ Ｓ、 Ｈ２Ｓ１Ｈ＋の混合ガスを用いてモリ
ブデンシリサイドを成長する場合にも同様の効果が期待
できる。
め、ポリサイド配線を再現性良く、高歩留りに形成する
ことができる。なお、本実施例では、シリサイド膜とし
てタングステンシリサイド膜を成長したが、例えば、Ｍ
ｏＣ１！ Ｓ、 Ｈ２Ｓ１Ｈ＋の混合ガスを用いてモリ
ブデンシリサイドを成長する場合にも同様の効果が期待
できる。
第１図（ａ） 、 （ｂ） 、 （ｃ）は本発明の一実
施例を説明するための製造工程順断面図、第２図（ａ）
、 （ｂ） 、 （Ｃ）は従来技術を説明するための
製造工程順断面図である。 １１・・・・・・Ｐ型半導体基板、１２・・・・・・Ｌ
ＯＣＯ８酸化膜、１３・・・・・・ゲート酸化膜、１４
・・・・・・多結晶シリコンゲート、１５・・・・・・
ソースドレイン拡散層、１６・・・・・・ボロンリンガ
ラス膜、１７・・・・・・コンタクトホール、１８・・
・・・・多結晶シリコン膜、１９・・・・・・金属珪化
物（シリサイド）膜。
施例を説明するための製造工程順断面図、第２図（ａ）
、 （ｂ） 、 （Ｃ）は従来技術を説明するための
製造工程順断面図である。 １１・・・・・・Ｐ型半導体基板、１２・・・・・・Ｌ
ＯＣＯ８酸化膜、１３・・・・・・ゲート酸化膜、１４
・・・・・・多結晶シリコンゲート、１５・・・・・・
ソースドレイン拡散層、１６・・・・・・ボロンリンガ
ラス膜、１７・・・・・・コンタクトホール、１８・・
・・・・多結晶シリコン膜、１９・・・・・・金属珪化
物（シリサイド）膜。
Claims (4)
- （１）半導体基板上の、絶縁膜上に化学気相成長法でリ
ンを含む多結晶シリコン層を形成する工程と、前記多結
晶シリコン層上に金属珪化物層を形成する工程と、前記
多結晶シリコン層と前記金属珪化物層との積層膜をホト
レジストをマスクにしてエッチングし、配線を形成する
ことを特徴とする半導体装置の製造方法。 - （２）リンを含む多結晶シリコン層を形成する際、反応
ガス中にリン（Ｐ）を含む化合物が含まれていることを
特徴とする請求項１記載の半導体装置の製造方法。 - （３）多結晶シリコン層を形成した後、上記半導体基板
を、４５０℃以下の温度に下げた後、多結晶シリコン成
長炉から、上記半導体基板を取り出すことを特徴とする
請求項１記載の半導体装置の製造方法。 - （４）金属珪化物（シリサイド）層が、化学気相成長法
により形成したタングステンもしくはモリブデンの珪化
物であることを特徴とする請求項１記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27285389A JPH03133133A (ja) | 1989-10-19 | 1989-10-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27285389A JPH03133133A (ja) | 1989-10-19 | 1989-10-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03133133A true JPH03133133A (ja) | 1991-06-06 |
Family
ID=17519685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27285389A Pending JPH03133133A (ja) | 1989-10-19 | 1989-10-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03133133A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63125681A (ja) * | 1986-11-12 | 1988-05-28 | Matsushita Electric Ind Co Ltd | 薄膜形成装置 |
-
1989
- 1989-10-19 JP JP27285389A patent/JPH03133133A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63125681A (ja) * | 1986-11-12 | 1988-05-28 | Matsushita Electric Ind Co Ltd | 薄膜形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0238024B1 (en) | Depositing tungsten on a semiconductor substrate | |
| JPH0613403A (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| KR940000906B1 (ko) | 반도체장치의 제조방법 | |
| EP0076105A2 (en) | Method of producing a bipolar transistor | |
| JP3129232B2 (ja) | 半導体装置の製造方法 | |
| JPH04226017A (ja) | 低欠陥ポリシリコン集積回路の製造方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0831932A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03133133A (ja) | 半導体装置の製造方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JPH02303122A (ja) | 半導体装置の製造方法 | |
| JP3261444B2 (ja) | 半導体薄膜の製造方法 | |
| JP3387518B2 (ja) | 半導体装置 | |
| JPH0122731B2 (ja) | ||
| JPS6024013A (ja) | 半導体装置の製造方法 | |
| JPH07297146A (ja) | コンタクト形成方法 | |
| JPH0150098B2 (ja) | ||
| JPH02303123A (ja) | 半導体装置の製造方法 | |
| KR950013791B1 (ko) | 매립 형태의 콘택 위에 게이트전극 형성방법 | |
| JPH0330293B2 (ja) | ||
| JPH0750274A (ja) | 選択タングステン成長によるパターンの形成方法 | |
| KR960011639B1 (ko) | 티타늄 실리사이드를 이용한 얇은 접합 형성 방법 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPH05283409A (ja) | 半導体装置の製造方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 |