FR2678081A1 - Circuit de production de tension de reference. - Google Patents
Circuit de production de tension de reference. Download PDFInfo
- Publication number
- FR2678081A1 FR2678081A1 FR9112742A FR9112742A FR2678081A1 FR 2678081 A1 FR2678081 A1 FR 2678081A1 FR 9112742 A FR9112742 A FR 9112742A FR 9112742 A FR9112742 A FR 9112742A FR 2678081 A1 FR2678081 A1 FR 2678081A1
- Authority
- FR
- France
- Prior art keywords
- node
- reference voltage
- voltage
- production circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000001914 filtration Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 244000045947 parasite Species 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Un circuit de chute de tension interne capable de réduire une tension d'alimentation externe jusqu'à une valeur donnée. En insérant un puits de type N recevant une tension constante entre une résistance et un circuit de référence à largeur de bande interdite et un substrat semiconducteur, en connectant un condensateur (33) pour compenser la fréquence entre un nud de sortie (21) du circuit de référence à largeur de bande interdite et la base d'un transistor de sortie (32), ou en incluant un filtre passe-bas (36) constitué d'une résistance (3A), et d'un condensateur (35) connecté en série entre la borne de tension de référence (VR E F ) et une borne de tension de la masse (VS S ), le circuit de production de référence selon la présente invention, produit une tension de référence stable (VR E F ) non influencée par le bruit du substrat, tout en minimisant la consommation de courant du circuit de référence à largeur de bande interdite.
Description
CIRCUIT DE PRODUCTION DE TENSION DE REFERENCE
La présente invention se rapporte à un circuit de chute de tension interne capable de réduire une tension d'alimentation externe à une valeur donnée, et plus particulièrement à un circuit de production de tension de référence comportant un circuit de référence à largeur de
bande interdite.
Un circuit intégré VLSI (à très grande échelle d'intégration) au dessus de 16 M bits nécessite de façon impérative un circuit de chute de tension interne, utilisant une tension d'alimentation externe, délivrant une tension plus petite que 5 V comme tension de mise en oeuvre interne d'une puce, afin d'améliorer les caractéristiques fonctionnelles d'un dispositif de mémoire tout en réduisant les dimensions du dispositif de mémoire D'une façon générale, le circuit de chute de tension interne est constitué d'un circuit de production de tension de référence, un circuit de relèvement de tension réajustant vers le haut une tension de référence, et une borne de sortie Certains des circuits de production de tension de référence sont des circuits du type dépendant d'une tension de seuil utilisant la tension de seuil d'un transistor et un circuit de référence à largeur de bande interdite (BGR) utilisant la largeur de bande interdite d'énergie En particulier, le circuit de production de tension de référence doit produire une tension constante, quelle que soit la variation des conditions extérieures comme les variations de la tension d'alimentation externe et de la température Cependant, le circuit du type dépendant d'une tension de seuil ne produit pas une tension de référence constante en raison des fluctuations de la tension de seuil en fonction de la variation de température et du procédé de fabrication D'autre part, le circuit BGR a le mérite que la valeur de variation de la tension de référence peut être facilement commandée par une résistance de borne de sortie, et que les variations dans le procédé de fabrication n'influencent presque pas la tension de référence, puisque la tension de sortie est déterminée par à la fois la tension émetteur-base d'un transistor et la résistance de
la borne de sortie.
La figure 1 représente le circuit BGR classique Le circuit BGR est constitué d'une première résistance 4 connectée entre une borne de tension d'alimentation Vcc et un premier noeud 1 Une seconde résistance 5 connectée entre le premier noeud et un second noeud 3, un premier transistor 6 dont le collecteur et l'émetteur sont respectivement connectés au second noeud 3 et à une borne de tension de la masse V, une troisième résistance 7, un second transistor 8 et une quatrième résistance 9 tous connectés en série entre le premier noeud 1 et la borne de tension de la masse VSS, et un troisième transistor 10 dont le collecteur et l'émetteur sont connectés entre le premier noeud 1 et la borne de tension de la masse VSS La tension de référence V EF est obtenue à partir du premier noeud 1 comme tension de sortie La base du premier transistor 6 est connectée au collecteur de celui-ci et à la base du second transistor 8 La base du troisième transistor 10 est connectée au collecteur du second transistor 8 La tension de référence VMF indépendante de la variation de température est obtenue par combinaison de la tension émetteur-base ayant un coefficient de température négatif (a VBE/a T = -2,2 m V/0 C) et de la tension thermique ayant un
coefficient de température positif (a V/a T = 0,086 m V/ C).
En supposant que les premier et second transistors 6 et 8 sont du même calibre, et que la tension base-émetteur des premier et troisième transistors 6 et 10 soit la même, la tension de référence VREF est donnée par la formule suivante: VREF = R 2 - ln(RI) + VBE 3 R 3 q R 2 dans laquelle R 1, R 2, R 3 sont les valeurs de résistance de la première, la seconde, et la troisième résistances, k est la constante de Boltzman, T est la température absolue, q est la charge électrique et VBE 3 est la tension base-émetteur du troisième transistor 10. La figure 2 représente la vue en coupe transversale du substrat dans le cas de la formation de la résistance du circuit BGR au moyen d'une couche de silicium polycrystallin Sur le substrat semiconducteur 11 de type P recevant une tension de substrat négative VBB, sont déposés successivement, une couche d'oxyde de champ 12 de 330 nm, une couche de silicium polycrystallin 13 servant de
résistance, et une couche d'oxyde 14 de 900 nm.
Généralement, la résistance est faite d'une couche de diffusion de type N ou de type P ou d'une couche de silicium polycrystallin La couche de diffusion et la couche de silicium polycrystallin produisent toutes deux une capacité parasite par la jonction et par une couche isolante formée entre la surface du substrat et la couche de silicium polycrystallin, respectivement La variation de valeur de la résistance faite d'une couche de silicium polycrystallin, résultant de son processus de fabrication, n'est pas plus grande que celle provoquée par la couche de diffusion D'autre part, puisque la résistance superficielle de la couche de silicium polycrystallin est n/El, lorsque le silicium polycrystallin est utilisé dans le circuit BGR nécessitant une résistance de plusieurs kilomètres, la superficie d'une telle disposition serait augmentée Ce dont il résulte que la capacité parasite entre le substrat il et la couche de silicium polycrystallin 13 est plus importante que celle provoquée
par la couche de diffusion.
Dans une mémoire vive dynamique (DRAM), habituellement, le circuit de production de tension de substrat délivre au substrat une tension de substrat négative VBB, pour la stabilité du substrat Le fonctionnement du circuit de production de tension de substrat a une période déterminée par le courant de trous s'écoulant dans le substrat C'est-à-dire que le fonctionnement du circuit de production de tension de substrat est démarré lorsque la tension de substrat est plus haute qu'une tension donnée due au courant de trous circulant dans le substrat, et qu'il est arrêté lorsque la
tension de substrat est plus petite que la tension donnée.
Une telle fluctuation périodique de la tension du substrat est transmise à chacun des noeuds du circuit BGR par la capacité parasite formée entre le substrat et la résistance du circuit BGR, faisant varier ainsi la tension de sortie de celui-ci De plus, puisqu'une boucle de contre réaction fermée est créée par le circuit BGR, le circuit BGR est mis
en oscillation par le bruit de la tension de substrat VBB.
Par conséquent, le circuit de chute de tension interne utilisant le circuit BGR ne peut pas maintenir une tension de sortie constante De plus, dans le cas de l'utilisation d'une grande résistance afin de réduire la consommation de courant du circuit BGR, la capacité parasite entre le circuit BGR et le substrat est davantage augmentée Ceci a pour résultat une augmentation de l'oscillation du circuit BGR Ainsi, afin de supprimer l'oscillation du circuit BGR provoquée par l'augmentation de la capacité parasite, la valeur de résistance utilisée dans le circuit BGR devrait être petite pour réduire la capacité parasite Cependant, en réduisant la résistance, la consommation de courant du
circuit BGR est augmentée.
C'est par conséquent un objectif de l'invention que de créer un circuit de production de tension de référence produisant une tension de sortie constante indépendamment du bruit du substrat, tout en minimisant la consommation de courant. Selon l'un de ses aspects, la présente invention propose qu'une couche conductrice recevant une tension donnée soit insérée entre une résistance du circuit de référence à largeur de bande interdite et un substrat semiconducteur. Selon un autre aspect de l'invention, le circuit de production de tension de référence comprend une capacité connectée entre un noeud de sortie du circuit de référence à largeur de bande interdite classique et la base d'un transistor de sortie. Selon encore un autre aspect de la présente invention, le circuit de production de tension de référence comprend un filtre passe-bas constitué d'une résistance connectée entre le premier noeud du circuit de référence à largeur de bande interdite classique et la borne de tension de référence et d'un condensateur connecté en série entre la borne de tension de référence et la borne de tension de la masse. Les caractéristiques et avantages de l'invention
ressortiront d'ailleurs de la description qui va suivre à
titre d'exemple en référence aux dessins annexés, sur lesquels: la figure 1 représente un circuit de référence à largeur de bande interdite classique; la figure 2 représente une vue en coupe transversale de la résistance utilisée à la figure 1; la figure 3 représente le circuit de référence à bande interdite selon la présente invention; la figure 4 représente une vue en coupe transversale de la résistance utilisée à la figure 3; et les figures 5 A et 5 B représentent les courbes caractéristiques des circuits de référence à bande
interdite classique et selon la présente invention.
En se référant à la figure 3, la circuit de référence à largeur de bande interdite selon la présente invention comprend cinq résistances, trois transistors, et deux condensateurs Une première résistance 26, connectée entre une borne de tension d'alimentation Vcc et un premier noeud 21, sert à commander le courant, et une seconde résistance 27 est connectée entre le premier noeud 21 et un second noeud 23 Le collecteur et la base du premier transistor 28 sont connectés en commun au second noeud, et l'émetteur de celui-ci est connecté à une borne de tension de la masse V Une troisième résistance 29, un second transistor 30 et un quatrième résistance 31 sont tous connectés en série entre le premier noeud 21 et la borne de tension de la masse V Un troisième transistor 32 comprend un collecteur et un émetteur connectés entre le premier noeud 21 et la borne de tension de la masse Vss, et une base connectée à un troisième noeud 24 situé entre la troisième
résistance 29 et le collecteur d'un second transistor 30.
Un premier condensateur 33 est connecté entre le premier noeud 21 et le troisième noeud 24 Une cinquième résistance 34 est connectée entre le premier noeud 21 et une borne de tension de référence VREF et un second condensateur 35 est connecté entre la borne de tension de référence VREF et la borne de tension VSS Le premier condensateur 33, utilisé pour compenser la fréquence, joue le rôle de suppression de gain en boucle ouverte plus petit que 1 pour la largeur de bande de fréquence capable de produire l'oscillation Le filtre passe-bas 36 constitué par la cinquième résistance 34 et le second condensateur 35 joue un rôle de filtrage de la variation transitoire de la tension de référence VREF provoquée par une tension de substrat VBB En général, puisque la tension de substrat VBB est mise en oeuvre dans une largeur de bande de fréquence située entre 105 et 106 Hz, le bruit de couplage de tension de substrat de la tension de référence VREF a une largeur de bande de
fréquence similaire à celle de la tension de substrat VBB.
Les valeurs de la cinquième résistance 34 et du second condensateur 35 sont déterminées de manière à ce que le filtre passe-bas RC (résistance capacité) puisse laisser passer seulement les fréquences plus petites que 105 à 106 Hz Par exemple, si la fréquence de coupure est 105 Hz, la valeur de RC c'est-à-dire, la constante de temps est d'environ 3,2 x 10-6 secondes Puisque la capacité de couplage existe entre la résistance utilisée dans le filtre passe-bas 36 et le substrat, si la valeur de la cinquième résistance 34 est grande par rapport à l'impédance du second condensateur 35 dans une large mesure, le bruit de couplage de tension de substrat du filtre passe-bas 36 est transféré à une borne de sortie du circuit de référence à largeur de bande interdite selon la présente invention Ce par quoi le bruit de couplage de tension de substrat n'est pas supprimé efficacement, par conséquent la valeur de la cinquième résistance 34 et la valeur du second condensateur
doivent être ajustées de façon appropriée.
La figure 4 représente la vue en coupe transversale de la résistance de la figure 3 faite d'une couche de silicium polycrystallin En se référant à la figure 4, un puits de type N 39 est formé sur le substrat semiconducteur de type P 38 recevant la tension de substrat VBB Puis, sur la totalité de la face supérieure du puits 39, une couche d'oxyde de champ 40 de 330 nm, une couche de silicium polycrystallin 41 servant de résistance, et une couche d'oxyde 42 de 900 nm sont formées séquentiellement Le puits N 39 participe à la suppression de la capacité de couplage provoquée par le substrat 38 et la résistance 41, en blindant la résistance de silicium polycrystallin 41 et le substrat 38 C'est-à-dire qu'en formant une couche conductrice, par exemple le puits N 39, entre le substrat 38 et le circuit de référence à largeur de bande interdite, et en appliquant une tension stable comme la tension de la masse VBB à la couche conductrice, le problème provoqué par la capacité parasite entre le substrat 38 et le circuit de référence à largeur de bande interdite, peut être
fondamentalement résolu.
Les courbes caractéristiques de la tension de référence VREF en comparaison avec le bruit de la tension du substrat VBB, selon le circuit BGR classique et le circuit BGR de la présente invention, sont montrées aux figures 5 A et 5 B, respectivement En se référant à la figure 5 A, dans le circuit BGR classique, la tension de référence VREF oscille avec le bruit de la tension de substrat VBB Cependant, comme dans la présente invention, si le puits N 39 recevant la tension constante est introduit entre le circuit BGR et le substrat 38, et si le condensateur 34 de compensation de fréquence et/ou le filtre passe-bas de RC 36 sont mis en place, une tension de référence stable VREF est produite comme cela est montré à la figure 5 B, même si du bruit de la tension de substrat
est produit.
Dans le mode de réalisation décrit ci-dessus, la couche conductrice 39 est insérée entre le circuit BGR et le substrat 38 dans le cas de la formation de la résistance 41 du circuit BGR au moyen d'une couche de silicium polycrystallin Cependant, il est facile de comprendre pour les personnes expérimentées dans la technique que l'ajout de la couche conductrice peut être réalisé, pour la formation de la résistance du circuit BGR, au moyen d'une couche de diffusion, dans ce cas la résistance de la couche de diffusion est formée sur la couche conductrice déposée sur la totalité de la face supérieure du substrat, et le type de conductivité de la couche conductrice est l'opposé
de celui du substrat semiconducteur.
Comme cela a été décrit ci-dessus, dans un circuit de production de tension de référence comportant un circuit BGR, selon la présente invention, puisqu'un puits de type N est formé entre le substrat et le circuit BGR, la consommation de courant est minimisée et une capacité parasite provoquée par le substrat et le circuit BGR est réduite En outre, la présente invention a pour effet qu'en disposant un condensateur pour compenser la fréquence et/ou un filtre passe-bas RC dans le circuit BGR, une tension de référence VREF indépendante de l'influence du bruit de la
tension de substrat peut être obtenue.
La présente invention ainsi conçue est susceptible de nombreuses modifications et variations, dont la totalité
sont à l'intérieur du domaine et du concept de l'invention.
Finalement, tous les détails peuvent être remplacés par
d'autres qui sont leurs équivalents techniques.
Claims (14)
1 Circuit de production d'une tension de référence comportant un premier moyen de résistance ( 26) connecté entre une borne de tension d'alimentation (Vcc) et un premier noeud ( 21), un second moyen de résistance ( 27) connecté entre ledit premier noeud ( 21) et un second noeud ( 23), un premier transistor bipolaire ( 28) dont le collecteur est connecté à sa base et dont l'émetteur est connecté à une borne de tension de la masse (Vss), un troisième moyen de résistance ( 29) connecté entre ledit premier noeud ( 21) et un troisième noeud ( 24), un second transistor bipolaire ( 30) dont le collecteur est connecté audit troisième noeud ( 24), et dont la base est connectée audit second noeud ( 23), un quatrième moyen de résistance ( 31) connecté entre l'émetteur dudit second transistor bipolaire ( 30) et ladite borne de tension de la masse (Vss) et un troisième transistor bipolaire ( 32) dont le collecteur et l'émetteur sont connectés respectivement audit premier noeud ( 21) et à ladite borne de tension de la masse (Vss) et dont la base est connectée audit troisième noeud ( 24), caractérisé en ce qu'un premier condensateur ( 33) est connecté entre ledit premier noeud ( 21) et ledit
troisième noeud ( 24).
2 Circuit de production de tension de référence selon la revendication 1, caractérisé en ce que ledit premier
condensateur ( 33) est utilisé pour compenser la fréquence.
3 Circuit de production de tension de référence selon la revendication 1, caractérisé en ce que chacun des moyens de résistance ( 26, 27, 29, 31) est une couche de silicium
polycrystallin ou une couche de diffusion.
4 Circuit de production de tension de référence selon la revendication 3, caractérisé en ce que ladite couche de silicium polycrystallin ( 41) est formée sur une couche conductrice ( 39) ayant un type de conductivité donné et recevant une tension constante, ladite couche conductrice étant disposée sur une face supérieure d'un substrat
semiconducteur ( 38) et sous une couche d'isolation ( 40).
Circuit de production de tension de référence selon la revendication 3, caractérisé en ce que ladite couche de diffusion est formée sur une couche conductrice ( 39) ayant un type de conductivité opposé à celui dudit substrat semiconducteur ( 38) et recevant la tension constante, ladite couche conductrice étant disposée sur ladite face
supérieure dudit substrat semiconducteur ( 38).
6 Circuit de production de tension de référence selon la revendication 1, caractérisé en ce qu'un filtre passe-bas ( 36) pour filtrer une tension de référence modifiée de façon transitoire par une tension de substrat
est en outre prévu.
7 Circuit de production de tension de référence selon la revendication 6, caractérisé en ce que ledit filtre passe-bas ( 36) est constitué d'un cinquième moyen de résistance ( 34) connecté entre ledit premier noeud ( 21) et une borne de sortie de tension de référence (VMF) et d'un second condensateur ( 35) connecté entre ladite borne de sortie de tension de référence (V F) et ladite borne de
tension de la masse (Vss).
8 Circuit de production de tension de référence selon la revendication 7, caractérisé en ce que les valeurs dudit cinquième moyen de résistance ( 34) et dudit second condensateur ( 35) sont déterminées de sorte que ledit filtre passe-bas ( 36) puisse laisser passer une fréquence plus petite qu'une largeur de bande de fréquence d'une
période de variation de ladite tension de substrat.
9 Circuit de production de tension de référence selon la revendication 7, caractérisé en ce que ledit cinquième moyen de résistance ( 34) est une couche de silicium
polycrystallin ou une couche de diffusion.
Circuit de production de tension de référence selon la revendication 9, caractérisé en ce que ladite couche de silicium polycrystallin ( 41) est formée sur ladite couche conductrice ( 39) ayant ledit type de conductivité donné et recevant la tension constante, ladite couche conductrice étant disposée sur ladite face il supérieure dudit substrat semiconducteur ( 38) et sous
ladite couche d'isolation ( 40).
11 Circuit de production de tension de référence selon la revendication 9, caractérisé en ce que ladite couche de diffusion est formée sur ladite couche conductrice ( 39) ayant le type de conductivité opposé à celui dudit substrat semiconducteur ( 38) et recevant la tension constante, ladite couche conductrice étant disposée sur ladite face supérieure dudit substrat semiconducteur
( 38).
12 Circuit de production d'une tension de référence comportant un premier moyen de résistance ( 26) connecté entre une borne de tension d'alimentation (Vcc) et un premier noeud ( 21), un second moyen de résistance ( 27) connecté entre ledit premier noeud ( 21) et un second noeud ( 23), un premier transistor bipolaire ( 28) dont le collecteur et la base sont connectés en commun audit second noeud ( 23), et dont l'émetteur est connecté à une borne de tension de la masse (V), un troisième moyen de résistance ( 29) connecté entre ledit premier noeud ( 21) et un troisième noeud ( 24), un second transistor bipolaire ( 30) dont le collecteur est connecté audit troisième noeud ( 24), et dont la base est connectée audit second noeud ( 23), un quatrième moyen de résistance ( 31) connecté entre l'émetteur dudit second transistor bipolaire ( 30) et ladite borne de tension de la masse (Vss), et un troisième transistor bipolaire ( 32) dont le collecteur, l'émetteur et la base sont connectés respectivement audit premier noeud ( 21), à la borne de tension de la masse (Vss) et audit troisième noeud ( 24), caractérisé en ce qu'un filtre passe-bas ( 36) pour filtrer une tension de référence modifiée de façon transitoire par une tension de substrat
est prévu.
13 Circuit de production de tension de référence selon la revendication 12, caractérisé en ce que ledit filtre passe-bas ( 36) est constitué d'un cinquième moyen de résistance ( 34) connecté entre ledit premier noeud ( 21) et une borne de sortie de référence (VREF), et d'un second condensateur ( 35) connecté entre ladite borne de tension de référence (VREF) et ladite borne de tension de la masse (Vss). 14 Circuit de production de tension de référence selon la revendication 13, caractérisé en ce que chacun des moyens de résistance ( 26, 27, 29, 31) est une couche de
silicium polycrystallin ou une couche de diffusion.
Circuit de production de tension de référence selon la revendication 14, caractérisé en ce que ladite couche de silicium polycrystallin ( 41) est formée sur une couche conductrice ( 39) ayant un type de conductivité donné et recevant une tension constante, ladite couche conductrice étant disposée sur une face supérieure d'un substrat semiconducteur ( 38) et sous une couche d'isolation
( 40).
16 Circuit de production de tension de référence selon la revendication 14, caractérisé en ce qu'un filtre passe-bas ( 36) pour filtrer une tension de référence modifiée de façon transitoire par une tension de substrat
est en outre prévu.
17 Circuit de production de tension de référence comportant une pluralité de transistors bipolaires ( 28, 30, 32) ayant un coefficient de température négatif et une pluralité de moyens de résistance ( 26, 27, 29, 31) ayant un coefficient de température positif, caractérisé en ce que lesdits moyens de résistance ( 26, 27, 29, 31) sont formés sur un substrat ( 38) d'un semiconducteur, une couche conductrice ( 39) ayant un type de conductivité donné et recevant une tension constante, une couche d'isolation ( 40) étant formées de manière successive sur ledit substrat ( 38)
dudit semiconducteur.
18 Circuit de production de tension de référence selon la revendication 17, caractérisé en ce que ledit circuit de production de tension de référence comprend en outre un condensateur ( 33) pour compenser la fréquence, et un filtre passe-bas ( 36) pour filtrer une tension de référence modifiée de façon transitoire par une tension de substrat.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910010193A KR930001577A (ko) | 1991-06-19 | 1991-06-19 | 기준전압 발생회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
FR2678081A1 true FR2678081A1 (fr) | 1992-12-24 |
Family
ID=19316014
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR9112742A Pending FR2678081A1 (fr) | 1991-06-19 | 1991-10-16 | Circuit de production de tension de reference. |
Country Status (7)
Country | Link |
---|---|
JP (1) | JPH04373158A (fr) |
KR (1) | KR930001577A (fr) |
DE (1) | DE4139163A1 (fr) |
FR (1) | FR2678081A1 (fr) |
GB (1) | GB2256949A (fr) |
IT (1) | IT1258344B (fr) |
TW (1) | TW208097B (fr) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940007298B1 (ko) * | 1992-05-30 | 1994-08-12 | 삼성전자 주식회사 | Cmos트랜지스터를 사용한 기준전압 발생회로 |
KR970010284B1 (en) * | 1993-12-18 | 1997-06-23 | Samsung Electronics Co Ltd | Internal voltage generator of semiconductor integrated circuit |
DE19618914C1 (de) * | 1996-05-10 | 1997-08-14 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
KR100333547B1 (ko) * | 1999-06-29 | 2002-04-24 | 박종섭 | 기준전압 발생기 |
DE10211912B4 (de) * | 2002-03-18 | 2004-02-05 | Infineon Technologies Ag | Integrierter Schaltkreis und Verfahren zum Steuern einer Stromversorgung desselben |
DE102011089402B4 (de) * | 2011-04-28 | 2015-07-16 | Zentrum Mikroelektronik Dresden Ag | Anordnung und Verfahren zur Erzeugung einer Ausgangsspannung |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6089956A (ja) * | 1983-10-24 | 1985-05-20 | Toshiba Corp | 半導体装置 |
JPS61172364A (ja) * | 1985-09-27 | 1986-08-04 | Nec Corp | 定電圧回路を形成した半導体装置 |
US4795961A (en) * | 1987-06-10 | 1989-01-03 | Unitrode Corporation | Low-noise voltage reference |
WO1990012353A1 (fr) * | 1989-04-01 | 1990-10-18 | Robert Bosch Gmbh | Source de tension de reference de precision |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5849449B2 (ja) * | 1977-08-03 | 1983-11-04 | 大和製罐株式会社 | 空気流による物体搬送方法 |
US4277739A (en) * | 1979-06-01 | 1981-07-07 | National Semiconductor Corporation | Fixed voltage reference circuit |
US4553083A (en) * | 1983-12-01 | 1985-11-12 | Advanced Micro Devices, Inc. | Bandgap reference voltage generator with VCC compensation |
JPS60229125A (ja) * | 1984-04-26 | 1985-11-14 | Toshiba Corp | 電圧出力回路 |
JPS6132565A (ja) * | 1984-07-25 | 1986-02-15 | Nec Corp | Mos集積回路 |
US4795918A (en) * | 1987-05-01 | 1989-01-03 | Fairchild Semiconductor Corporation | Bandgap voltage reference circuit with an npn current bypass circuit |
US4849933A (en) * | 1987-05-06 | 1989-07-18 | Advanced Micro Devices, Inc. | Bipolar programmable logic array |
JPS6455623A (en) * | 1987-08-27 | 1989-03-02 | Fujitsu Ltd | Reference voltage generating circuit |
US4906863A (en) * | 1988-02-29 | 1990-03-06 | Texas Instruments Incorporated | Wide range power supply BiCMOS band-gap reference voltage circuit |
-
1991
- 1991-06-19 KR KR1019910010193A patent/KR930001577A/ko not_active IP Right Cessation
- 1991-10-05 TW TW080107867A patent/TW208097B/zh active
- 1991-10-11 JP JP3263700A patent/JPH04373158A/ja active Pending
- 1991-10-16 FR FR9112742A patent/FR2678081A1/fr active Pending
- 1991-11-15 GB GB9124287A patent/GB2256949A/en not_active Withdrawn
- 1991-11-28 DE DE4139163A patent/DE4139163A1/de not_active Ceased
-
1992
- 1992-01-16 IT ITRM920026A patent/IT1258344B/it active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6089956A (ja) * | 1983-10-24 | 1985-05-20 | Toshiba Corp | 半導体装置 |
JPS61172364A (ja) * | 1985-09-27 | 1986-08-04 | Nec Corp | 定電圧回路を形成した半導体装置 |
US4795961A (en) * | 1987-06-10 | 1989-01-03 | Unitrode Corporation | Low-noise voltage reference |
WO1990012353A1 (fr) * | 1989-04-01 | 1990-10-18 | Robert Bosch Gmbh | Source de tension de reference de precision |
Non-Patent Citations (3)
Title |
---|
IEEE 1990 BIPOLAR CIRCUITS AND TECHNOLOGY MEETING 17 Septembre 1990, pages 214 - 218 PEASE 'THE DESIGN OF BAND-GAP REFERENCE CIRCUITS : TRIALS AND TRIBULATIONS' * |
PATENT ABSTRACTS OF JAPAN vol. 10, no. 379 (E-465)(2436) 18 Décembre 1986 & JP-A-61 172 364 ( NEC CORPORATION ) * |
PATENT ABSTRACTS OF JAPAN vol. 9, no. 240 (E-345)26 Septembre 1985 & JP-A-60 089 956 ( TOSHIBA K.K ) * |
Also Published As
Publication number | Publication date |
---|---|
IT1258344B (it) | 1996-02-26 |
ITRM920026A1 (it) | 1993-07-16 |
ITRM920026A0 (it) | 1992-01-16 |
JPH04373158A (ja) | 1992-12-25 |
GB9124287D0 (en) | 1992-01-08 |
DE4139163A1 (de) | 1992-12-24 |
GB2256949A (en) | 1992-12-23 |
KR930001577A (ko) | 1993-01-16 |
TW208097B (fr) | 1993-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2670035A1 (fr) | Circuit de production de tension de reference d'un dispositif de memoire a semiconducteurs. | |
EP3176669B1 (fr) | Circuit de génération d'une tension de référence | |
FR2842317A1 (fr) | Source de tension de reference, capteur de temperature, detecteur de seuil de temperature, puce et systeme correspondant | |
CH642451A5 (fr) | Dispositif detecteur de temperature. | |
FR2693587A1 (fr) | Dispositif de mémoire à semi-conducteur avec une structure à puits triple. | |
FR2887650A1 (fr) | Circuit fournissant une tension de reference | |
EP3262403B1 (fr) | Capteur d'humidite avec module thermique | |
EP0756223B1 (fr) | Générateur de référence de tension et/ou de courant en circuit intégré | |
US4853646A (en) | Temperature compensated bipolar circuits | |
FR2832819A1 (fr) | Source de courant compensee en temperature | |
FR2678081A1 (fr) | Circuit de production de tension de reference. | |
FR2845781A1 (fr) | Generateur de tension de type a intervalle de bande | |
FR2729762A1 (fr) | Circuit de detection de tension compense en technologie et en temperature | |
FR3072481B1 (fr) | Dispositif de generation d'un signal aleatoire | |
FR2721119A1 (fr) | Source de courant stable en température. | |
FR2576431A1 (fr) | Circuit generateur de tension de reference | |
FR2881850A1 (fr) | Circuit de generation d'une tension de reference flottante, en technologie cmos | |
FR2503933A1 (fr) | Circuit integre comprenant un reseau de transistors | |
FR3104344A1 (fr) | Circuit électronique de diviseur de tension en technologie FDSOI | |
EP0546919B1 (fr) | Transistor bipolaire à hétérojonction insensible à la variation de la température extérieure et circuit intégré associé | |
EP1326155A1 (fr) | Générateur de tension de référence à performances améliorées | |
EP0562980A1 (fr) | Pont diviseur auto-protégé | |
EP0380166A1 (fr) | Dispositif semiconducteur intégré incluant un transistor à effet de champ à grille isolée et polarisée en continu à un niveau élevé pour produire une zone de conductance différentielle négative de drain | |
EP1384267B1 (fr) | Dispositif d'ajustement des circuits avant mise en boitier | |
FR2491666A1 (fr) | Dispositif semi-conducteur de memorisation, tel que par exemple une memoire dynamique a acces direct du type mos |