FR2881850A1 - Circuit de generation d'une tension de reference flottante, en technologie cmos - Google Patents

Abstract

Ce circuit de génération d'une tension de référence indépendante de la température, qui est implanté sur un substrat selon une technologie CMOS, comporte un premier étage d'élaboration d'un premier courant proportionnel à la température et un deuxième étage d'élaboration d'un deuxième courant inversement proportionnel à la température, ces premier et deuxième courants étant sommés dans une résistance raccordée à une tension distincte de la masse du premier et du deuxième étage constituée par la tension du substrat sur lequel est implanté le circuit.

Description

Circuit de génération d'une tension de référence flottante, en technologie

CMOS

L'invention concerne les références de tension et se rapporte, plus particulièrement, à un circuit de génération d'une telle tension de référence.

Les tensions de référence précises et stables, c'est-à-dire, principalement indépendantes de la température, mais également des tensions d'alimentation, sont des circuits essentiels pour la réalisation des circuits intégrés analogiques. En effet, les caractéristiques de fonctionnement des circuits actifs analogiques sont fixés par la valeur des tensions de référence qu'ils utilisent. C'est en particulier le cas des circuits de conversion analogique-numérique ou numérique-analogique, dont la résolution est directement liée à la stabilité de la tension de référence utilisée pour la réalisation de la conversion.

Il existe, à ce jour, diverses techniques permettant de générer une tension de référence stable. On pourra en effet se référer aux circuits de génération de tension de référence basés sur le principe de l'énergie de bande interdite, communément désignés par l'homme du métier par circuit de référence band-gap .

Comme on le voit sur la figure 1, qui représente le principe général d'un tel circuit, l'indépendance de la tension de référence vis-à-vis des variations de température est basée sur l'utilisation de deux diodes Dl et D2 qui ont des surfaces actives différentes et qui sont traversées par un même courant. La cathode C de chaque diode est raccordée au substrat Sub. Les deux diodes Dl et D2 sont implantées dans deux branches respectives B1 et B2 du circuit. Ces deux branches sont alimentées par une tension Vdd par l'intermédiaire d'un transistor MOS M1. Une première branche, à savoir la branche désignée par la référence B1 est pourvue de deux résistances R1 et R3 placées en série entre la source du transistor MOS Ml et l'anode de la diode Dl. La deuxième branche B2 est pourvue d'une résistance R2 identique à la résistance RI. Un amplificateur opérationnel A impose un niveau de tension identique entre un premier noeud N1 placé entre les résistances R1 et R3 de la première branche Bl et un noeud N2 de la deuxième branche B2 situé entre la résistance R2 et l'anode de la diode D2.

Les résistances Rl et R2 sont identiques. Comme indiqué précédemment, et en raison de la présence de l'amplificateur opérationnel A, les courants circulant dans les branches B1 et B2 sont identiques. L'identité de tension entre les noeuds Ni et N2 impose que: I x R3 + KT In I =KTIn I q IS1 q IS2 dans laquelle: K désigne la constante de Boltzmann, q est la charge de l'électron, T est la température de fonctionnement du circuit en degrés K, et IS1 et IS2 désignent respectivement le courant de saturation des diodes Dl et D2.

Cette relation implique que: I = 1-x KT lna R3 q dans laquelle a est le rapport de surfaces des diodes Dl et D2. La tension de référence délivrée par ce circuit est donc donnée 25 par la relation: R2 KT Vref = x lna+ Vd2 R3 q Vd2 désignant la tension aux bornes de la diode D2.

Cette équation (3) montre que la tension de référence peut être considérée comme constituée par la somme de deux termes. L'un est (1) (2) (3) proportionnel à la température alors que la tension de diode Vd2 lui est inversement proportionnel. En choisissant judicieusement le rapport R3, on peut obtenir une tension de référence peu dépendante de la température.

Cependant, comme on le sait, en technologie CMOS, les diodes sont réalisées en utilisant une jonction base-émetteur d'une transistor bipolaire. Un tel transistor a un gain faible. En outre, le collecteur est référencé au substrat du circuit. Ainsi, comme on le conçoit, ce type de circuit présente un certain nombre d'inconvénients majeurs, notamment en raison du fait que dans le cas où le substrat est affecté par des courants parasites à basse ou haute fréquence, ces parasites peuvent se propager jusqu'à la sortie du circuit et affecter le niveau de tension de référence. En tout état de cause, la tension de référence est définie par rapport à la tension du substrat de sorte que toute variation de tension au sein du substrat se traduit par une variation consécutive de la tension de référence.

Cet inconvénient peut être rédhibitoire lorsque l'on cherche à commander un écran de visualisation de type LCD ( Liquid Cristal Display ) dans lequel on transforme les signaux de type analogique des entrées rouge, verte et bleue en des signaux de type numérique qui sont ensuite traités par des algorithmes adaptés afin d'adresser les matrices LCD. La synchronisation est réalisée en utilisant des impulsions de synchronisation de ligne, soit sur un front montant, soit sur un front descendant. Cette impulsion est relativement déformée.

Or, il est nécessaire de déclencher lors de la synchronisation sur des niveaux bien reproductibles, quelles que soient la température et les variations de tension d'alimentation. En outre, les circuits CMOS numériques utilisés pour commander l'écran de visualisation LCD ont tendance à générer un bruit de commutation important sur le substrat.

La synchronisation est donc effectuée en utilisant des comparateurs à hystérésis avec des seuils aussi indépendants que possible aussi bien de la température que des tensions d'alimentation.

Au vu de ce qui précède, le but que se propose d'atteindre l'invention est de fournir une tension de référence indépendante de la température mais également de la tension du substrat sur lequel est implanté le circuit de génération de la tension de référence.

L'invention a donc pour objet un circuit de génération d'une tension de référence indépendant de la température qui est implanté sur un substrat selon une technologie CMOS, qui comporte un premier étage d'élaboration d'un premier courant proportionnel à la température et un deuxième étage d'élaboration d'un deuxième courant inversement proportionnel à la température, et des moyens pour sommer les premier et deuxième courants dans une résistance raccordée à une tension distincte et indépendante électriquement de la masse des premier et deuxième étages, constituée par la tension du substrat sur lequel est implanté le circuit.

Dans un mode de réalisation, le premier étage comprend deux branches de circuit en parallèle dans lesquelles circule un même courant, une première branche du circuit comprenant une première diode et une deuxième branche de circuit comprenant une deuxième diode et une résistance branchées en série.

Par exemple, les première et deuxième diodes sont chacune forméès par une jonction base-émetteur d'un transistor bipolaire.

Selon une autre caractéristique de l'invention, le circuit comporte en outre un circuit miroir de courant imposant un même courant dans chacune des branches.

Les branches comprennent respectivement un premier et un deuxième transistors MOS identiques connectés l'un entre le miroir de courant et ladite première diode et l'autre entre le miroir de courant et ladite résistance de manière à imposer une différence de potentiel identique entre, d'une part, la première diode et, d'autre part la deuxième diode et ladite résistance, le premier courant proportionnel à la température étant constitué par le courant imposé dans ladite résistance sous l'effet des variations de tension proportionnelles à la température aux bornes de la deuxième diode.

Selon encore une autre caractéristique de l'invention, les diodes ont des surfaces actives différentes.

En ce qui concerne le deuxième étage, celui-ci comprend des moyens pour asservir la tension aux bornes d'une troisième résistance sur une tension aux bornes d'une troisième diode relativement à la tension du substrat, le deuxième courant inversement proportionnel à la température étant constitué par le courant traversant ladite résistance.

Par exemple, les premier et les deuxième courants sont prélevés au moyen d'un circuit miroir de courant.

Dans un mode de mise en oeuvre, ce circuit comporte en outre un circuit de démarrage.

D'autres buts, caractéristiques et avantages de l'invention apparaîtront à la lecture de la description suivante, donnée uniquement à titre d'exemple non limitatif, et faite en référence aux dessins annexés sur lesquels: la figure 1, dont il a déjà été fait mention, illustre l'architecture générale d'un circuit générateur d'une tension de référence conforme à l'état de la technique; - la figure 2 montre le circuit du premier étage d'élaboration du courant proportionnel à la température; et - la figure 3 montre le circuit du deuxième étage d'élaboration du deuxième courant inversement proportionnel à la température.

Sur les figures 2 et 3, on a représenté les premier et deuxième étages d'un circuit de génération d'une tension de référence conforme à l'invention. Ces étages sont respectivement destinés à délivrer un courant proportionnel à la température et un courant proportionnel à une tension de diode formée par la jonction PN d'un transistor bipolaire, c'est-à-dire inversement proportionnel à la température.

En se référant à la figure 2, on va tout d'abord décrire la constitution du premier étage d'élaboration du courant proportionnel à la température.

Ce premier circuit est basé sur l'utilisation de deux diodes à coefficient de surface différents et qui présentent dès lors un rapport de surface a prédéterminé, qui sont traversées par des courants identiques. On pourrait également, en variante, faire passer deux courants différents à travers des diodes ayant un même coefficient de surface.

Comme on le voit sur la figure 2, les deux diodes sont formées chacune par la jonction PN d'un transistor PNP, Q1, Q2, dont la base et le collecteur sont portés à la tension du substrat Vsub.

Ces transistors Ql et Q2 sont implantés respectivèment dans deux branches B' l et B'2 du circuit qui s'étendent entre une tension d'alimentation Vdd et le substrat. Elles sont associées à un circuit miroir de courant formé par l'association de deux transistors MOS M2 et M3, dont la source est alimentée par la tension Vdd, la grille de l'un des transistors étant raccordée à la grille de l'autre transistor. Ces transistors sont identiques et présentent ainsi une tension Vgs identique.

En outre, la grille des transistors M2 et M3 est raccordée au drain du transistor M3.

Grâce à cet agencement, et en particulier à l'identité des tensions Vgs, les courants I circulant dans les branches B' l et B'2 sont identiques.

En outre, chaque branche B' l et B'2 est pourvue de troisième et quatrième transistors MOS M4 et M5 identiques dont les grilles sont connectées entre elles. Le drain du troisième transistor M4 est raccordé au drain du transistor M2 du miroir de courant et la source de ce transistor M4 est connectée à l'émetteur du transistor Q1.

En ce qui concerne l'autre branche B'2, le drain du quatrième transistor M5 est raccordé au drain du deuxième transistor M3 du circuit miroir de courant, tandis qu'une résistance R4 est interposée entre la source du transistor M5 et l'émetteur du transistor Q2.

On voit enfin sur la figure 2 qu'un cinquième transistor M6 est utilisé pour recopier le courant proportionnel à la température qui circule en particulier dans la branche B'2. On voit en effet que la grille du transistor M6 est raccordée à la grille du transistor M3, que la source de ce transistor M6 est alimentée par la tension Vdd, le drain de ce transistor M6 délivrant, quant à lui, le courant Il proportionnel à la température.

Ce circuit fonctionne de la manière suivante.

Les transistors M4 et M5 sont identiques de sorte que la tension Vgs4 entre la grille et la source du transistor M4 est égale à la tensionVgs5 entre la grille et la source du transistor M5.

On peut donc écrire la relation suivante: V BEQ1+V Sub=V BEQ2 + R4I+V Sub (4) dans laquelle VBEQ1 et VBEQ2 désignent les tensions base-émetteur des transistors Q1 et Q2, respectivement.

On a donc:

KT KT I

ln-- + R4I = l n q I sQz q I SQ où ISQ1 et ISQ2 désignent le courant de saturation des diodes Q1 et Q2, le courant Ilrecopié est donc: 1 KT I1=-lna R3 q Ainsi, comme on le conçoit, grâce à ce circuit, ni la tension Vdd, ni la tension de substrat, n'apparaît dans la relation (6) décrivant le courant Il.

Mais, le circuit représenté sur la figure 2 présente deux points de fonctionnement stable, l'un correspondant à une valeur Il délivrée nulle et l'autre correspondant à la valeur particulière désirée proportionnelle à la température. Un circuit auxiliaire de démarrage (5) (6) (non représenté) est donc prévu évitant un verrouillage du circuit sur le point de fonctionnement correspondant à un courant de tension nulle à la mise sous tension et n'ayant aucune fonction en régime établi. Divers types de circuit de démarrage approprié, de type classique, peuvent convenir à cet égard pour un tel circuit de démarrage. Par exemple, un tel circuit peut être basé sur l'utilisation d'un transistor convenablement polarisé pour être passant alors que Vgs4 = 0 et pour être bloqué lorsque Vgs4 a atteint sa valeur nominale.

On va maintenant décrire en référence à la figure 3 la constitution du deuxième étage d'élaboration du deuxième courant inversement proportionnel à la température.

Ce circuit comporte également deux branches B" l et B"2 qui s'étendent entre une source de tension Vdd et la tension de substrat Vsub.

La première branche B" l comporte une source de courant I2, qui alimente un troisième transistor bipolaire PNP Q3 dont la base et le collecteur sont reliés au potentiel du substrat Vsub et dont l'émetteur est alimenté par la source de courant I2.

En ce qui concerne la deuxième branche B"2, celle-ci comporte un transistor MOS de type P M7 dont la source est alimentée par la tension Vdd et dont le drain est positionné au potentiel Vsub par l'intermédiaire d'une résistance R5. Un amplificateur opérationnel Al dont les bornes inverseuses et non inverseuses sont raccordées respectivement à l'émetteur du transistor Q3 et au drain du transistor MOS M7 et dont la sortie est raccordée à la grille de ce transistor M7 impose que la tension de l'émetteur du transistor Q3 et la tension du drain du transistor M7 soit égales.

Enfin, un transistor MOS M8, dont la source est positionnée au potentiel Vdd, dont la grille est raccordée à la grille du transistor M7 et dont le drain est raccordé à une tension distincte, de préférence la masse, du substrat sur lequel est implanté le circuit de génération selon l'invention, par l'intermédiaire d'une résistance R6, permet de recopier le courant circulant dans la deuxième branche D'2. Cette tension ou masse distincte est par exemple issue du découplage extérieur du circuit et ne sert qu'au raccordement à la masse de cette portion de circuit. Elle n'est donc pas soumise aux perturbations liées à la présence des courants parasites. On voit également sur la figure 3 que le noeud commun N3 entre le drain du transistor M8 et la résistance R3 reçoit le courant II de sortie du premier étage (figure 2).

Ce circuit fonctionne de la façon suivante.

Comme indiqué précédemment, la tension de l'émetteur VBEQ3 du transistor Q3 est égale à la tension du drain du transistor M7. On peut donc écrire: VBEQ3 + VSub = R5I3 + VSub (7) Dans laquelle I3 désigne le courant circulant dans la deuxième branche B"2.

On a donc I 1BEQ, 3 _ -R5 Ce courant I3 est inversement proportionnel à la température et indépendant de la tension d'alimentation Vdd et de la tension du 20 substrat Vsub.

Il convient donc simplement, pour obtenir une tension de référence stable en température et indépendante de la tension de substrat, de sommer les courants II, issus du premier étage et le courant 12, délivré par le deuxième étage dans un noeud N3. Ceci est effectué au niveau du drain du transistor M8. On récupère ainsi, en sortie, aux bornes de la résistance R6, une tension de référence Vref stable en température et indépendante de la tension d'alimentation Vdd et de la tension du substrat Vsub. Cette tension constitue ainsi une tension de référence flottante.

On notera qu'il est également possible de découpler la sortie par un condensateur de valeur relativement importante afin de conserver une efficacité convenable à haute fréquence où les couplages se font par capacité parasite. (8)

On notera enfin que la tension obtenue.présente une haute impédance de sortie. Si l'on souhaite obtenir une faible impédance de sortie, on adjoindra (en sortie) un amplificateur suiveur.

Claims (10)

REVENDICATIONS

1. Circuit de génération d'une tension de référence indépendante de la température, ledit circuit étant implanté sur un substrat selon une technologie CMOS, caractérisé en ce qu'il comporte un premier étage d'élaboration d'un premier courant (Il) proportionnel à la température et un deuxième étage d'élaboration d'un deuxième courant (I3) inversement proportionnel à la température, et des moyens (N3) pour sommer les premier et deuxième courants dans une résistance (R6) raccordée à une tension distincte et indépendante électriquement de la masse des premier et deuxième étages constituée par la tension du substrat sur lequel est implanté le circuit.

2. Circuit selon la revendication 1, caractérisé en ce que le premier étage comprend deux branches (B' 1, B'2) de circuit en parallèle dans lesquelles circule un même courant, une première branche du circuit comprenant une première diode (QI) et une deuxième branche du circuit comprenant une deuxième diode (Q2) et une résistance (R4) branchées en série.

3. Circuit selon la revendication 2, caractérisé en ce que les première et deuxième diodes sont chacune formées par une jonction base-émetteur d'un transistor bipolaire (Q1, Q2).

4. Circuit selon l'une des revendications 2 et 3, caractérisé en ce qu'il comporte en outre un circuit miroir de courant (M2, M3) imposant un même courant dans chacune des deux branches (B' 1, B'2) de circuit du premier étage.

5. Circuit selon l'une quelconque des revendications 2 à 4, caractérisé en ce que les branches comprennent respectivement un premier et un deuxième transistors MOS (M4, M5) identiques connectés l'un entre le miroir de courant (M2, M3) et ladite première diode (Q1) et l'autre entre le miroir de courant et ladite résistance (R4) de manière à imposer une différence de potentiel identique entre, d'une part, la première diode (Q1) et, d'autre part, la deuxième diode (Q2), et la résistance (R4) , le premier courant (Il) proportionnel à la température étant constitué par le courant imposé dans ladite résistance (R4) sous l'effet des variations de tension proportionnelles à la température aux bornes de ladite deuxième diode (Q2).

6. Circuit selon l'une quelconque des revendications 2 à 5, caractérisé en ce que les diodes ont des surfaces actives différentes.

7. Circuit selon l'une quelconque des revendications 1 à 6, caractérisé en ce que le deuxième étage comprend des moyens (Al) pour asservir la tension aux bornes d'une troisième résistance (R5) sur une tension aux bornes d'une troisième diode (Q3) relativement à la tension de substrat (Vsub), le deuxième courant inversement proportionnel à la température étant constitué par le courant (I3) traversant ladite troisième résistance.

8. Circuit selon l'une des revendications 5 et 7, caractérisé en ce que les premier et deuxième courants sont prélevés au moyen d'un circuit miroir de courant.

9. Circuit selon l'une quelconque des revendications 1 à 8, caractérisé en ce qu'il comporte en outre un circuit auxiliaire de démarrage du premier étage.

10. Circuit selon l'une quelconque des revendications 1 à 9, caractérisé en ce qu'il comporte en outre en sortie un amplificateur suiveur.