JPH033969B2 - - Google Patents
Info
- Publication number
- JPH033969B2 JPH033969B2 JP13684280A JP13684280A JPH033969B2 JP H033969 B2 JPH033969 B2 JP H033969B2 JP 13684280 A JP13684280 A JP 13684280A JP 13684280 A JP13684280 A JP 13684280A JP H033969 B2 JPH033969 B2 JP H033969B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic switch
- switching
- magnetically controlled
- controlled electronic
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003071 parasitic effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims description 3
- 230000001747 exhibiting effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000000295 complement effect Effects 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 101100421907 Arabidopsis thaliana SOT14 gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
- H03K17/965—Switches controlled by moving an element forming part of the switch
- H03K17/97—Switches controlled by moving an element forming part of the switch using a magnetic movable element
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/14—Electronic commutators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、半導体集積回路の形態の磁気制御電
子スイツチであつて、前記の集積回路内に設けた
ホール素子により制御されるスイツチング通路を
有する磁気制御電子スイツチに関するものであ
る。
子スイツチであつて、前記の集積回路内に設けた
ホール素子により制御されるスイツチング通路を
有する磁気制御電子スイツチに関するものであ
る。
上述したスイツチは（例えばSprague社の型番
ULS−3006TおよびTexas Instruments社の型番
TL170Cとして）既知である。
ULS−3006TおよびTexas Instruments社の型番
TL170Cとして）既知である。
しかし、これらの既知のスイツチの使用には限
界がある。その理由は、これらの既知のスイツチ
は１つの電流方向でのみ作動しうるにすぎず（す
なわちこれらのスイツチはユニポーラである）、
回路の最も負の電位のみをスイツチを経て出力端
子に供給しうるにすぎず、最大出力電流は約
20mA程度にすぎず、これらの既知のスイツチは
スイツチング時に著るしいヒスラリシス特性を呈
する（すなわちターン・オン磁界強度がターン・
オフ磁界強度よりも可成り高くなる）為である。
これらの特性は上述したスイツチの使用を可成り
制限し、特にモータを制御する場合の使用を制限
する。
界がある。その理由は、これらの既知のスイツチ
は１つの電流方向でのみ作動しうるにすぎず（す
なわちこれらのスイツチはユニポーラである）、
回路の最も負の電位のみをスイツチを経て出力端
子に供給しうるにすぎず、最大出力電流は約
20mA程度にすぎず、これらの既知のスイツチは
スイツチング時に著るしいヒスラリシス特性を呈
する（すなわちターン・オン磁界強度がターン・
オフ磁界強度よりも可成り高くなる）為である。
これらの特性は上述したスイツチの使用を可成り
制限し、特にモータを制御する場合の使用を制限
する。
本発明の目的は、上述した種類の電子スイツチ
を一層多方面に使用しうるようにし、特に追加の
回路なくしてモータ用の電子整流子として用いる
のに適したものとすることにある。
を一層多方面に使用しうるようにし、特に追加の
回路なくしてモータ用の電子整流子として用いる
のに適したものとすることにある。
本発明は、半導体集積回路の形態の磁気制御電
子スイツチであつて、前記の集積回路内に設けら
れ値B0を有する磁界に相当するオフセツトを呈
するホール素子により制御されるスイツチング通
路を有する磁気制御電子スイツチにおいて、第１
入力端子と出力端子との間に第１スイツチング通
路を配置し、第２入力端子と前記の出力端子との
間に第２スイツチング通路を配置し、ホール素子
に対し垂直な成分Ｂを有する磁界がスイツチに加
えられた際に、ΔB／２を零に等しいか或いは零よ りも大きなしきい値として Ｂ＞B0＋ΔB／２ の場合に第１スイツチング通路が閉成し且つ第２
スイツチング通路が開放し、 Ｂ＜B0−ΔB／２ の場合に第１スイツチング通路が開放し且つ第２
スイツチング通路が閉成し、 前記のスイツチング通路の開放状態と閉成状態
との間の遷移状態を考慮する因子を０＜ε＜１と
して ｜Ｂ−B0｜＜ΔB／２×ε の場合に２つのスイツチング通路が開放するよう
に２つのスイツチング通路を制御しうるようにし
たことを特徴とする。
子スイツチであつて、前記の集積回路内に設けら
れ値B0を有する磁界に相当するオフセツトを呈
するホール素子により制御されるスイツチング通
路を有する磁気制御電子スイツチにおいて、第１
入力端子と出力端子との間に第１スイツチング通
路を配置し、第２入力端子と前記の出力端子との
間に第２スイツチング通路を配置し、ホール素子
に対し垂直な成分Ｂを有する磁界がスイツチに加
えられた際に、ΔB／２を零に等しいか或いは零よ りも大きなしきい値として Ｂ＞B0＋ΔB／２ の場合に第１スイツチング通路が閉成し且つ第２
スイツチング通路が開放し、 Ｂ＜B0−ΔB／２ の場合に第１スイツチング通路が開放し且つ第２
スイツチング通路が閉成し、 前記のスイツチング通路の開放状態と閉成状態
との間の遷移状態を考慮する因子を０＜ε＜１と
して ｜Ｂ−B0｜＜ΔB／２×ε の場合に２つのスイツチング通路が開放するよう
に２つのスイツチング通路を制御しうるようにし
たことを特徴とする。
本発明によつて得られる利点は、特に、本発明
によるスイツチが極めて多方面（簡単な磁気作動
スイツチから小型電気機械における任意の位相数
を有するブリツジ整流子まで）に亘つているとい
うことと、スイツチング作動が最適となる為にス
イツチの効率が高くなるということと、本発明に
よるスイツチは追加の措置を講じることなく誘導
性負荷をスイツチングせしめるのに適してるとい
うことと、本発明によるスイツチは、モノリシツ
ク集積回路の形態で接点箔上に装着した場合にモ
ータのギヤツプ内に容易に配置しうるということ
と、回路のある点を導出することによりホール素
子（ホール発電機）から生じる制御信号を外部信
号と組合せて制御作動を変更しうるということで
ある。
によるスイツチが極めて多方面（簡単な磁気作動
スイツチから小型電気機械における任意の位相数
を有するブリツジ整流子まで）に亘つているとい
うことと、スイツチング作動が最適となる為にス
イツチの効率が高くなるということと、本発明に
よるスイツチは追加の措置を講じることなく誘導
性負荷をスイツチングせしめるのに適してるとい
うことと、本発明によるスイツチは、モノリシツ
ク集積回路の形態で接点箔上に装着した場合にモ
ータのギヤツプ内に容易に配置しうるということ
と、回路のある点を導出することによりホール素
子（ホール発電機）から生じる制御信号を外部信
号と組合せて制御作動を変更しうるということで
ある。
以下図面につき説明する。
第１図は磁気制御しうる従来のユニポーラスイ
ツチを有する簡単な回路を示す。このスイツチは
前述した欠点を有する。
ツチを有する簡単な回路を示す。このスイツチは
前述した欠点を有する。
第２図は本発明によるスイツチ１０を有する回
路を示し、この場合第１入力端子１と負荷１１が
接続された出力端子２との間に第１スイツチング
通路３を配置し、第２入力端子４と出力端子２と
の間に第２スイツチング通路５を配置する。負荷
１１を附勢する電流源１２は２つの入力端子１お
よび４に接続する。スイツチ１０内のホール素子
（図示せず）に垂直な成分Ｂを有する外部供給磁
界により２つのスイツチング通路３および５を制
御し、 Ｂ＞B0＋ΔB／２ の場合に第１スイツチング通路３が閉成され、 Ｂ＜B0−ΔB／２ の場合に第２スイツチング通路５が閉成され、 ｜Ｂ−B0｜＜ΔB／２×ε の場合に２つのスイツチング通路３および５が開
放されるようにする。ここにB0はホール素子の
オフセツトによつて与えられる磁界の値であり、
この値は実際のスイツチの場合25mTよりも小さ
い。εは回路素子の公差にも基づく、スイツチン
グ通路の開放状態および閉成状態間の遷移状態を
考慮する為の値であり、この値は実際のスイツチ
の場合0.5〜１である。
路を示し、この場合第１入力端子１と負荷１１が
接続された出力端子２との間に第１スイツチング
通路３を配置し、第２入力端子４と出力端子２と
の間に第２スイツチング通路５を配置する。負荷
１１を附勢する電流源１２は２つの入力端子１お
よび４に接続する。スイツチ１０内のホール素子
（図示せず）に垂直な成分Ｂを有する外部供給磁
界により２つのスイツチング通路３および５を制
御し、 Ｂ＞B0＋ΔB／２ の場合に第１スイツチング通路３が閉成され、 Ｂ＜B0−ΔB／２ の場合に第２スイツチング通路５が閉成され、 ｜Ｂ−B0｜＜ΔB／２×ε の場合に２つのスイツチング通路３および５が開
放されるようにする。ここにB0はホール素子の
オフセツトによつて与えられる磁界の値であり、
この値は実際のスイツチの場合25mTよりも小さ
い。εは回路素子の公差にも基づく、スイツチン
グ通路の開放状態および閉成状態間の遷移状態を
考慮する為の値であり、この値は実際のスイツチ
の場合0.5〜１である。
更に第２図に示すようにバイパスフリーホイー
ルダイオード６および７をスイツチング通路３お
よび５とそれぞれ並列に接続し、これにより、誘
導性の負荷或いは能動負荷の場合に、２つの制御
負荷区分がターン・オフした際にも負荷電流が得
られるようにする。
ルダイオード６および７をスイツチング通路３お
よび５とそれぞれ並列に接続し、これにより、誘
導性の負荷或いは能動負荷の場合に、２つの制御
負荷区分がターン・オフした際にも負荷電流が得
られるようにする。
第３図は２つのスイツチ１０および２０を有す
るブリツジ回路を示す。この回路は例えばモータ
用の整流子ブリツジ回路とすることができ、この
場合このモータの固定子巻線は負荷１１を以つて
構成される。
るブリツジ回路を示す。この回路は例えばモータ
用の整流子ブリツジ回路とすることができ、この
場合このモータの固定子巻線は負荷１１を以つて
構成される。
第４図は本発明によるスイツチをモノリシツク
集積回路の形態で示す回路図である。右側には３
つの接続端子１，２および４と、フリーホイール
ダイオード６および７と、スイツチング通路とし
て作用するトランジスタＴ３およびＴ１８とを配
置する。フリーホイールダイオード７はトランジ
スタＴ３の寄生基板ダイオードを以つて構成さ
れ、一方フリーホイールダイオード６はベース・
エミツタ接合を短絡したトランジスタを以つて構
成される。スイツチング通路５を構成するトラン
ジスタＴ３はトランジスタＴ４と相俟つてダーリ
ントン回路を構成し、このダーリントン回路は電
流ミラーＴ２１，Ｔ２２，Ｔ２３によつて駆動さ
れる。
集積回路の形態で示す回路図である。右側には３
つの接続端子１，２および４と、フリーホイール
ダイオード６および７と、スイツチング通路とし
て作用するトランジスタＴ３およびＴ１８とを配
置する。フリーホイールダイオード７はトランジ
スタＴ３の寄生基板ダイオードを以つて構成さ
れ、一方フリーホイールダイオード６はベース・
エミツタ接合を短絡したトランジスタを以つて構
成される。スイツチング通路５を構成するトラン
ジスタＴ３はトランジスタＴ４と相俟つてダーリ
ントン回路を構成し、このダーリントン回路は電
流ミラーＴ２１，Ｔ２２，Ｔ２３によつて駆動さ
れる。
しかし、スイツチング通路Ｔ３を構成するトラ
ンジスタＴ１８はトランジスタＴ１９およびＴ２
０によつて駆動され、これらトランジスタＴ１９
およびＴ２０は電流ミラーＴ２６，Ｔ２７，Ｔ２
８によつて駆動される。
ンジスタＴ１８はトランジスタＴ１９およびＴ２
０によつて駆動され、これらトランジスタＴ１９
およびＴ２０は電流ミラーＴ２６，Ｔ２７，Ｔ２
８によつて駆動される。
トランジスタＴ１８は特別な方法で駆動され
る。この場合、下側の段Ｔ３，Ｔ４におけるよう
にダーリントン回路を用いる場合には、電流ミラ
ートランジスタＴ２６を含む第５図の回路が得ら
れる。しかしこの場合トランジスタＴ１８のコレ
クタ−エミツタ間の電圧降下はUCE18＝UCE26＋
UBE20＋UBE18となり、この値はトランジスタＴ３
のコレクタ−エミツタ間の電圧降下UCE3＝UCE4＋
UBE3よりも約UBE0.7Vだけ高くなる。この欠点
は第６図に示すような相補型ダーリントン段（ト
ランジスタＴ１８およびＴ１９）のみによつては
除去することができない。その理由は、バイポー
ラ集積回路においては、NPNトランジスタの電
流利得よりも次数で１〜２だけ小さい電流利得を
有するPNPトランジスタしか得られない為であ
る。第６図の回路におけるトランジスタＴ２０の
エミツタをトランジスタＴ１８のエミツタではな
くこのトランジスタＴ１８のベースに接続するこ
とにより第２の相補形ダーリントン段を形成した
場合には、トランジスタＴ１８のコレクタ−エミ
ツタ間に過大な電圧降下が生じてしまう。しか
し、第４図に示す追加の漏れ抵抗のみを有する第
６図の回路によれば、上述した電圧降下は小さく
なり、組合せ回路Ｔ１８，Ｔ１９，Ｔ２０におけ
る電流すべてが負荷電流のみに寄与し、これらの
電流に散逸成分が含まれなくなる。
る。この場合、下側の段Ｔ３，Ｔ４におけるよう
にダーリントン回路を用いる場合には、電流ミラ
ートランジスタＴ２６を含む第５図の回路が得ら
れる。しかしこの場合トランジスタＴ１８のコレ
クタ−エミツタ間の電圧降下はUCE18＝UCE26＋
UBE20＋UBE18となり、この値はトランジスタＴ３
のコレクタ−エミツタ間の電圧降下UCE3＝UCE4＋
UBE3よりも約UBE0.7Vだけ高くなる。この欠点
は第６図に示すような相補型ダーリントン段（ト
ランジスタＴ１８およびＴ１９）のみによつては
除去することができない。その理由は、バイポー
ラ集積回路においては、NPNトランジスタの電
流利得よりも次数で１〜２だけ小さい電流利得を
有するPNPトランジスタしか得られない為であ
る。第６図の回路におけるトランジスタＴ２０の
エミツタをトランジスタＴ１８のエミツタではな
くこのトランジスタＴ１８のベースに接続するこ
とにより第２の相補形ダーリントン段を形成した
場合には、トランジスタＴ１８のコレクタ−エミ
ツタ間に過大な電圧降下が生じてしまう。しか
し、第４図に示す追加の漏れ抵抗のみを有する第
６図の回路によれば、上述した電圧降下は小さく
なり、組合せ回路Ｔ１８，Ｔ１９，Ｔ２０におけ
る電流すべてが負荷電流のみに寄与し、これらの
電流に散逸成分が含まれなくなる。
従つて第４図の回路におけるスイツチの出力段
（この出力段は電流ミラー回路から開始される）
により効率が最適なものとなる。またこのこと
は、上側段がエミツタ・ホロワとして作動し、ト
ランジスタＴ２６のコレクタ電流が出力端子２に
おける負荷電流に比例して変化するという事実に
もよるものである。
（この出力段は電流ミラー回路から開始される）
により効率が最適なものとなる。またこのこと
は、上側段がエミツタ・ホロワとして作動し、ト
ランジスタＴ２６のコレクタ電流が出力端子２に
おける負荷電流に比例して変化するという事実に
もよるものである。
２つの電流ミラーの入力端子Ａ１およびＢ１は
通常回路の残部の出力端子Ａ２およびＢ２に接続
されるが、これらの入力端子にはスイツチング通
路３および５を制御する為の外部制御信号を供給
される。
通常回路の残部の出力端子Ａ２およびＢ２に接続
されるが、これらの入力端子にはスイツチング通
路３および５を制御する為の外部制御信号を供給
される。
第４図に示す回路の制御区分は定電圧で附勢さ
れるホール素子Ｈを有するエミツタ・ホロワＴ３
３と、ホール素子Ｈの後段に設けられ外部からア
クセスしうる出力端子Ｃを有する差動増幅器Ｔ３
１，Ｔ３２と、多段基準電圧源と、２つのトリガ
段とを具えている。
れるホール素子Ｈを有するエミツタ・ホロワＴ３
３と、ホール素子Ｈの後段に設けられ外部からア
クセスしうる出力端子Ｃを有する差動増幅器Ｔ３
１，Ｔ３２と、多段基準電圧源と、２つのトリガ
段とを具えている。
基準電圧源はトランジスタＴ９，Ｔ１０，Ｔ１
１，Ｔ１２およびＴ１３のエミツタダイオードを
具えており、これらを、抵抗Ｒにより電流ミラー
Ｔ５，Ｔ２４，Ｔ２５を経て得られる基準電流で
附勢する。この基準電流は端子１を経て変化させ
ることができる。上記の基準電圧源はまず最初ホ
ール素子Ｈに対し制御電圧を供給する。従つてホ
ール素子の制御電流は電源電圧変動に依存しなく
なる。２つのスイツチング通路の一方をターン・
オンさせる前述した条件が満足されると直ちにホ
ール電圧がホール素子に続く差動増幅器Ｔ３１，
Ｔ３２を過駆動（オーバドライブ）し、この差動
増幅器の出力電流が電流ミラーＴ２９，Ｔ３０，
Ｔ３５を経て非対称的に取出され、上記の差動増
幅器がトリガ回路として作動する差動増幅器Ｔ１
４，Ｔ１５およびＴ１６，Ｔ１７のそれぞれのト
ランジスタＴ１４およびＴ１７に対しベース電流
を供給する。これらトランジスタＴ１４およびＴ
１７は互いに異なる電圧レベルに応答する。その
理由は、トランジスタＴ１５およびＴ１６のベー
ス電圧が、３つのダイオードＴ１１，Ｔ１２，Ｔ
１３電圧降下分だけ互いに異なる基準電圧にある
為である。トランジスタＴ１５は、トランジスタ
Ｔ１４のベース電位がトランジスタＴ１５の基準
電位よりも小さくなる場合のみコレクタ電流を生
じる。同様に、トランジスタＴ１７は、このトラ
ンジスタＴ１７のベース電位がトランジスタＴ１
６の基準電圧よりも高くなる場合のみコレクタ電
流を生じる。従つて２つのスイツチング通路は同
時にターン・オンしえない。
１，Ｔ１２およびＴ１３のエミツタダイオードを
具えており、これらを、抵抗Ｒにより電流ミラー
Ｔ５，Ｔ２４，Ｔ２５を経て得られる基準電流で
附勢する。この基準電流は端子１を経て変化させ
ることができる。上記の基準電圧源はまず最初ホ
ール素子Ｈに対し制御電圧を供給する。従つてホ
ール素子の制御電流は電源電圧変動に依存しなく
なる。２つのスイツチング通路の一方をターン・
オンさせる前述した条件が満足されると直ちにホ
ール電圧がホール素子に続く差動増幅器Ｔ３１，
Ｔ３２を過駆動（オーバドライブ）し、この差動
増幅器の出力電流が電流ミラーＴ２９，Ｔ３０，
Ｔ３５を経て非対称的に取出され、上記の差動増
幅器がトリガ回路として作動する差動増幅器Ｔ１
４，Ｔ１５およびＴ１６，Ｔ１７のそれぞれのト
ランジスタＴ１４およびＴ１７に対しベース電流
を供給する。これらトランジスタＴ１４およびＴ
１７は互いに異なる電圧レベルに応答する。その
理由は、トランジスタＴ１５およびＴ１６のベー
ス電圧が、３つのダイオードＴ１１，Ｔ１２，Ｔ
１３電圧降下分だけ互いに異なる基準電圧にある
為である。トランジスタＴ１５は、トランジスタ
Ｔ１４のベース電位がトランジスタＴ１５の基準
電位よりも小さくなる場合のみコレクタ電流を生
じる。同様に、トランジスタＴ１７は、このトラ
ンジスタＴ１７のベース電位がトランジスタＴ１
６の基準電圧よりも高くなる場合のみコレクタ電
流を生じる。従つて２つのスイツチング通路は同
時にターン・オンしえない。
ツエナーダイオードＴ６は、供給電圧が過大で
ある場合に、トランジスタＴ１４或いはＴ１７が
導通する際に供給電圧がトランジスタＴ１５およ
びＴ１６の最大許容ベース−エミツタ電圧を越な
いようにする。所要の電流を得る為に、差動増幅
器のエミツタ電流源を、エミツタ面積が互いに異
なり（トランジスタＴ９およびＴ１０を有する）
組合せ電流ミラーの出力段として配置したトラン
ジスタＴ３４，Ｔ８およびＴ７を以つて構成す
る。
ある場合に、トランジスタＴ１４或いはＴ１７が
導通する際に供給電圧がトランジスタＴ１５およ
びＴ１６の最大許容ベース−エミツタ電圧を越な
いようにする。所要の電流を得る為に、差動増幅
器のエミツタ電流源を、エミツタ面積が互いに異
なり（トランジスタＴ９およびＴ１０を有する）
組合せ電流ミラーの出力段として配置したトラン
ジスタＴ３４，Ｔ８およびＴ７を以つて構成す
る。
スイツチング通路３および５を構成するトラン
ジスタＴ１８およびＴ３は複数個（８或いは９
個）の並列接続トランジスタを有する。
ジスタＴ１８およびＴ３は複数個（８或いは９
個）の並列接続トランジスタを有する。
第４図に示す回路は一般的な技術で実現し、金
属容器SOT１４内や、プラスチツク容器SO８内
や、箔上に装着した。
属容器SOT１４内や、プラスチツク容器SO８内
や、箔上に装着した。
回路の出力電流は瞬時的な作動の場合１Ａにで
き、連続的な作動の場合400mAにできる。定格
動作電圧は9Vである。許容しうる動作電圧は
4.5Vと約15Vとの間にある。
き、連続的な作動の場合400mAにできる。定格
動作電圧は9Vである。許容しうる動作電圧は
4.5Vと約15Vとの間にある。
上述した型のスイツチは特に小型電動機内の電
子整流子として用いるのに適している。
子整流子として用いるのに適している。
第１図は従来のスイツチを有する回路を示す回
路図、第２図は本発明によるスイツチを有する簡
単な回路を示す回路図、第３図は本発明による２
つのスイツチを有するブリツジ回路を示す回路
図、第４図は本発明によるスイツチをモノリシツ
ク集積回路の形態で示す回路図、第５および第６
図は第４図の回路の作動を説明する為の回路部分
の２例を示す回路図である。 １……第１入力端子、２……出力端子、３……
第１スイツチング通路、４……第２入力端子、５
……第２スイツチング通路、６，７……バイパス
フリーホイールダイオード、１０，２０……スイ
ツチ、１１……負荷、１２……電流源、Ｈ……ホ
ール素子。
路図、第２図は本発明によるスイツチを有する簡
単な回路を示す回路図、第３図は本発明による２
つのスイツチを有するブリツジ回路を示す回路
図、第４図は本発明によるスイツチをモノリシツ
ク集積回路の形態で示す回路図、第５および第６
図は第４図の回路の作動を説明する為の回路部分
の２例を示す回路図である。 １……第１入力端子、２……出力端子、３……
第１スイツチング通路、４……第２入力端子、５
……第２スイツチング通路、６，７……バイパス
フリーホイールダイオード、１０，２０……スイ
ツチ、１１……負荷、１２……電流源、Ｈ……ホ
ール素子。
Claims (1)
- 【特許請求の範囲】 １ 半導体集積回路の形態の磁気制御電子スイツ
チであつて、前記の集積回路内に設けられ値B0
を有する磁界に相当するオフセツトを呈するホー
ル素子により制御されるスイツチング通路を有す
る磁気制御電子スイツチにおいて、第１入力端子
１と出力端子２との間に第１スイツチング通路３
を配置し、第２入力端子４と前記の出力端子２と
の間に第２スイツチング通路５を配置し、ホール
素子に対し垂直な成分Ｂを有する磁界がスイツチ
に加えられた際に、ΔB／２を零に等しいか或いは 零よりも大きなしきい値として Ｂ＞B0＋ΔB／２ の場合に第１スイツチング通路３が閉成し且つ第
２スイツチング通路５が開放し、 Ｂ＜B0−ΔB／２ の場合に第１スイツチング通路３が開放し且つ第
２スイツチング通路５が閉成し、 前記のスイツチング通路の開放状態と閉成状態
との間の遷移状態を考慮する因子を０＜ε＜１と
して ｜Ｂ−B0｜＜ΔB／２×ε の場合に２つのスイツチング通路３，５が開放す
るように２つのスイツチング通路３，５を制御し
うるようにしたことを特徴とする磁気制御電子ス
イツチ。 ２ 特許請求の範囲第１項に記載の磁気制御電子
スイツチにおいて、各スイツチング通路３，５と
並列にフリーホイールダイオード６，７を接続し
たことを特徴とする磁気制御電子スイツチ。 ３ 特許請求の範囲第２項に記載の磁気制御電子
スイツチにおいて、スイツチング通路３，５をバ
イポーラトランジスタを以つて構成し、一方のス
イツチング通路５と並列に接続したフリーホイー
ルダイオード７を、この一方のスイツチング通路
を構成するトランジスタＴ３の寄生基板ダイオー
ドを以つて構成したことを特徴とする磁気制御電
子スイツチ。 ４ 特許請求の範囲第１項に記載の磁気制御電子
スイツチにおいて、一方のスイツチング通路５を
NPNダーリントン段Ｔ３，Ｔ４を以つて構成し、
他方のスイツチング通路３をエミツタ接地配列の
NPNトランジスタＴ１８を以つて構成し、この
NPNトランジスタをコレクタ接地配列のPNPト
ランジスタＴ１９により駆動し、このPNPトラ
ンジスタをエミツタ接地配列のNPNトランジス
タＴ２０により駆動し、前記の２つのNPNトラ
ンジスタＴ１８，Ｔ２０のエミツタを直接相互接
続するとともに出力端子２に接続したことを特徴
とする磁気制御電子スイツチ。 ５ 特許請求の範囲第１〜４項のいずれか一項に
記載の磁気制御電子スイツチにおいて、スイツチ
ング通路３，５の各々をトリガ段（それぞれＴ１
６，Ｔ１７およびＴ１４，Ｔ１５によつて制御し
うるようにし、これらトリガ段のトリガレベル
を、ホール素子Ｈ上の磁界Ｂの特有の変動に相当
する量だけ互いに相違するように選択したことを
特徴とする磁気制御電子スイツチ。 ６ 特許請求の範囲第５項に記載の磁気制御電子
スイツチにおいて、トリガレベルの差を、互いに
直列に接続した複数個のダイオードＴ１１，Ｔ１
２，Ｔ１３の電圧降下により決定するようにした
ことを特徴とする磁気制御電子スイツチ。 ７ 特許請求の範囲第１〜６項のいずれか一項に
記載の磁気制御電子スイツチにおいて、ホール素
子Ｈの電流通路にトランジスタＴ３３を経て定電
圧が供給されるようにしたことを特徴とする磁気
制御電子スイツチ。 ８ 特許請求の範囲第１項に記載の磁気制御電子
スイツチにおいて、ホール素子とトリガ段Ｔ１
６，Ｔ１７およびＴ１４，Ｔ１５との間の接続線
に端子Ｃを設け、この端子上に増幅されたホール
電圧が得られるようにするか或いは外部信号によ
りこの端子を経てトリガ段を駆動しうるようにし
たことを特徴とする磁気制御電子スイツチ。 ９ 特許請求の範囲第１〜８項のいずれか一項に
記載の磁気制御電子スイツチにおいて、スイツチ
をモノリシツク集積回路の形態にしたことを特徴
とする磁気制御電子スイツチ。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19792939917 DE2939917A1 (de) | 1979-10-02 | 1979-10-02 | Magnetisch steuerbarer, elektronischer schalter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5658329A JPS5658329A (en) | 1981-05-21 |
| JPH033969B2 true JPH033969B2 (ja) | 1991-01-21 |
Family
ID=6082487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13684280A Granted JPS5658329A (en) | 1979-10-02 | 1980-10-02 | Magnetic control electronic switch |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4393317A (ja) |
| JP (1) | JPS5658329A (ja) |
| CA (1) | CA1152584A (ja) |
| DE (1) | DE2939917A1 (ja) |
| FR (1) | FR2466910A1 (ja) |
| GB (1) | GB2060289B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2940637A1 (de) * | 1979-10-06 | 1981-04-16 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Gleichstrommotor mit elektronischer kommutierungsschaltung |
| US4521727A (en) * | 1983-05-23 | 1985-06-04 | Honeywell Inc. | Hall effect circuit with temperature compensation |
| WO1986004196A1 (en) * | 1984-12-29 | 1986-07-17 | Licencia Találmányokat Értékesito^" És Innovációs | Active circuit element |
| US4761569A (en) * | 1987-02-24 | 1988-08-02 | Sprague Electric Company | Dual trigger Hall effect I.C. switch |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52187A (en) * | 1975-06-20 | 1977-01-05 | Matsushita Electronics Corp | Hall effect semiconductor integrated circuit |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1602845A (ja) * | 1968-03-18 | 1971-02-01 | ||
| DE1944690B2 (de) * | 1969-09-03 | 1972-04-06 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Kontaktloser schalter |
| US3959669A (en) * | 1972-12-08 | 1976-05-25 | Owens-Illinois, Inc. | Control apparatus for supplying operating potentials |
| US3894250A (en) * | 1973-02-05 | 1975-07-08 | Brunswick Corp | Hall cell position sensor for outboard drive apparatus |
| CA1088159A (en) * | 1977-01-03 | 1980-10-21 | Wilson D. Pace | Hall-effect integrated circuit switch |
-
1979
- 1979-10-02 DE DE19792939917 patent/DE2939917A1/de not_active Ceased
-
1980
- 1980-09-25 CA CA000361448A patent/CA1152584A/en not_active Expired
- 1980-09-26 US US06/191,103 patent/US4393317A/en not_active Expired - Lifetime
- 1980-09-29 GB GB8031414A patent/GB2060289B/en not_active Expired
- 1980-10-01 FR FR8021052A patent/FR2466910A1/fr active Granted
- 1980-10-02 JP JP13684280A patent/JPS5658329A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52187A (en) * | 1975-06-20 | 1977-01-05 | Matsushita Electronics Corp | Hall effect semiconductor integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2466910B1 (ja) | 1984-11-09 |
| DE2939917A1 (de) | 1981-04-16 |
| CA1152584A (en) | 1983-08-23 |
| US4393317A (en) | 1983-07-12 |
| JPS5658329A (en) | 1981-05-21 |
| FR2466910A1 (fr) | 1981-04-10 |
| GB2060289B (en) | 1983-06-08 |
| GB2060289A (en) | 1981-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404053A (en) | Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth | |
| US5036269A (en) | Voltage stabilizer with a very low voltage drop designed to withstand high voltage transients | |
| US4628231A (en) | DC motor with electronic commutation circuit | |
| JPS58184618A (ja) | 誘導負荷スイツチング制御回路 | |
| JPH033969B2 (ja) | ||
| US4403157A (en) | Control circuit for light emitting diode | |
| US4358724A (en) | Solid state servo amplifier for a D.C. motor position control system | |
| US5541487A (en) | Driving circuit for stepping motor | |
| US5241247A (en) | Linear feedback control circuit for a half-wave polyphase brushless motor | |
| US4494049A (en) | Commutating device for an electric motor supplied from a d-c voltage source | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| US4982107A (en) | Sourcing or sinking output circuit | |
| US4395682A (en) | Differential output circuit | |
| US6459249B2 (en) | Reset circuit | |
| US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
| JP3194798B2 (ja) | クランプ機能付きスイッチ回路 | |
| JP2662397B2 (ja) | 駆動制御用ｉｃ | |
| JPS6342748Y2 (ja) | ||
| JPH0328605Y2 (ja) | ||
| JPH024519Y2 (ja) | ||
| SU1663741A1 (ru) | Регул тор напр жени генераторного источника питани | |
| JPS6134686B2 (ja) | ||
| JPH0243436B2 (ja) | ||
| JP2653372B2 (ja) | モータの電流検出回路 | |
| JPH0158757B2 (ja) |