JPH0827882B2 - 磁気ディスク装置のデータ保護回路 - Google Patents
磁気ディスク装置のデータ保護回路Info
- Publication number
- JPH0827882B2 JPH0827882B2 JP2165172A JP16517290A JPH0827882B2 JP H0827882 B2 JPH0827882 B2 JP H0827882B2 JP 2165172 A JP2165172 A JP 2165172A JP 16517290 A JP16517290 A JP 16517290A JP H0827882 B2 JPH0827882 B2 JP H0827882B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- write
- supply voltage
- head
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
- G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 ［概要］ 磁気ディスク装置の電源異常を検出した時にリセット
信号による電源クランプ動作を行なって強制的にアンプ
電源を遮断する磁気ディスク装置のデータ保護回路に関
し、 磁気ディスク装置の電源電圧の降下の過渡状態で起き
るヘッドセレクトの誤動作に起因した媒体データの書替
え破壊を防止することを目的とし、 ライトアンプに対する上位装置からのヘッドセレクト
信号をラッチするラッチ回路を設け、電源異常によるリ
セット信号を受けた際に、その後のヘッドセレクト信号
のラッチ切替えを禁止し、既に保持しているヘッドセレ
クト信号の出力状態を維持するように構成する。
信号による電源クランプ動作を行なって強制的にアンプ
電源を遮断する磁気ディスク装置のデータ保護回路に関
し、 磁気ディスク装置の電源電圧の降下の過渡状態で起き
るヘッドセレクトの誤動作に起因した媒体データの書替
え破壊を防止することを目的とし、 ライトアンプに対する上位装置からのヘッドセレクト
信号をラッチするラッチ回路を設け、電源異常によるリ
セット信号を受けた際に、その後のヘッドセレクト信号
のラッチ切替えを禁止し、既に保持しているヘッドセレ
クト信号の出力状態を維持するように構成する。
［産業上の利用分野］ 本発明は、磁気ディスク装置の電源異常検出時にリセ
ット信号による電源クランプ動作を行なって強制的にア
ンプ電源を遮断する磁気ディスク装置のデータ保護回路
に関する。
ット信号による電源クランプ動作を行なって強制的にア
ンプ電源を遮断する磁気ディスク装置のデータ保護回路
に関する。
磁気ディスク装置のヘッドIC回路にあっては、ライト
動作時には上位コントローラからヘッドセレクト信号を
受けて複数のヘッドの中の１つを選択し、同時にライト
ゲート信号を受けてライトアンプの定電流駆動によりラ
イトデータに応じた書込電流を磁気ヘッドに流してい
る。このようなライト動作中に、電源電圧が低下する等
の異常が起きるとライト動作が保証できない。そこで装
置に供給されている電源電圧を監視し、電圧異常を検出
した際にリセット信号を電源のクランプ回路に出力して
電源のクランプ動作を行わせ、強制的にライトアンプの
電源を遮断して誤動作を防止している。同時に上位コン
トローラにもリセット信号を送ってライトゲート信号を
オフさせている。
動作時には上位コントローラからヘッドセレクト信号を
受けて複数のヘッドの中の１つを選択し、同時にライト
ゲート信号を受けてライトアンプの定電流駆動によりラ
イトデータに応じた書込電流を磁気ヘッドに流してい
る。このようなライト動作中に、電源電圧が低下する等
の異常が起きるとライト動作が保証できない。そこで装
置に供給されている電源電圧を監視し、電圧異常を検出
した際にリセット信号を電源のクランプ回路に出力して
電源のクランプ動作を行わせ、強制的にライトアンプの
電源を遮断して誤動作を防止している。同時に上位コン
トローラにもリセット信号を送ってライトゲート信号を
オフさせている。
しかし、電源クランプ動作によりライトアンプの機能
が完全に停止するまでの過渡状態で、ヘッドセレクト信
号の信号レベルが電源低下に伴って変動し、このときラ
イトアンプ側が完全に機能を停止していないため、ヘッ
ドセレクト信号が切替わっと同じ状態となり、リセット
信号を受けた上位コントローラでライトゲート信号をオ
フとするまでの間に、誤動作により切替ったヘッドの媒
体データを破壊してしまい、このような電源クランプ時
のデータ破壊を確実に防止できる回路が望まれる。
が完全に停止するまでの過渡状態で、ヘッドセレクト信
号の信号レベルが電源低下に伴って変動し、このときラ
イトアンプ側が完全に機能を停止していないため、ヘッ
ドセレクト信号が切替わっと同じ状態となり、リセット
信号を受けた上位コントローラでライトゲート信号をオ
フとするまでの間に、誤動作により切替ったヘッドの媒
体データを破壊してしまい、このような電源クランプ時
のデータ破壊を確実に防止できる回路が望まれる。
［従来の技術］ 第４図は従来の磁気ディスク装置におけるデータ保護
回路の構成図である。
回路の構成図である。
第４図において、12はヘッドICとして実現されるライ
トアンプ回路であり、複数の磁気ヘッド10−１〜10−ｎ
に対応して個別にライトアンプを備える。ライトアンプ
回路12には、上位コントローラからヘッドセレクト信号
HSが供給され、このヘッドセレクト信号HSに基づいて複
数のヘッド10−１〜10−ｎの中の１つを選択してライト
動作を行わせる。またライトアンプ回路12側には上位コ
ントローラからライトゲート信号WGTが供給されておお
り、ライトゲート信号WGTによりゲートスイッチ22をオ
ンして定電流源24をライトアンプ回路12に接続し、この
状態で供給されるライトデータWDのビットに応じてライ
ト電流を磁気ヘッドに流すことで媒体へのデータ書込み
を行っている。
トアンプ回路であり、複数の磁気ヘッド10−１〜10−ｎ
に対応して個別にライトアンプを備える。ライトアンプ
回路12には、上位コントローラからヘッドセレクト信号
HSが供給され、このヘッドセレクト信号HSに基づいて複
数のヘッド10−１〜10−ｎの中の１つを選択してライト
動作を行わせる。またライトアンプ回路12側には上位コ
ントローラからライトゲート信号WGTが供給されておお
り、ライトゲート信号WGTによりゲートスイッチ22をオ
ンして定電流源24をライトアンプ回路12に接続し、この
状態で供給されるライトデータWDのビットに応じてライ
ト電流を磁気ヘッドに流すことで媒体へのデータ書込み
を行っている。
ライトアンプ回路12に対する電源電圧＋Vccは専用の
ヘッド電源作成回路14から行われている。装置に供給さ
れる全ての電源電圧は電源電圧監視回路16で監視されて
おり、例えばライト動作を保証できない所定の閾値電圧
に低下した時に電源異常を判別してリセット信号RSを出
力する。電源監視回路16からのリセット信号RSは電源ク
ランプ回路18に与えられ、電源クランプ動作によりヘッ
ド電源作成回路14による電源電圧＋Vccの供給を遮断し
てライトアンプ回路12の動作を停止させる。同時にリセ
ット信号RSは上位コントローラにも通知され、リセット
信号RSを受けた上位コントロールは、それまでオン状態
にあったライトゲート信号WGTをオフし、ライト電流を
流さないようにする。
ヘッド電源作成回路14から行われている。装置に供給さ
れる全ての電源電圧は電源電圧監視回路16で監視されて
おり、例えばライト動作を保証できない所定の閾値電圧
に低下した時に電源異常を判別してリセット信号RSを出
力する。電源監視回路16からのリセット信号RSは電源ク
ランプ回路18に与えられ、電源クランプ動作によりヘッ
ド電源作成回路14による電源電圧＋Vccの供給を遮断し
てライトアンプ回路12の動作を停止させる。同時にリセ
ット信号RSは上位コントローラにも通知され、リセット
信号RSを受けた上位コントロールは、それまでオン状態
にあったライトゲート信号WGTをオフし、ライト電流を
流さないようにする。
このような電源異常検出時のライトアンプ回路12の電
源クランプ動作とライトゲートオフにより、電源異常時
のライト動作を禁止し、データ破壊を未然防止すること
ができる。
源クランプ動作とライトゲートオフにより、電源異常時
のライト動作を禁止し、データ破壊を未然防止すること
ができる。
［発明が解決しようとする課題］ しかしながら、このような従来のデータ保護回路にあ
っては、電源異常に基づく電源クランプ動作の開始から
上位装置によるライトゲートオフまでの間に、ヘッドセ
レクトに誤動作を起こし、媒体データを書替え破壊して
しまう問題があった。
っては、電源異常に基づく電源クランプ動作の開始から
上位装置によるライトゲートオフまでの間に、ヘッドセ
レクトに誤動作を起こし、媒体データを書替え破壊して
しまう問題があった。
即ち、電源クランプ動作により電源が低下してライト
アンプの機能が完全に停止するまでの過渡状態で、コン
デンサ充電又は放電によりラッチ状態にあるヘッドセレ
クト信号の信号状態が電源低下に伴って変動し、このと
きライトアンプは完全には機能を停止しておらず、且つ
上位コントローラによるライトゲートオフも行われてい
ないため、ヘッドセレクト信号が切替わっと同じ状態と
なり、上位コントローラでライトゲート信号をオフとす
るまでの間に、誤動作により切替ったヘッドの媒体デー
タを破壊してしまう問題があった。
アンプの機能が完全に停止するまでの過渡状態で、コン
デンサ充電又は放電によりラッチ状態にあるヘッドセレ
クト信号の信号状態が電源低下に伴って変動し、このと
きライトアンプは完全には機能を停止しておらず、且つ
上位コントローラによるライトゲートオフも行われてい
ないため、ヘッドセレクト信号が切替わっと同じ状態と
なり、上位コントローラでライトゲート信号をオフとす
るまでの間に、誤動作により切替ったヘッドの媒体デー
タを破壊してしまう問題があった。
本発明は、このような従来の問題点に鑑みてなされた
もので、磁気ディスク装置の電源電圧降下の過渡状態で
起きるヘッドセレクトの誤動作に起因した媒体データの
書替え破壊を確実に防止する磁気ディスク装置データ保
護回路を提供することを目的とする。
もので、磁気ディスク装置の電源電圧降下の過渡状態で
起きるヘッドセレクトの誤動作に起因した媒体データの
書替え破壊を確実に防止する磁気ディスク装置データ保
護回路を提供することを目的とする。
［課題を解決するための手段］ 第１図は本発明の原理説明図である。
まず本発明は、上位装置からのヘッドセレクト信号HS
及びライトゲート信号WGTに基づいて複数のヘッド10−
１〜10−ｎの中の１つを選択して媒体にライトデータWD
を書込むライト手段12と、電源作成手段14からライト手
段12に供給されている電源電圧を監視し、この電源電圧
の異常を検出した際にリセット信号RSを出力する電源電
圧監視手段16と、電源電圧監視手段16からリセット信号
RSを受けた際に電源作成手段14の作動を停止してライト
手段12に対する電源供給を停止させる電源クランプ手段
18とを備えた磁気ディスク装置のデータ保護回路を対象
とする。
及びライトゲート信号WGTに基づいて複数のヘッド10−
１〜10−ｎの中の１つを選択して媒体にライトデータWD
を書込むライト手段12と、電源作成手段14からライト手
段12に供給されている電源電圧を監視し、この電源電圧
の異常を検出した際にリセット信号RSを出力する電源電
圧監視手段16と、電源電圧監視手段16からリセット信号
RSを受けた際に電源作成手段14の作動を停止してライト
手段12に対する電源供給を停止させる電源クランプ手段
18とを備えた磁気ディスク装置のデータ保護回路を対象
とする。
このような磁気ディスク装置のデータ保護回路につき
本発明にあっては、更に、上位装置からライト手段12に
対するヘッドセレクト信号HSを保持すると共に、電源電
圧監視手段16からリセット信号RSを受けた際に、その後
の上位装置からのヘッドセレクト信号によるラッチ切替
えを禁止し既に保持しているヘッドセレクト信号の出力
状態を維持するラッチ手段20を設けたことを特徴とす
る。
本発明にあっては、更に、上位装置からライト手段12に
対するヘッドセレクト信号HSを保持すると共に、電源電
圧監視手段16からリセット信号RSを受けた際に、その後
の上位装置からのヘッドセレクト信号によるラッチ切替
えを禁止し既に保持しているヘッドセレクト信号の出力
状態を維持するラッチ手段20を設けたことを特徴とす
る。
ここでラッチ手段（20）は、 上位装置からのヘッドセレクト信号HSを格納するバッ
ファと； ライト手段12に対するヘッドセレクト信号の出力状態
を充放電により切替えるコンデンサと； 前記コンデンサを定電流充電する充電手段と； 前記コンデンサを定電流放電する放電手段と； 前記バッファに格納されたヘッドセレクト信号HSに応
じて前記充電手段又は放電手段のいずれか一方を選択し
て前記コンデンサを充放電させる切替手段と； 電源監視回路16からリセット信号RSを受けた際に前記
コンデンサの入力側を切離してその時の充放電状態に維
持するホールド手段と； で構成される。
ファと； ライト手段12に対するヘッドセレクト信号の出力状態
を充放電により切替えるコンデンサと； 前記コンデンサを定電流充電する充電手段と； 前記コンデンサを定電流放電する放電手段と； 前記バッファに格納されたヘッドセレクト信号HSに応
じて前記充電手段又は放電手段のいずれか一方を選択し
て前記コンデンサを充放電させる切替手段と； 電源監視回路16からリセット信号RSを受けた際に前記
コンデンサの入力側を切離してその時の充放電状態に維
持するホールド手段と； で構成される。
このラッチ手段20に設けたホールド手段は、リセット
信号RS及び電源電圧の遮断によりオフするノーマルクロ
ーズ形のスイッチング素子を使用することが望ましい。
信号RS及び電源電圧の遮断によりオフするノーマルクロ
ーズ形のスイッチング素子を使用することが望ましい。
またラッチ手段（20）には電源供給手段14からライト
手段12の電源電圧＋Vcc1より低い電源電圧電源電圧＋Vc
c2を供給すると共に、この低い電源電圧＋Vcc2で動作で
きるようにラッチ手段20を回路構成する。
手段12の電源電圧＋Vcc1より低い電源電圧電源電圧＋Vc
c2を供給すると共に、この低い電源電圧＋Vcc2で動作で
きるようにラッチ手段20を回路構成する。
更にラッチ手段20はヘッドセレクト信号HSのビット毎
に設ける。
に設ける。
［作用］ このような構成を備えた本発明による磁気ディスク装
置のデータ保護回路によれば、装置に供給されている電
源異常検出時のリセット信号の出力で電源クランプ動作
を開始すると同時に、ラッチ回路においてリセット信号
により上位からののヘッドセレクト信号による出力状態
の切替動作が禁止され、その時のライトアンプに対する
出力状態を維持するため、クランプ動作により電源が低
下する過渡状態においてもヘッドセレクトの出力状態を
少なくとも上位コントローラからライトケートオフが行
われるまで意思することができ、電源クランプ動作の開
始からライトゲートオフまでの間のヘッドセレクト誤動
作により起きるデータ破壊を確実に防止できる。
置のデータ保護回路によれば、装置に供給されている電
源異常検出時のリセット信号の出力で電源クランプ動作
を開始すると同時に、ラッチ回路においてリセット信号
により上位からののヘッドセレクト信号による出力状態
の切替動作が禁止され、その時のライトアンプに対する
出力状態を維持するため、クランプ動作により電源が低
下する過渡状態においてもヘッドセレクトの出力状態を
少なくとも上位コントローラからライトケートオフが行
われるまで意思することができ、電源クランプ動作の開
始からライトゲートオフまでの間のヘッドセレクト誤動
作により起きるデータ破壊を確実に防止できる。
［実施例］ 第２図は本発明の一実施例を示した実施例構成図であ
る。
る。
第２図において、12はヘッドICとして実現されるヘッ
ド回路部であり、複数の磁気ヘッド10−１〜10−ｎを外
部接続し、磁気ヘッド10−１〜10−ｎ毎にリードアンプ
22−１〜22−ｎとライトアンプ24−１〜24−ｎを設けて
いる。リードアンプ22−１〜22−ｎの出力はバッファ26
を介して読出し再生回路部に出力される。またライトア
ンプ24−１〜24−ｎに対してはバッファ28を介して所定
の変調を受けたライトデータWDが与えられる。
ド回路部であり、複数の磁気ヘッド10−１〜10−ｎを外
部接続し、磁気ヘッド10−１〜10−ｎ毎にリードアンプ
22−１〜22−ｎとライトアンプ24−１〜24−ｎを設けて
いる。リードアンプ22−１〜22−ｎの出力はバッファ26
を介して読出し再生回路部に出力される。またライトア
ンプ24−１〜24−ｎに対してはバッファ28を介して所定
の変調を受けたライトデータWDが与えられる。
30はデコーダであり、リード動作とライト動作の切替
え及びリード動作またはライト動作におけるヘッドセレ
クトを行う。即ち、デコーダ30からリードアンプ22−１
〜22−ｎに対しては個別にリードイネーブル信号REが与
えられており、何れかのリードアンプに対するリードイ
ネーブル信号REを有効とすることで、リード動作と同時
にリード動作を行うヘッドセレクトを行う。同様にデコ
ーダ30からライトアンプ24−１〜24−ｎに対してはライ
トイネーブル信号WEが与えられており、何れか１つのラ
イトアンプに対するライトイネーブル信号WEを有効とす
ることで、ライト動作と同時に特定のヘッドセレクトを
行うことができる。
え及びリード動作またはライト動作におけるヘッドセレ
クトを行う。即ち、デコーダ30からリードアンプ22−１
〜22−ｎに対しては個別にリードイネーブル信号REが与
えられており、何れかのリードアンプに対するリードイ
ネーブル信号REを有効とすることで、リード動作と同時
にリード動作を行うヘッドセレクトを行う。同様にデコ
ーダ30からライトアンプ24−１〜24−ｎに対してはライ
トイネーブル信号WEが与えられており、何れか１つのラ
イトアンプに対するライトイネーブル信号WEを有効とす
ることで、ライト動作と同時に特定のヘッドセレクトを
行うことができる。
ヘッド回路部12に対しては専用のヘッド電源作成回路
14が設けられ、装置電源から改めて作り出したヘッド回
路部12専用の電源電圧＋Vcc1を供給している。装置に供
給されている電源電圧は全て電源電圧監視回路16で監視
されており、ライト動作が保証できない所定の閾値電圧
に低下した場合に電源異常を判別し、リセット信号RSを
出力するようにしている。電源電圧監視回路16からのリ
セット信号RSは上位コントローラに通知されると同時に
電源クランプ回路18に与えられる。電源クランプ回路18
はリセット信号RSを受けるとヘッド電源作成回路14の電
源クランプ動作を行わせ、ヘッド回路部12に対する電源
電圧＋Vcc1の供給を遮断する。
14が設けられ、装置電源から改めて作り出したヘッド回
路部12専用の電源電圧＋Vcc1を供給している。装置に供
給されている電源電圧は全て電源電圧監視回路16で監視
されており、ライト動作が保証できない所定の閾値電圧
に低下した場合に電源異常を判別し、リセット信号RSを
出力するようにしている。電源電圧監視回路16からのリ
セット信号RSは上位コントローラに通知されると同時に
電源クランプ回路18に与えられる。電源クランプ回路18
はリセット信号RSを受けるとヘッド電源作成回路14の電
源クランプ動作を行わせ、ヘッド回路部12に対する電源
電圧＋Vcc1の供給を遮断する。
ヘッド回路部12に設けられたデコーダ30に対しては上
位コントローラからライトゲート信号WGTが与えられる
と同時にラッチ回路部20を介して磁気ヘッド10−１〜10
−ｎのいずれか１つを選択する例えば８ビットB0〜B7の
ヘッドセレクト信号HSが与えられる。このヘッドセレク
ト信号HSはラッチ回路部20を通過することでヘッドセレ
クト出力信号HSOとしてデコーダ30に与えられる。
位コントローラからライトゲート信号WGTが与えられる
と同時にラッチ回路部20を介して磁気ヘッド10−１〜10
−ｎのいずれか１つを選択する例えば８ビットB0〜B7の
ヘッドセレクト信号HSが与えられる。このヘッドセレク
ト信号HSはラッチ回路部20を通過することでヘッドセレ
クト出力信号HSOとしてデコーダ30に与えられる。
ラッチ回路部20にはヘッドセレクト信号HSのビットB0
〜B7毎にラッチ回路20−１〜20−８が設けられる。
〜B7毎にラッチ回路20−１〜20−８が設けられる。
ラッチ回路20−１を例にとって回路構成を説明する
と、上位コントローラからのヘッドセレクト信号HSのB0
ビットはバッファレジスタ32に格納され、バッファレジ
スタ32に格納されたヘッドセレクト信号ビットB0に応じ
てデコーダ30に対するヘッドセレクト出力信号HSOビッ
トB0が制御される。バッファ32に続いては定電流源38、
スイッチ34、スイッチ36及び定電流源40を直列接続した
回路が設けられ、スイッチ34と36はバッファレジスタ32
に格納されたヘッドセレクト信号HSのビットB0の内容に
より、いずれか一方がオン、他方がオフされる。例えば
ラッチ回路20−１に対応した磁気ヘッド10−１をヘッド
セレクトするB0ビットのみをＨとしたヘッドセレクト信
号HSが与えられた場合には、スイッチ34がオン、スイッ
チ36がオフとなる。スイッチ34と36の接続間はスイッチ
44を介してデコーダ30に対する出力ラインに接続され、
この出力ラインにはコンデンサ42が接続されている。コ
ンデンサ42はスイッチ34をオン、スイッチ36をオフとし
た際に定電流源38からの充電電流を受けて充電され、デ
コーダ30に対しＨレベルとなるヘッドセレクト出力信号
HSOのビットB0を出力する。一方、スイッチ34がオフ、
スイッチ36がオンとなるセレクト解除時にはコンデンサ
42の電荷が定電流源40による一定電流により放電され、
デコーダ30に対するヘッドセレクト出力信号HSOのビッ
トB0をＬレベルとしてヘッドセレクト解除を行なわせ
る。
と、上位コントローラからのヘッドセレクト信号HSのB0
ビットはバッファレジスタ32に格納され、バッファレジ
スタ32に格納されたヘッドセレクト信号ビットB0に応じ
てデコーダ30に対するヘッドセレクト出力信号HSOビッ
トB0が制御される。バッファ32に続いては定電流源38、
スイッチ34、スイッチ36及び定電流源40を直列接続した
回路が設けられ、スイッチ34と36はバッファレジスタ32
に格納されたヘッドセレクト信号HSのビットB0の内容に
より、いずれか一方がオン、他方がオフされる。例えば
ラッチ回路20−１に対応した磁気ヘッド10−１をヘッド
セレクトするB0ビットのみをＨとしたヘッドセレクト信
号HSが与えられた場合には、スイッチ34がオン、スイッ
チ36がオフとなる。スイッチ34と36の接続間はスイッチ
44を介してデコーダ30に対する出力ラインに接続され、
この出力ラインにはコンデンサ42が接続されている。コ
ンデンサ42はスイッチ34をオン、スイッチ36をオフとし
た際に定電流源38からの充電電流を受けて充電され、デ
コーダ30に対しＨレベルとなるヘッドセレクト出力信号
HSOのビットB0を出力する。一方、スイッチ34がオフ、
スイッチ36がオンとなるセレクト解除時にはコンデンサ
42の電荷が定電流源40による一定電流により放電され、
デコーダ30に対するヘッドセレクト出力信号HSOのビッ
トB0をＬレベルとしてヘッドセレクト解除を行なわせ
る。
コンデンサ42の前段に設けたスイッチ44は電源電圧監
視回路16からのリセット信号RSにより制御されるスイッ
チである。リセット信号RSが無い状態、即ち電源電圧が
正常な動作状態にあってはスイッチ44はオンしており、
スイッチ34,36のオン、オフによるバッファ32に対する
上位コントローラからのヘッドセレクト信号HSのビット
B0に従ったコンデンサ42の充放電によるヘッドセレクト
出力信号HSOのB0ビット出力を有効とする。これに対し
電源電圧監視回路16による電源異常の検出でリセット信
号RSが出力されるとスイッチ44はオフとなり、コンデン
サ42に対するスイッチ34,36による充放電を禁止し、ス
イッチ44をオフした時、このコンデンサ42の充電状態ま
たは放電状態を維持する。
視回路16からのリセット信号RSにより制御されるスイッ
チである。リセット信号RSが無い状態、即ち電源電圧が
正常な動作状態にあってはスイッチ44はオンしており、
スイッチ34,36のオン、オフによるバッファ32に対する
上位コントローラからのヘッドセレクト信号HSのビット
B0に従ったコンデンサ42の充放電によるヘッドセレクト
出力信号HSOのB0ビット出力を有効とする。これに対し
電源電圧監視回路16による電源異常の検出でリセット信
号RSが出力されるとスイッチ44はオフとなり、コンデン
サ42に対するスイッチ34,36による充放電を禁止し、ス
イッチ44をオフした時、このコンデンサ42の充電状態ま
たは放電状態を維持する。
このようなラッチ回路20−１は他のビットB2〜B7に対
応したラッチ回路20−２〜20−ｎについても同じであ
る。
応したラッチ回路20−２〜20−ｎについても同じであ
る。
ラッチ回路部20に対する電源電圧の供給はヘッド電源
作成回路14から行われており、ヘッド回路部12に対する
電源電圧＋Vcc1を抵抗46とツェナダイオード48による電
圧回路で電源電圧＋Vcc1より低い電源電圧＋Vcc2に変換
して供給している。このためラッチ回路部20の各ラッチ
回路20−１〜20−ｎとしてはヘッド回路部12の電源電圧
＋Vcc1より低い電源電圧＋Vcc2による定電圧動作ができ
るように回路を構成している。
作成回路14から行われており、ヘッド回路部12に対する
電源電圧＋Vcc1を抵抗46とツェナダイオード48による電
圧回路で電源電圧＋Vcc1より低い電源電圧＋Vcc2に変換
して供給している。このためラッチ回路部20の各ラッチ
回路20−１〜20−ｎとしてはヘッド回路部12の電源電圧
＋Vcc1より低い電源電圧＋Vcc2による定電圧動作ができ
るように回路を構成している。
更にラッチ回路部20のラッチ回路20−１〜20−ｎに設
けたリセット信号RSにより制御されるスイッチ44として
は、電源電圧＋Vcc2が正常に供給され、且つリセット信
号RSが与えられていない定常状態でスイッチオンし、リ
セット信号RS1が与えられた時及び電源電圧＋Vcc1が断
たれた時にスイッチオフとなるノーマルクローズタイプ
のスイッチング素子を使用することが望ましい。
けたリセット信号RSにより制御されるスイッチ44として
は、電源電圧＋Vcc2が正常に供給され、且つリセット信
号RSが与えられていない定常状態でスイッチオンし、リ
セット信号RS1が与えられた時及び電源電圧＋Vcc1が断
たれた時にスイッチオフとなるノーマルクローズタイプ
のスイッチング素子を使用することが望ましい。
次に第２図の実施例の動作を第３図の動作タイミング
チャートを参照して説明する。
チャートを参照して説明する。
今、第２図のラッチ回路部20に対し上位コントローラ
より磁気ヘッド10−１を選択するヘッドセレクト信号HS
が与えられ、且つライトゲート信号WGTが与えられたと
する。ヘッドセレクト信号HSのビットB0〜B7はラッチ回
路部20のラッチ回路20−１〜20−８のバッファレジスタ
32に格納され、ビットＨでスイッチ34をオン、スイッチ
36をオフ、ビットＬでスイッチ34をオフ、スイッチ36を
オンとする。この時、スイッチ44はオンしていることか
らスイッチ34のオン又はスイッチ36のオンにより定電流
源38よりコンデンサ42に充電又は定電流40によるコンデ
ンサ42の放電が行われ、コンデンサ42の充放電によりデ
コーダ30に対するヘッドセレクト出力信号HSOの出力ビ
ットB0〜B7はＨレベル又はＬレベルとなる。
より磁気ヘッド10−１を選択するヘッドセレクト信号HS
が与えられ、且つライトゲート信号WGTが与えられたと
する。ヘッドセレクト信号HSのビットB0〜B7はラッチ回
路部20のラッチ回路20−１〜20−８のバッファレジスタ
32に格納され、ビットＨでスイッチ34をオン、スイッチ
36をオフ、ビットＬでスイッチ34をオフ、スイッチ36を
オンとする。この時、スイッチ44はオンしていることか
らスイッチ34のオン又はスイッチ36のオンにより定電流
源38よりコンデンサ42に充電又は定電流40によるコンデ
ンサ42の放電が行われ、コンデンサ42の充放電によりデ
コーダ30に対するヘッドセレクト出力信号HSOの出力ビ
ットB0〜B7はＨレベル又はＬレベルとなる。
このためデコーダ30はヘッドセレクト出力信号HSOと
ライドゲート信号WGTのオンとに基つき例えばライトア
ンプ24−１に対するライトイネーブル信号WEを有効と
し、磁気ヘッド10−１によるライト動作を可能とするヘ
ッドセレクト状態を作り出し、この状態でバッファ28を
介して与えられてくるライトデータWDに従ったライト電
流の供給により媒体に対しデータ書込みを行う。
ライドゲート信号WGTのオンとに基つき例えばライトア
ンプ24−１に対するライトイネーブル信号WEを有効と
し、磁気ヘッド10−１によるライト動作を可能とするヘ
ッドセレクト状態を作り出し、この状態でバッファ28を
介して与えられてくるライトデータWDに従ったライト電
流の供給により媒体に対しデータ書込みを行う。
このようなライト動作中に、例えば第３図に示すよう
に装置の電源電圧が低下し、時刻t1で電源電圧監視回路
16に設定した閾値電圧Vth1を下回ると、リセット信号RS
が出力される。ここで閾値電圧Vth1は電源電圧＋Vccか
ら所定のマージンαを差し引いた値である。
に装置の電源電圧が低下し、時刻t1で電源電圧監視回路
16に設定した閾値電圧Vth1を下回ると、リセット信号RS
が出力される。ここで閾値電圧Vth1は電源電圧＋Vccか
ら所定のマージンαを差し引いた値である。
電源電圧開始回路16からのリセット信号RSは上位コン
トローラに通知されると同時に電源クランプ回路18及び
ラッチ回路部20に与えられる。リセット信号を受けた電
源クランプ回路18はヘッド電源作成回路14により電源電
圧の供給を遮断する電源クランプ動作を開始する。この
電源クランプ回路18による電源クランプ動作により電圧
異常を検出した時刻t1より電源電圧＋Vcc1はクランプ時
定数に従って急速に零電圧に落とされる。
トローラに通知されると同時に電源クランプ回路18及び
ラッチ回路部20に与えられる。リセット信号を受けた電
源クランプ回路18はヘッド電源作成回路14により電源電
圧の供給を遮断する電源クランプ動作を開始する。この
電源クランプ回路18による電源クランプ動作により電圧
異常を検出した時刻t1より電源電圧＋Vcc1はクランプ時
定数に従って急速に零電圧に落とされる。
一方、リセット信号RSを受けたラッチ回路部20にあっ
ては、ラッチ回路20−１〜20−８に設けたスイッチ44が
オフとなり、スイッチ34,36によりコンデンサ42の充放
電切替えが禁止される。このため電源クランプ動作に伴
う電圧低下で、例えばバッファレジスタ32の格納ビット
のレベルが変化し、現在ヘッドセレクト状態と異なるヘ
ッドセレクト状態に変化しても、リセット信号RSにより
スイッチ44がオフとなって充放電切替えを禁止している
ため、電源異常検出時のデコーダ30に対するヘッドセレ
クト出力信号HSOの出力状態を電源クランプ動作中にお
いても維持することができる。
ては、ラッチ回路20−１〜20−８に設けたスイッチ44が
オフとなり、スイッチ34,36によりコンデンサ42の充放
電切替えが禁止される。このため電源クランプ動作に伴
う電圧低下で、例えばバッファレジスタ32の格納ビット
のレベルが変化し、現在ヘッドセレクト状態と異なるヘ
ッドセレクト状態に変化しても、リセット信号RSにより
スイッチ44がオフとなって充放電切替えを禁止している
ため、電源異常検出時のデコーダ30に対するヘッドセレ
クト出力信号HSOの出力状態を電源クランプ動作中にお
いても維持することができる。
ラッチ回路部20に対する電源電圧＋Vcc2は電源クラン
プ動作を受けて電圧が下がっているヘッド作成回路14か
らの電源電圧に基づいて作り出しているため、第３図の
時刻t2の閾値電圧＋Vth2、即ち電源電圧＋Vcc2からラッ
チ回路部20が動作可能なマージンβを差し引いた電圧に
下がるとラッチ回路部20自体の回路機能が電源の低下で
失われ、コンデンサ42がもしＨレベルに充電させていて
も上位に電源遮断後の放電により減少するようになる。
プ動作を受けて電圧が下がっているヘッド作成回路14か
らの電源電圧に基づいて作り出しているため、第３図の
時刻t2の閾値電圧＋Vth2、即ち電源電圧＋Vcc2からラッ
チ回路部20が動作可能なマージンβを差し引いた電圧に
下がるとラッチ回路部20自体の回路機能が電源の低下で
失われ、コンデンサ42がもしＨレベルに充電させていて
も上位に電源遮断後の放電により減少するようになる。
しかしながら、電源電圧が断たれてラッチ回路部20の
回路機能が失われても、スイッチ44としては電源オフで
スイッチオフとなるノーマルクローズ形のスイッチング
素子を使用していることから電源遮断後もオフを維持し
てコンデンサ42の放電時定数は最小限に抑えられ、閾値
電圧Vth2を下回った後、Ｈレベルにあったヘッドセレク
ト出力信号HSOのビットレベルはゆっくりとＬレベルに
低下する。
回路機能が失われても、スイッチ44としては電源オフで
スイッチオフとなるノーマルクローズ形のスイッチング
素子を使用していることから電源遮断後もオフを維持し
てコンデンサ42の放電時定数は最小限に抑えられ、閾値
電圧Vth2を下回った後、Ｈレベルにあったヘッドセレク
ト出力信号HSOのビットレベルはゆっくりとＬレベルに
低下する。
一方、電源クランプ動作中にリセット信号RSの通知を
受けた上位コントローラは、所定の処理時間遅れΔＴ後
にライトゲート信号WGTをオフし、ライトアンプ24−１
〜24−ｎによるライト電流の供給を停止する。
受けた上位コントローラは、所定の処理時間遅れΔＴ後
にライトゲート信号WGTをオフし、ライトアンプ24−１
〜24−ｎによるライト電流の供給を停止する。
従って、電源異常検出時刻t1からライトゲート信号WG
Tのオフが行なわれるまでの間、ラッチ回路部20でデコ
ーダ30に対するヘッドセレクト出力信号HSOのビット出
力状態を維持できれば、ヘッドセレクト誤動作による媒
体データの書換破壊を防止することができる。
Tのオフが行なわれるまでの間、ラッチ回路部20でデコ
ーダ30に対するヘッドセレクト出力信号HSOのビット出
力状態を維持できれば、ヘッドセレクト誤動作による媒
体データの書換破壊を防止することができる。
［発明の効果］ 以上説明してきたように本発明によれば、媒体上に書
かれたデータが電源異常によって破壊されることを確実
に防止できるため、記憶装置のデータ保護の信頼性を大
幅に向上することができる。
かれたデータが電源異常によって破壊されることを確実
に防止できるため、記憶装置のデータ保護の信頼性を大
幅に向上することができる。
第１図は本発明の原理説明図； 第２図は本発明の実施例構成図； 第３図は本発明の動作タイミングチャート； 第４図は従来回路の構成図である。 図中、 10−１〜10−n:ヘッド 12:ライト手段（ヘッド回路部） 14:電源作成手段（ヘッド電源作成手段） 16:電源電圧監視手段（回路） 18:電源クランプ手段 20:ラッチ手段（ラッチ回路部） 20−１〜20−n:ラッチ回路 22−１〜22−n:リードアンプ 24−１〜24−n:ライトアンプ 26,28:バッファアンプ 30:デコーダ 32:バッファレジスタ 34,36:スイッチ（充放電切替用） 38,40:定電流源 42:コンデンサ 44:スイッチ（ノーマルクローズ形） 46:抵抗 48:ツェナダイオード
Claims (5)
- 【請求項１】上位装置からのヘッドセレクト信号（HS）
及びライトゲート信号（WGT）に基づいて複数のヘッド
（10−１〜10−ｎ）の中の１つを選択して媒体にライト
データ（（WD）を書込むライト手段（12）と； 電源作成手段（14）から前記ライト手段（12）に供給さ
れている電源電圧を監視し、該電源電圧の異常を検出し
た際にリセット信号（RS）を出力する電源電圧監視手段
（16）と； 該電源電圧監視手段（16）からリセット信号（RS）を受
けた際に前記電源作成手段（14）の作動を停止して前記
ライト手段（12）に対する電源供給を停止させる電源ク
ランプ手段（18）と； を備えた磁気ディスク装置に於いて、 上位装置から前記ライト手段（12）に対するヘッドセレ
クト信号（HS）を保持すると共に、前記電源電圧監視手
段（16）からリセット信号（RS）を受けた際に、その後
の上位装置からのヘッドセレクト信号によるラッチ切替
えを禁止し既に保持しているヘッドセレクト信号の出力
状態を維持するラッチ手段（20）を設けたことを特徴と
する磁気ディスク装置のデータ保護回路。 - 【請求項２】前記ラッチ手段（20）は、 上位装置からのヘッドセレクト信号（HS）を格納するバ
ッファと； 前記ライト手段（12）に対するヘッドセレクト信号の出
力状態を充放電により切替えるコンデンサと； 前記コンデンサを定電流充電する充電手段と； 前記コンデンサを定電流放電する放電手段と； 前記バッファに格納されたヘッドセレクト信号（HS）に
応じて前記充電手段又は放電手段のいずれか一方を選択
して前記コンデンサを充放電させる切替手段と； 前記電源監視回路（16）からリセット信号（RS）を受け
た際に前記コンデンサの入力側を切離してその時の充放
電状態に維持するホールド手段と； を備えたことを特徴とする請求項１記載の磁気ディスク
装置のデータ保護回路。 - 【請求項３】前記ラッチ手段（20）に設けたホールド手
段は、リセット信号（RS）及び電源電圧の遮断によりオ
フするノーマルクローズ形のスイッチング素子を使用し
たことを特徴とする請求項２記載の磁気ディスク装置の
データ保護回路。 - 【請求項４】前記ラッチ手段（20）に前記電源供給手段
（14）から前記ライト手段（12）に供給する電源電圧
（＋Vcc1）より低い電源電圧電源電圧（＋Vcc2）を供給
すると共に、該低い電源電圧（＋Vcc2）で動作できるよ
うに前記ラッチ手段（20）を回路構成したことを特徴と
する請求項１乃至３記載の磁気ディスク装置のデータ保
護回路。 - 【請求項５】前記ラッチ手段（20）をヘッドセレクト信
号（HS）のビット毎に設けたことを特徴とする請求項１
乃至４記載の磁気ディスク装置のデータ保護回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2165172A JPH0827882B2 (ja) | 1990-06-22 | 1990-06-22 | 磁気ディスク装置のデータ保護回路 |
| US07/717,012 US5218504A (en) | 1990-06-22 | 1991-06-18 | Disc-drive apparatus having function of preventing destruction of data |
| EP91305641A EP0463821A1 (en) | 1990-06-22 | 1991-06-21 | Disc drive units |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2165172A JPH0827882B2 (ja) | 1990-06-22 | 1990-06-22 | 磁気ディスク装置のデータ保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0457201A JPH0457201A (ja) | 1992-02-25 |
| JPH0827882B2 true JPH0827882B2 (ja) | 1996-03-21 |
Family
ID=15807227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2165172A Expired - Lifetime JPH0827882B2 (ja) | 1990-06-22 | 1990-06-22 | 磁気ディスク装置のデータ保護回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5218504A (ja) |
| EP (1) | EP0463821A1 (ja) |
| JP (1) | JPH0827882B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729397A (en) * | 1992-12-31 | 1998-03-17 | International Business Machines Corporation | System and method for recording direct access storage device operating statistics |
| KR100568420B1 (ko) * | 1998-01-16 | 2006-07-21 | 삼성전자주식회사 | 하드 디스크 드라이브에서 라이트 오동작방지회로 |
| US6988222B2 (en) * | 2002-12-03 | 2006-01-17 | Uniloy Milacron U.S.A. Inc. | Power failure detection and response |
| KR100725982B1 (ko) * | 2006-02-03 | 2007-06-08 | 삼성전자주식회사 | 전압 변동에 따른 기록 파라미터 조절방법과 조절장치 |
| US8593752B2 (en) * | 2010-10-08 | 2013-11-26 | HGST Netherlands B.V. | Pulse power during a shut down in a hard disk drive |
| CN110244830B (zh) * | 2018-09-05 | 2022-06-07 | 浙江大华技术股份有限公司 | 一种用于硬盘上电的控制电路及其控制方法 |
| JP2021034088A (ja) * | 2019-08-28 | 2021-03-01 | 株式会社東芝 | 磁気ディスク装置、および該磁気ディスク装置のデータ保護方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59124064A (ja) * | 1982-12-29 | 1984-07-18 | Fujitsu Ltd | デイスク・フアイルのデ−タ保護方式 |
| JPS59154671A (ja) * | 1983-02-23 | 1984-09-03 | Fujitsu Ltd | 磁気デイスク装置のデ−タ保護方式 |
| JPS59154615A (ja) * | 1983-02-24 | 1984-09-03 | Nec Corp | デ−タ書込装置 |
| US4689698A (en) * | 1983-07-11 | 1987-08-25 | Brother Kogyo Kabushiki Kaisha | Disk drive control for inhibiting operation upon battery voltage drop |
| JPS60157629A (ja) * | 1984-01-27 | 1985-08-17 | Yokogawa Medical Syst Ltd | 磁気デイスク装置の制御回路 |
| JPS61107573A (ja) * | 1984-10-31 | 1986-05-26 | Citizen Watch Co Ltd | フロツピ−デイスクドライブ回路の電源モニタ− |
| JPS61269209A (ja) * | 1985-05-24 | 1986-11-28 | Nec Corp | 書込回路 |
| JPS6310304A (ja) * | 1986-07-01 | 1988-01-16 | Nec Corp | デ−タ書込装置 |
-
1990
- 1990-06-22 JP JP2165172A patent/JPH0827882B2/ja not_active Expired - Lifetime
-
1991
- 1991-06-18 US US07/717,012 patent/US5218504A/en not_active Expired - Fee Related
- 1991-06-21 EP EP91305641A patent/EP0463821A1/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0457201A (ja) | 1992-02-25 |
| US5218504A (en) | 1993-06-08 |
| EP0463821A1 (en) | 1992-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0950350A (ja) | 記憶装置 | |
| JPH10106273A (ja) | 半導体記憶装置 | |
| US6498755B2 (en) | Semiconductor storage device conducting a late-write operation and controlling a test read-operation to read data not from a data latch circuit but from a memory core circuit regardless of whether a preceding address and a present address match each other | |
| JPH10261774A (ja) | 不揮発性半導体記憶装置 | |
| JPS59144100A (ja) | 半導体メモリ | |
| JPH0522983B2 (ja) | ||
| JPH0827882B2 (ja) | 磁気ディスク装置のデータ保護回路 | |
| JPH0785672A (ja) | 半導体メモリ回路 | |
| KR940001412A (ko) | 반도체 기억장치 | |
| JP3887241B2 (ja) | プログラマブル論理デバイス、ならびに不揮発性メモリおよびそのデータ再現方法 | |
| JP2565018B2 (ja) | 突入電流防止回路 | |
| KR950010303B1 (ko) | 불휘발성 반도체 기억장치의 기록회로 | |
| JPH05314789A (ja) | 冗長アドレス記憶回路 | |
| US6819515B1 (en) | Method and circuit for eliminating glitches in a disk drive read head | |
| JP3022792B2 (ja) | 半導体集積回路装置 | |
| JP3128435B2 (ja) | レジューム機能付コンピュータシステム | |
| JPS6218945B2 (ja) | ||
| KR100560801B1 (ko) | 플래시 메모리 장치 | |
| JPS6325423B2 (ja) | ||
| JP2587603B2 (ja) | フレキシブルディスク装置の記録再生制御回路 | |
| SU1594605A1 (ru) | Дешифратор | |
| JPS5829111A (ja) | 磁気記録装置に於けるデ−タ保護回路 | |
| US6185061B1 (en) | Semiconductor integrated circuit device for use in a magnetic disk drive with reduced recovery time between operations | |
| SU1596388A1 (ru) | Адресный формирователь | |
| SU842975A1 (ru) | Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи |