JPH10106273A

JPH10106273A - 半導体記憶装置

Info

Publication number: JPH10106273A
Application number: JP9044315A
Authority: JP
Inventors: Shigekazu Takada; 栄和高田; Municchi Thomas; ムニッチトーマス; Novosel David; ノボセルデビッド
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-09-26
Filing date: 1997-02-27
Publication date: 1998-04-24
Anticipated expiration: 2017-02-27
Also published as: JP3599300B2; US5828596A

Abstract

(57)【要約】【課題】揮発性動作モードと不揮発性動作モードとの
間の切り替えを、電源電圧レベルの変化に応じて自動的
に行えるとともに、制御信号によって電源電圧レベルか
らは独立して強制的に行うこともできる半導体記憶装置
を提供する。【解決手段】電源電圧レベルが所定の電圧レベルより
も高くなったことを検出する２つの電源電圧レベル検出
回路と、これらの検出回路からの出力信号を受け取るラ
ッチ回路と、を備える動作モード切り替え信号発生回路
システムを設けている。ラッチ回路からの出力信号が、
動作モード切り替え信号になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体記憶装置に
関し、特に、不揮発性動作モードと揮発性動作モードと
を有する強誘電体メモリに関する。さらに詳細には、通
常動作時には、読み出し動作及び書き込み動作を揮発性
メモリ（すなわちＤＲＡＭ）として行い、電源のＯＦＦ
及びＯＮ時には、情報の書き込み及び書き込まれた情報
の読み出しを不揮発性メモリとして行う、強誘電体メモ
リに関する。

【０００２】

【従来の技術】強誘電体メモリでは、一般に、強誘電体
材料から構成される強誘電体膜を含む強誘電体キャパシ
タを記憶素子として使用する。不揮発性メモリとしての
強誘電体メモリの動作においては、データの書き込み及
び読み出し時に、強誘電体材料に特有の特性である分極
反転現象を使用する。しかし、書き込み回数の増加に伴
って強誘電体キャパシタを構成する強誘電体膜に疲労が
発生し、強誘電体膜の分極保持特性が劣化することがあ
る。

【０００３】この問題を克服するためには、分極反転現
象を使用せずにデータの読み出し及び書き込みを行うこ
とが考えられる。具体的には、通常動作時には、強誘電
体メモリを揮発性メモリ（すなわちＤＲＡＭ）として機
能させて、分極反転現象を利用せずに、電荷の蓄積及び
放出によってデータの書き込み及び読み出しを行う。一
方、電源のＯＮ及びＯＦＦに際しては不揮発性動作モー
ドに切り替えて、強誘電体メモリを分極反転現象を利用
する不揮発性メモリとして機能させる。

【０００４】加えて、揮発性動作モードにおいて通常の
ＤＲＡＭとして動作する際には、記憶されている情報を
リフレッシュ動作して、強誘電体膜に周期的に分極反転
を生じさせる。これによる分極の方向を不揮発性情報と
して、電荷の蓄積及び放出に基づく揮発性情報と併用す
る。

【０００５】以上のように、不揮発性動作モードと揮発
性動作モードとを適宜切り替えて分極反転の発生回数を
低減することによって、分極反転現象に基づく強誘電体
膜の疲労及びそれによるメモリの動作特性の劣化を低減
することができる。なお、以下では、この不揮発性動作
モードと揮発性動作モードとの間の切り替えを、単に
「動作モード切り替え」とも称する。

【０００６】強誘電体キャパシタを記憶素子として使用
する強誘電体メモリにおいて不揮発性動作モードと揮発
性動作モードとを選択できるように構成された半導体メ
モリは、例えば、特開平７−１８２８７２号公報に開示
されている。この公報に開示されている構成では、電源
の立ち上げを自動的に検出して、半導体メモリを不揮発
性動作モードにセットする。その後に、切り替え信号の
作用によって揮発性動作モードに切り替えて、半導体メ
モリをＤＲＡＭのように揮発性メモリとして動作させる
ことができる。

【０００７】具体的には、図６は、上記公報に開示され
ている半導体メモリに含まれる、動作モード切り替え信
号の発生回路１０の構成図である。この回路１０は、そ
の内部に電源電圧レベル検出回路２０を含んでいるとと
もに、後述するＤＲＡＭモード指定信号を制御回路３０
から供給される。電源電圧レベル検出回路２０は、図７
に模式的に示すように、高電位側の電源電圧Ｖｃｃとノ
ードＶＮ８との間に接続された固定抵抗Ｒと、ノードＶ
Ｎ８と接地電位との間に直列に接続された３つのｎチャ
ネル電界効果トランジスタｎＦＥＴと、ノードＶＮ８と
出力との間に直列に接続された３つのインバータＩＮＶ
Ａ、ＩＮＶＢ及びＩＮＶＣと、を含んでいる。

【０００８】図８は、電源電圧レベル検出回路２０の出
力特性を模式的に示す図である。図８に示されているよ
うに、電源電圧がＬｏｗレベルにある間は、電源電圧レ
ベル検出回路２０の出力はＬｏｗレベルにある。一方、
電源が立ち上がって電源電圧がある一定値を超えると、
図８で傾き１の直線で示されているように、電源電圧レ
ベル検出回路２０は、その時点の電源電圧値に等しいＨ
ｉｇｈレベルの出力電圧を発生するようになる。

【０００９】電源電圧レベル検出回路２０の出力がＨｉ
ｇｈレベルに切り替わると、動作モード切り替え信号発
生回路１０に含まれるノードＡの電位が、キャパシタＣ
６Ａを介してＨｉｇｈレベルになる。これに応じて、ノ
ードＢから供給される動作モード切り替え信号Ｆ／ＤＳ
ｉｇはＬｏｗレベルになり、半導体メモリは不揮発性動
作モードに設定される。一方、このように設定された不
揮発性動作モードから揮発性動作モードへの切り替えに
あたっては、ＨｉｇｈレベルのＤＲＡＭモード指定信号
が、制御回路３０から動作モード切り替え信号発生回路
１０に出力される。この結果、ノードＡに接続されてい
るトランジスタが導通して、ノードＡはＬｏｗレベルに
なる。これに応じて、ノードＢから供給される動作モー
ド切り替え信号Ｆ／ＤＳｉｇはＨｉｇｈレベルになり、
半導体メモリは揮発性動作モードに設定される。

【００１０】このように、上記公報に開示されている構
成では、電源電圧レベルの変化に応じて、自動的に動作
モードの切り替えが行われる。

【００１１】

【発明が解決しようとする課題】強誘電体メモリの動作
特性の評価に際して、通常の使用時よりも広い範囲の電
源電圧を印加して、強誘電体メモリの動作テストを実施
することがある。例えば、電源電圧値の設計仕様値から
どの程度のマージンが確保されているかを評価して設計
精度の確認を行うために、電源電圧レベルの変化から独
立して任意に揮発性動作モードを設定し、これに伴うマ
ージン評価を行うことがある。

【００１２】しかし、先に述べたような構成を有する前
記公報に開示された従来技術の強誘電体メモリでは、電
源電圧の変化に応じて自動的に動作モードの切り替えが
行われる。従って、上記のように揮発性動作モードを電
源電圧レベルの変化から独立して任意に設定する必要が
ある評価（動作テスト）は、実施することができない。

【００１３】さらに、強誘電体メモリに実際に印加する
ことができる電源電圧の上限値及び下限値は、強誘電体
膜を構成する強誘電体材料の分極反転特性や電荷保持特
性に依存して決定される。例えば、強誘電体材料を使用
して構成されている強誘電体キャパシタでは、キャパシ
タに蓄積される電荷量が増大しすぎると、すなわち強誘
電体膜の厚さのばらつきが大きく（一般的には薄く）な
ると、強誘電体キャパシタの電荷がスイッチングトラン
ジスタを介してビット線へ放出されるチャージシェア時
に、放出された電荷によってビット線が充電される。こ
の結果、充電されたビット線の電位と強誘電体キャパシ
タの電極プレートとの間の電位差が小さくなるので、メ
モリセルに含まれるキャパシタへの再書き込みができな
くなることがある。従って、印加できる電源電圧レベル
には、上限が存在する。

【００１４】このような理由により、実現すべき仕様値
として与えられる範囲の電源電圧を、実際には強誘電体
メモリに印加することができない可能性がある。

【００１５】本発明は、上記課題を解決するためになさ
れたものであり、その目的は、揮発性動作モードと不揮
発性動作モードとの間の切り替えを動作条件に応じて、
ある条件下では電源電圧レベルの変化に応じて自動的に
行い、他の条件下では制御信号によって電源電圧レベル
の変化からは独立して強制的に行えるように構成されて
いる半導体記憶装置を提供すること、である。

【００１６】

【課題を解決するための手段】本発明の半導体記憶装置
は、不揮発性動作モードと揮発性動作モードとを有する
強誘電体メモリと、電源電圧の電圧レベルを示す入力信
号が与えられる入力端子と、該不揮発性動作モードの活
性化及び不活性化を制御する第１の制御信号を該強誘電
体メモリに出力する第１の信号発生回路と、該入力信号
に基づいて、該不揮発性動作モードの活性化及び不活性
化を制御する第２の制御信号を該第１の信号発生回路に
出力する第２の信号発生回路と、を備えている。第１の
動作条件では該電源電圧の電圧レベルの変化に応じて該
不揮発性動作モードと該揮発性動作モードとが自動的に
切り替えられ、第２の動作条件では該揮発性動作モード
のみが活性化され、そのことにより上記目的が達成され
る。

【００１７】ある実施形態では、前記第２の信号発生回
路が、前記不揮発性動作モードが活性化されているか或
いは不活性化されているかを示す情報を保持する保持回
路を含んでいる。前記保持回路からの出力信号は、前記
第２の制御信号として前記第１の信号発生回路に与えら
れ得る。前記第２の信号発生回路は、前記入力信号の電
圧レベルが所定の電圧レベルよりも高い場合に該入力信
号をＨｉｇｈレベルと認識する電圧レベル検出回路をさ
らに含み得て、該電圧レベル検出回路からの出力信号が
前記保持回路に与えられる。

【００１８】以下、作用について説明する。

【００１９】先述の目的を達成するためには、ある動作
条件下では、動作モードの切り替えを電源電圧の変化に
応じて自動的に生じさせるようにする必要がある一方
で、他の動作条件下、例えば通常の動作時には、不揮発
性動作を行わずに揮発性動作のみが確実に実施されるよ
うに保証する必要がある。このために本発明では、不揮
発性動作モードと揮発性動作モードとを有する強誘電体
メモリを含む半導体記憶装置において、不揮発性動作モ
ードの活性化及び不活性化を制御する第１の制御信号を
強誘電体メモリに出力する第１の信号発生回路と、電源
電圧の電圧レベルを示す入力信号に基づいて、不揮発性
動作モードの活性化及び不活性化を制御する第２の制御
信号を第１の信号発生回路に出力する第２の信号発生回
路と、を備えている。そして、第１の動作条件では、電
源電圧の電圧レベルの変化に応じて不揮発性動作モード
と揮発性動作モードとを自動的に切り替え、第２の動作
条件では、揮発性動作モードのみを活性化する。

【００２０】具体的には、動作モード切替信号発生回路
システムに含まれる上記第１の信号発生回路として、動
作モード切り替え信号発生回路を設ける。また、同回路
システムに含まれる上記第２の信号発生回路として、電
源電圧レベルが所定の電圧レベル（例えば、高電位側の
電源電圧レベルＶｃｃ）よりも高くなったことを検出す
る２つの電源電圧レベル検出回路と、これらの検出回路
からの出力信号を受け取るラッチ回路（保持回路）と、
を設ける。但し、この２つの電源電圧レベル検出回路
は、省略することもできる。ラッチ回路からの出力信号
が、動作モード切り替え信号になる。このような構成と
することによって、強制的に揮発性動作モードに設定す
ることが可能になり、電源電圧の動作マージンテストの
実施が可能になる。

【００２１】このように本発明では、動作モード切り替
え信号発生回路システムに含まれている２つの電源電圧
レベル検出回路へそれぞれ入力される２つの外部入力信
号の組み合わせによって、電源電圧レベルの変化からは
独立して、不揮発性動作モードを強制的に活性化或いは
不活性化することができる。不揮発性動作モードが活性
化されているか或いは不活性化されているかを示す情報
は、ラッチ回路によって保持される。これによって、電
源電圧レベルの変動による動作モードの自動的な切り替
えに加えて、所望の時点で揮発性動作モードの実施を強
制的に且つ確実に実現することが可能になる。

【００２２】また、動作モード切り替え信号発生回路シ
ステムにおいて使用されている電源電圧レベル検出回路
は、電源電圧レベルを示す外部入力信号が所定の電圧レ
ベルよりも高い電圧を有している場合のみに、その外部
入力信号がＨｉｇｈレベルであると認識する回路であ
る。このような機能を有する電源電圧レベル検出回路と
電源電圧レベルを示す外部入力信号とを組み合わせる構
成とすれば、外部入力信号のための入力端子を、他の用
途で使用される入力端子と共通のものにすることができ
て、回路構成の簡略化を図ることができる。

【００２３】

【発明の実施の形態】以下、本発明を具体化した実施形
態を、図面を参照して説明する。

【００２４】図１は、本発明の原理に従った動作モード
切り替え信号発生回路システム１００の構成を示す回路
図である。

【００２５】図１に示される回路システム１００は、強
誘電体メモリ（図１には不図示、以下では半導体メモリ
とも称する）へ動作モード切り替え信号Ｆ／ＤＳｉｇを
供給する。具体的には、実際に半導体メモリに動作モー
ド切り替え信号Ｆ／ＤＳｉｇ（第１の制御信号）を与え
る第１の信号発生回路４０と、２つの外部入力信号を受
け取って第１の信号発生回路４０に出力を与える第２の
信号発生回路５０と、を含んでいる。電源電圧レベルを
示す外部入力信号ＩＮ１及びＩＮ２が第２の信号発生回
路５０に入力されると、第１の信号発生回路４０の活性
／不活性が制御されて、それに応じて半導体メモリの動
作モードが設定される。

【００２６】第１の信号発生回路４０の詳細な構成につ
いては、後述する。

【００２７】第２の信号発生回路５０は、電源電圧レベ
ル検出回路５及び６と、保持回路（ラッチ回路）４と、
インバータ回路１１及び１２と、を含んでいる。電源電
圧レベル検出回路５及び６は、電源電圧レベルを示すそ
れぞれの外部入力信号ＩＮ１及びＩＮ２が所定の電圧レ
ベル、例えば高電位側の電源電圧レベルＶｃｃよりも高
くなると、出力端子１及び２からＨｉｇｈレベルの出力
信号ＳＥＴ及びＲＥＳＥＴを供給する機能を有してい
る。例えば、電源電圧レベル検出回路５への外部入力信
号ＩＮ１が所定の電圧レベル以上になると、電源電圧レ
ベル検出回路５の出力端子１からＨｉｇｈレベルの出力
信号ＳＥＴが供給される。同様に、電源電圧レベル検出
回路６への外部入力信号ＩＮ２が所定の電圧レベル以上
になると、電源電圧レベル検出回路６の出力端子２から
Ｈｉｇｈレベルの出力信号ＲＥＳＥＴが供給される。

【００２８】出力信号ＳＥＴ及びＲＥＳＥＴは、それぞ
れＮＯＲ型ラッチ回路４の入力端子に入力される。ラッ
チ回路４の出力端子３からは出力信号ＰＭＴが出力され
て、直列に接続されているインバータ回路１１及び１２
を介して、第１の信号発生回路４０に供給される。

【００２９】ラッチ回路４からの出力信号ＰＭＴ（第２
の制御信号）は、第１の信号発生回路４０を活性化する
か或いは非活性化するか、すなわち、動作モードの切り
替えを電源電圧レベルに基づいて自動的に行うか或いは
強制的に揮発性動作モードに設定するかという情報を示
す信号である。第１の信号発生回路４０は、受け取った
第２の制御信号ＰＭＴに応じて、ある場合には、半導体
メモリの不揮発性動作モードと揮発性動作モードとを電
源電圧レベルに応じて自動的に切り替えるための信号
を、動作モード切り替え信号Ｆ／ＤＳｉｇとして発生し
て、半導体メモリに供給する。或いは、電源電圧レベル
に基づいた自動的な動作モードの切り替えの代わりに、
強制的な動作モードの切り替えを行う信号を動作モード
切り替え信号Ｆ／ＤＳｉｇとして発生して、半導体メモ
リに供給することもできる。動作モードの切り替え制御
のために第１の信号発生回路４０から半導体メモリに与
えられる上記のような動作モード切り替え信号Ｆ／ＤＳ
ｉｇを、第１の制御信号とも称する。

【００３０】動作モードの切り替えを自動的に行うか或
いは強制的に設定するかは、外部入力信号ＩＮ１及びＩ
Ｎ２によって決定される。具体的には、例えば、外部入
力信号ＩＮ１がＨｉｇｈレベル（後述するように電源電
圧Ｖｃｃよりも大きいスーパーボルテージレベル）であ
り外部入力信号ＩＮ２がＬｏｗレベルである場合に、強
制的に揮発性動作モードに設定し、外部入力信号ＩＮ１
がＬｏｗレベルであり外部入力信号ＩＮ２がＨｉｇｈレ
ベル（スーパーボルテージレベル）である場合に、自動
的な切り替えを可能にすることができる。

【００３１】上記のような構成を有する回路システム１
００の動作を、以下に更に具体的に説明する。

【００３２】電源電圧レベル検出回路５への外部入力信
号ＩＮ１が所定のレベル以上の電圧レベルを有し、且
つ、電源電圧レベル検出回路６への外部入力信号ＩＮ２
が所定のレベル以下の電圧レベル（例えば接地電位ＧＮ
Ｄ）を有していると、電源電圧レベル検出回路５からの
出力信号ＳＥＴはＨｉｇｈレベルになり、一方で、電源
電圧レベル検出回路６からの出力信号ＲＥＳＥＴはＬｏ
ｗレベルを維持する。このとき、ラッチ回路４からの出
力信号ＰＭＴはＨｉｇｈレベルになり、不揮発性動作モ
ードが不活性化されて揮発性動作モードが活性化され
る。従って、回路システム１００の上記の動作の終了後
に、半導体メモリの通常の動作モード、すなわち揮発性
動作モードの評価を開始することができる。

【００３３】通常の動作の終了後に、電源電圧レベル検
出回路６への外部入力信号ＩＮ２の電圧レベルが所定の
レベルよりも高くなると、電源電圧レベル検出回路６か
らの出力信号ＲＥＳＥＴはＨｉｇｈレベルに変化する。
この結果、ラッチ回路４からの出力信号ＰＭＴはＬｏｗ
レベルに変化して、半導体メモリの不揮発性動作モード
を活性化させる。このとき、この動作モードの切り替え
は、もう一つの電源電圧レベル検出回路５への外部入力
信号ＩＮ１の状態には依存しない。

【００３４】以上のように、図１に示す回路システム１
００では、２つの電源電圧レベル検出回路５及び６に電
源電圧レベルを示す外部入力信号ＩＮ１及びＩＮ２をそ
れぞれ入力することによって、半導体メモリの不揮発性
動作モードの活性化／不活性化を制御する。外部入力信
号ＩＮ１及びＩＮ２としては、電源電圧が所定の電圧レ
ベル（典型的には、高電位側の電源電圧レベルＶｃｃ）
よりも高くなったときに所定のレベル以上の電圧レベル
を有する電圧信号が、供給されれば良い。従って、外部
入力信号ＩＮ１及びＩＮ２の入力端子は、電源電圧Ｖｃ
ｃと接地電位ＧＮＤとの間に相当する電圧レベルを有す
る電圧信号が入力される他の用途の入力端子（例えばア
ドレス入力端子やコントロール信号入力端子など）と共
用することができる。

【００３５】図２は、電源電圧レベル検出回路５及び６
の具体的回路構成をさらに詳細に示した、回路システム
１００の構成図である。

【００３６】電源電圧レベル検出回路５において、外部
入力信号ＩＮ１が与えられる入力端子と接地電位ＧＮＤ
との間に、３つのトランジスタＴｒ１〜Ｔｒ３が直列に
接続されている。このうち、トランジスタＴｒ２には、
基板電圧として、高電位側の電源電圧Ｖｃｃよりもさら
に高い電圧レベルを有するブーストされた電源電圧Ｖｐ
ｐが供給されている。一方、トランジスタＴｒ２及びＴ
ｒ３のゲートは、それぞれ高電位側の電源電圧Ｖｃｃに
接続されている。出力信号ＳＥＴは、トランジスタＴｒ
２及びＴｒ３の間に設けられた出力端子１から外部に出
力される。

【００３７】同様に、電源電圧レベル検出回路６におい
て、外部入力信号ＩＮ２が与えられる入力端子と接地電
位ＧＮＤとの間に、３つのトランジスタＴｒ４〜Ｔｒ６
が直列に接続されている。このうち、トランジスタＴｒ
５には、バックゲート電圧として、高電位側の電源電圧
Ｖｃｃよりもさらに高い電圧レベルを有するブーストさ
れた電源電圧Ｖｐｐが供給されている。一方、トランジ
スタＴｒ５及びＴｒ６のゲートは、それぞれ高電位側の
電源電圧Ｖｃｃに接続されている。また、出力信号ＲＥ
ＳＥＴは、トランジスタＴｒ５及びＴｒ６の間に設けら
れた出力端子２から外部に出力される。

【００３８】ここで、トランジスタＴｒ１、Ｔｒ３、Ｔ
ｒ４及びＴｒ６はＮチャネルトランジスタであり、トラ
ンジスタＴｒ２及びＴｒ５はＰチャネルトランジスタで
ある。従って、Ｎチャネルトランジスタ及びＰチャネル
トランジスタのしきい値電圧をそれぞれＶｔｎ及びＶｔ
ｐとすると、電源電圧レベル検出回路５においては、外
部入力信号ＩＮ１が電源電圧Ｖｃｃとそれぞれのしきい
値電圧Ｖｔｎ及びＶｔｐとの合計（すなわち、Ｖｃｃ＋
Ｖｔｎ＋Ｖｔｐ）よりも高いレベルになれば、３つのト
ランジスタＴｒ１〜Ｔｒ３がすべてＯＮする。このと
き、それぞれのトランジスタＴｒ１〜Ｔｒ３のＯＮ抵抗
比を適切に設定することによって、出力信号ＳＥＴがＨ
ｉｇｈレベルに設定されるようにする。一方、電源電圧
レベル検出回路５への外部入力信号ＩＮ１がＬｏｗレベ
ルになると、トランジスタＴｒ１及びＴｒ２はＯＦＦに
なる一方で、Ｔｒ３はＯＮに維持される。この結果、出
力信号ＳＥＴがＬｏｗレベルに変化する。

【００３９】同様に、電源電圧レベル検出回路６におい
ては、外部入力信号ＩＮ２が電源電圧Ｖｃｃとそれぞれ
のしきい値電圧Ｖｔｎ及びＶｔｐとの合計（すなわち、
Ｖｃｃ＋Ｖｔｎ＋Ｖｔｐ）よりもＨｉｇｈレベルになれ
ば、３つのトランジスタＴｒ４〜Ｔｒ６がすべてＯＮす
る。このとき、それぞれのトランジスタＴｒ４〜Ｔｒ６
のＯＮ抵抗比を適切に設定することによって、出力信号
ＲＥＳＥＴがＨｉｇｈレベルに設定されるようにする。
電源電圧レベル検出回路６への外部入力信号ＩＮ２がＬ
ｏｗレベルになると、トランジスタＴｒ４及びＴｒ５は
ＯＦＦになる一方で、Ｔｒ６はＯＮに維持される。この
結果、出力信号ＳＥＴがＬｏｗレベルに変化する。

【００４０】以上に説明した本発明による動作モード切
り替え信号発生回路システム１００の構成は、本発明の
一実施形態に過ぎない。他の構成への改変も容易に行う
ことができる。例えば、不揮発性動作モードの活性或い
は不活性状態を示す情報のラッチの手法や、電源電圧レ
ベルの検出手法、或いはその検出結果に基づいた動作モ
ードの設定手法などは、以上に説明したものとは異なっ
た手法で実現することが可能である。

【００４１】或いは、図３に示す動作モード切り替え信
号発生回路システム２００では、図１の第２の信号発生
回路５０に対応する第２の信号発生回路５５から、図１
の回路構成では含まれていた電源電圧レベル検出回路５
及び６が省略されて、外部入力信号ＩＮ１及びＩＮ２を
直接にラッチ回路４に入力するようにした構成を有す
る。このような構成であっても、以上に説明した回路シ
ステム１００と同様の効果を得ることができる。

【００４２】但し、この回路システム２００の構成の場
合には、外部入力信号ＩＮ１及びＩＮ２の入力端子は、
他用途の入力端子とは独立して設ける必要がある。これ
は、通常の電源電圧レベル（Ｖｃｃ及びＶｓｓ）を有す
る外部入力信号ＩＮ１及びＩＮ２によって、半導体メモ
リの不揮発性動作モードが活性化或いは不活性化されな
いようにするためである。

【００４３】図４は、回路システム１００及び２００に
含まれ得る第１の信号発生回路４０の構成を模式的に示
す図である。

【００４４】第１の信号発生回路４０は、動作モード切
り替え信号発生回路１０、制御回路３０、及び１対のト
ランジスタを含んでいる。これらの構成要素のうちで、
動作モード切り替え信号発生回路１０及び制御回路３０
は、図６及び図７を参照して説明した特開平７−１８２
８７２号公報に開示されているものと同じ構成にするこ
とができる。

【００４５】具体的には、動作モード切り替え信号発生
回路１０には、ＤＲＡＭモード指示信号を供給する制御
回路３０が接続されている。制御回路３０と動作モード
切り替え信号発生回路１０との間にはノードＣが設けら
れており、電源電圧ＶｃｃとノードＣとの間にはＮチャ
ネルトランジスタ７が設けられ、接地電位ＧＮＤとノー
ドＣとの間にはＰチャネルトランジスタ８が設けられて
いる。これらのトランジスタ７及び８のゲートには、先
に説明したラッチ回路４の出力信号ＰＭＴがそれぞれ入
力されている。

【００４６】図４の構成から明らかなように、ラッチ回
路４からの出力信号ＰＭＴがＨｉｇｈレベルになると、
Ｎチャネルトランジスタ７が導通してノードＣの電位が
Ｈｉｇｈレベルになり、結果としてＤＲＡＭモード指定
信号がＨｉｇｈレベルになる。この結果、動作モード切
り替え信号発生回路１０から出力される切り替え信号
は、揮発性動作モードを活性化するように設定される。
一方、ラッチ回路４からの出力信号ＰＭＴがＬｏｗレベ
ルになると、Ｐチャネルトランジスタ８が導通してノー
ドＣの電位がＬｏｗレベルになり、結果としてＤＲＡＭ
モード指定信号がＬｏｗレベルになる。この結果、動作
モード切り替え信号発生回路１０から出力される切り替
え信号は、揮発性動作モードを不活性化するように設定
される。

【００４７】このように、図４の回路構成では、ラッチ
回路４からの出力信号ＰＭＴがＨｉｇｈレベルになると
ＤＲＡＭモード指定信号が自動的にＨｉｇｈレベルにな
って、揮発性動作モードが活性化される。

【００４８】図５は、回路構成要素の動作モード切り替
え信号発生回路１０への接続の仕方が図４の場合とは異
なっている、他の第１の信号発生回路４５の構成を模式
的に示す図である。

【００４９】この場合にも、動作モード切り替え信号発
生回路１０に、ＤＲＡＭモード指示信号を供給する制御
回路３０が接続されている。動作モード切り替え信号発
生回路１０とその出力端子との間にはノードＤが設けら
れており、電源電圧ＶｃｃとノードＤとの間にはＮチャ
ネルトランジスタ７が設けられ、接地電位ＧＮＤとノー
ドＤとの間にはＰチャネルトランジスタ８が設けられて
いる。これらのトランジスタ７及び８のゲートには、先
に説明したラッチ回路４の出力信号ＰＭＴがそれぞれ入
力されている。

【００５０】図５の構成から明らかなように、ラッチ回
路４からの出力信号ＰＭＴがＨｉｇｈレベルになると、
Ｎチャネルトランジスタ７が導通してノードＤの電位が
Ｈｉｇｈレベルになる。その結果として、動作モード切
り替え信号発生回路１０から出力されるモード切り替え
信号がＨｉｇｈレベルになり、揮発性動作モードを活性
化する。一方、ラッチ回路４からの出力信号ＰＭＴがＬ
ｏｗレベルになると、Ｐチャネルトランジスタ８が導通
してノードＤの電位がＬｏｗレベルになる。その結果と
して、動作モード切り替え信号発生回路１０から出力さ
れるモード切り替え信号がＬｏｗレベルになり、揮発性
動作モードを不活性化する。

【００５１】このように、図５の回路構成では、ラッチ
回路４からの出力信号ＰＭＴがＨｉｇｈレベルになると
モード切り替え信号が自動的にＨｉｇｈレベルになっ
て、揮発性動作モードが活性化される。特に図５の構成
では、不揮発性動作モードと揮発性動作モードとの間の
切り替えを、切り替え信号発生回路１０の影響を受けず
に自動的に行うことが可能になる。

【００５２】

【発明の効果】以上に説明したように本発明の半導体記
憶装置においては、電源電圧レベルを示す外部入力信号
を入力されて不揮発性動作モード及び揮発性動作モード
の切り替えを行う動作モード切り替え信号発生回路シス
テムを備えている。動作モード切り替え信号発生回路シ
ステムは、具体的には、第１の信号発生回路として動作
モード切り替え信号発生回路を備え、さらに第２の信号
発生回路として、例えば電源電圧検出回路とラッチ回路
（保持回路）とを備えている。これによって、不揮発性
動作モードと揮発性動作モードとを電源電圧のレベルに
応じて自動的に切り替える場合と、揮発性動作モードの
みで使用する場合とを、選択することができる。

【００５３】この結果、通常の動作時には、揮発性動作
モードを選択して半導体メモリを揮発性メモリ（例えば
ＤＲＡＭ）として機能させ、電荷の蓄積及び放出によっ
て情報の書き込み及び読み出しを行うことができる。こ
のため、強誘電体膜の分極反転回数が低減されるので、
強誘電体膜の動作特性の劣化の抑制、さらには半導体メ
モリの長寿命化などの効果が達成される。

【００５４】さらに、上記の構成によれば、電源電圧レ
ベルの変化からは独立して、任意に揮発性動作モードを
設定することができる。そのため、通常の動作において
印加される電源電圧の幅よりも広い範囲の印加電圧に対
して実施する半導体メモリの動作テスト、例えば設計仕
様値からのマージンを確認する評価テストの実施が可能
になる。

【００５５】動作モードの切り替えの制御に使用する外
部入力信号としては、電源電圧レベルの変化に応じて、
所定のレベル、例えば高電位側の電源電圧Ｖｃｃよりも
高い電圧レベルを有することができる電圧信号を使用す
ればよい。このとき、電源電圧レベル検出回路を設けれ
ば、特別に他の入力端子を設けなくても、電源電圧Ｖｃ
ｃと接地電圧ＧＮＤとの間の電圧レベルを有する他用途
の電圧信号が入力される入力端子を、この入力信号の入
力端子と兼用することができる。

【図面の簡単な説明】

【図１】本発明の半導体記憶装置である強誘電体メモリ
に含まれる動作モード切り替え信号発生回路システムの
構成の一例を模式的に示す回路図である。

【図２】図１の動作モード切り替え信号発生回路システ
ムの詳細な回路構成の一例を示す回路図である。

【図３】本発明の半導体記憶装置である強誘電体メモリ
に含まれる動作モード切り替え信号発生回路システムの
構成の他の例を模式的に示す回路図である。

【図４】本発明の半導体記憶装置である強誘電体メモリ
に含まれる第１の信号発生回路の構成の一例を模式的に
示す回路図である。

【図５】本発明の半導体記憶装置である強誘電体メモリ
に含まれる第１の信号発生回路の構成の他の例を模式的
に示す回路図である。

【図６】強誘電体メモリの動作モード切り替え信号発生
回路の構成の一例を模式的に示す回路図である。

【図７】図６の動作モード切り替え信号発生回路に含ま
れる電源電圧レベル検知回路の構成の一例を模式的に示
す回路図である。

【図８】図７の電源電圧レベル検知回路の出力特性を模
式的に示すグラフである。

【符号の説明】

１、２、３出力端子４ラッチ回路５、６電源電圧レベル検出回路７Ｎチャネルトランジスタ８Ｐチャネルトランジスタ１０動作モード切り替え信号発生回路１１、１２インバータ素子２０電源電圧レベル検出回路３０制御回路４０、４５第１の信号発生回路５０、５５第２の信号発生回路１００、２００動作モード切り替え信号発生回路シス
テムＩＮ１、ＩＮ２外部入力信号ＳＥＴ、ＲＥＳＥＴ電源電圧レベル検出回路の出力信
号ＰＭＴラッチ回路の出力信号（第２の制御信号）Ｖｃｃ高電位側電源電圧Ｖｓｓ低電位側電源電圧ＧＮＤ接地電位Ｆ／ＤＳｉｇ動作モード切り替え信号Ｖｐｐブーストされた電源電圧Ｔｒ１、Ｔｒ３、Ｔｒ４、Ｔｒ６Ｎチャネルトランジ
スタＴｒ２、Ｔｒ５Ｐチャネルトランジスタ

Claims

【特許請求の範囲】

【請求項１】不揮発性動作モードと揮発性動作モード
とを有する強誘電体メモリと、電源電圧の電圧レベルを示す入力信号が与えられる入力
端子と、該不揮発性動作モードの活性化及び不活性化を制御する
第１の制御信号を該強誘電体メモリに出力する第１の信
号発生回路と、該入力信号に基づいて、該不揮発性動作モードの活性化
及び不活性化を制御する第２の制御信号を該第１の信号
発生回路に出力する第２の信号発生回路と、を備えてい
て、第１の動作条件では該電源電圧の電圧レベルの変化に応
じて該不揮発性動作モードと該揮発性動作モードとが自
動的に切り替えられ、第２の動作条件では該揮発性動作
モードのみが活性化される、半導体記憶装置。
【請求項２】前記第２の信号発生回路が、前記不揮発
性動作モードが活性化されているか或いは不活性化され
ているかを示す情報を保持する保持回路を含んでいる、
請求項１に記載の半導体記憶装置。
【請求項３】前記保持回路からの出力信号が前記第２
の制御信号として前記第１の信号発生回路に与えられ
る、請求項２に記載の半導体記憶装置。
【請求項４】前記第２の信号発生回路が、前記入力信
号の電圧レベルが所定の電圧レベルよりも高い場合に該
入力信号をＨｉｇｈレベルと認識する電圧レベル検出回
路をさらに含んでおり、該電圧レベル検出回路からの出
力信号が前記保持回路に与えられる、請求項２に記載の
半導体記憶装置。