JP3599300B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3599300B2 JP3599300B2 JP4431597A JP4431597A JP3599300B2 JP 3599300 B2 JP3599300 B2 JP 3599300B2 JP 4431597 A JP4431597 A JP 4431597A JP 4431597 A JP4431597 A JP 4431597A JP 3599300 B2 JP3599300 B2 JP 3599300B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- signal
- circuit
- power supply
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductors Substances 0.000 title claims description 34
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 69
- 230000004913 activation Effects 0.000 claims description 8
- 230000001276 controlling effects Effects 0.000 claims description 7
- 230000000875 corresponding Effects 0.000 claims description 4
- 230000000415 inactivating Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 44
- 206010036618 Premenstrual syndrome Diseases 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 9
- 230000004044 response Effects 0.000 description 6
- 238000011156 evaluation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000003213 activating Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002441 reversible Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000002779 inactivation Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 101710028192 INV*DC4 Proteins 0.000 description 1
- 101700086853 INVC Proteins 0.000 description 1
- 101710004068 VCINV Proteins 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006011 modification reaction Methods 0.000 description 1
- 230000001568 sexual Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体記憶装置に関し、特に、不揮発性動作モードと揮発性動作モードとを有する強誘電体メモリに関する。さらに詳細には、通常動作時には、読み出し動作及び書き込み動作を揮発性メモリ（すなわちＤＲＡＭ）として行い、電源のＯＦＦ及びＯＮ時には、情報の書き込み及び書き込まれた情報の読み出しを不揮発性メモリとして行う、強誘電体メモリに関する。
【０００２】
【従来の技術】
強誘電体メモリでは、一般に、強誘電体材料から構成される強誘電体膜を含む強誘電体キャパシタを記憶素子として使用する。不揮発性メモリとしての強誘電体メモリの動作においては、データの書き込み及び読み出し時に、強誘電体材料に特有の特性である分極反転現象を使用する。しかし、書き込み回数の増加に伴って強誘電体キャパシタを構成する強誘電体膜に疲労が発生し、強誘電体膜の分極保持特性が劣化することがある。
【０００３】
この問題を克服するためには、分極反転現象を使用せずにデータの読み出し及び書き込みを行うことが考えられる。具体的には、通常動作時には、強誘電体メモリを揮発性メモリ（すなわちＤＲＡＭ）として機能させて、分極反転現象を利用せずに、電荷の蓄積及び放出によってデータの書き込み及び読み出しを行う。一方、電源のＯＮ及びＯＦＦに際しては不揮発性動作モードに切り替えて、強誘電体メモリを分極反転現象を利用する不揮発性メモリとして機能させる。
【０００４】
加えて、揮発性動作モードにおいて通常のＤＲＡＭとして動作する際には、記憶されている情報をリフレッシュ動作して、強誘電体膜に周期的に分極反転を生じさせる。これによる分極の方向を不揮発性情報として、電荷の蓄積及び放出に基づく揮発性情報と併用する。
【０００５】
以上のように、不揮発性動作モードと揮発性動作モードとを適宜切り替えて分極反転の発生回数を低減することによって、分極反転現象に基づく強誘電体膜の疲労及びそれによるメモリの動作特性の劣化を低減することができる。なお、以下では、この不揮発性動作モードと揮発性動作モードとの間の切り替えを、単に「動作モード切り替え」とも称する。
【０００６】
強誘電体キャパシタを記憶素子として使用する強誘電体メモリにおいて不揮発性動作モードと揮発性動作モードとを選択できるように構成された半導体メモリは、例えば、特開平７−１８２８７２号公報に開示されている。この公報に開示されている構成では、電源の立ち上げを自動的に検出して、半導体メモリを不揮発性動作モードにセットする。その後に、切り替え信号の作用によって揮発性動作モードに切り替えて、半導体メモリをＤＲＡＭのように揮発性メモリとして動作させることができる。
【０００７】
具体的には、図６は、上記公報に開示されている半導体メモリに含まれる、動作モード切り替え信号の発生回路１０の構成図である。この回路１０は、その内部に電源電圧レベル検出回路２０を含んでいるとともに、後述するＤＲＡＭモード指定信号を制御回路３０から供給される。電源電圧レベル検出回路２０は、図７に模式的に示すように、高電位側の電源電圧ＶｃｃとノードＶＮ８との間に接続された固定抵抗Ｒと、ノードＶＮ８と接地電位との間に直列に接続された３つのｎチャネル電界効果トランジスタｎＦＥＴと、ノードＶＮ８と出力との間に直列に接続された３つのインバータＩＮＶＡ、ＩＮＶＢ及びＩＮＶＣと、を含んでいる。
【０００８】
図８は、電源電圧レベル検出回路２０の出力特性を模式的に示す図である。図８に示されているように、電源電圧がＬｏｗレベルにある間は、電源電圧レベル検出回路２０の出力はＬｏｗレベルにある。一方、電源が立ち上がって電源電圧がある一定値を超えると、図８で傾き１の直線で示されているように、電源電圧レベル検出回路２０は、その時点の電源電圧値に等しいＨｉｇｈレベルの出力電圧を発生するようになる。
【０００９】
電源電圧レベル検出回路２０の出力がＨｉｇｈレベルに切り替わると、動作モード切り替え信号発生回路１０に含まれるノードＡの電位が、キャパシタＣ６Ａを介してＨｉｇｈレベルになる。これに応じて、ノードＢから供給される動作モード切り替え信号Ｆ／ＤＳｉｇはＬｏｗレベルになり、半導体メモリは不揮発性動作モードに設定される。一方、このように設定された不揮発性動作モードから揮発性動作モードへの切り替えにあたっては、ＨｉｇｈレベルのＤＲＡＭモード指定信号が、制御回路３０から動作モード切り替え信号発生回路１０に出力される。この結果、ノードＡに接続されているトランジスタが導通して、ノードＡはＬｏｗレベルになる。これに応じて、ノードＢから供給される動作モード切り替え信号Ｆ／ＤＳｉｇはＨｉｇｈレベルになり、半導体メモリは揮発性動作モードに設定される。
【００１０】
このように、上記公報に開示されている構成では、電源電圧レベルの変化に応じて、自動的に動作モードの切り替えが行われる。
【００１１】
【発明が解決しようとする課題】
強誘電体メモリの動作特性の評価に際して、通常の使用時よりも広い範囲の電源電圧を印加して、強誘電体メモリの動作テストを実施することがある。例えば、電源電圧値の設計仕様値からどの程度のマージンが確保されているかを評価して設計精度の確認を行うために、電源電圧レベルの変化から独立して任意に揮発性動作モードを設定し、これに伴うマージン評価を行うことがある。
【００１２】
しかし、先に述べたような構成を有する前記公報に開示された従来技術の強誘電体メモリでは、電源電圧の変化に応じて自動的に動作モードの切り替えが行われる。従って、上記のように揮発性動作モードを電源電圧レベルの変化から独立して任意に設定する必要がある評価（動作テスト）は、実施することができない。
【００１３】
さらに、強誘電体メモリに実際に印加することができる電源電圧の上限値及び下限値は、強誘電体膜を構成する強誘電体材料の分極反転特性や電荷保持特性に依存して決定される。例えば、強誘電体材料を使用して構成されている強誘電体キャパシタでは、キャパシタに蓄積される電荷量が増大しすぎると、すなわち強誘電体膜の厚さのばらつきが大きく（一般的には薄く）なると、強誘電体キャパシタの電荷がスイッチングトランジスタを介してビット線へ放出されるチャージシェア時に、放出された電荷によってビット線が充電される。この結果、充電されたビット線の電位と強誘電体キャパシタの電極プレートとの間の電位差が小さくなるので、メモリセルに含まれるキャパシタへの再書き込みができなくなることがある。従って、印加できる電源電圧レベルには、上限が存在する。
【００１４】
このような理由により、実現すべき仕様値として与えられる範囲の電源電圧を、実際には強誘電体メモリに印加することができない可能性がある。
【００１５】
本発明は、上記課題を解決するためになされたものであり、その目的は、揮発性動作モードと不揮発性動作モードとの間の切り替えを動作条件に応じて、ある条件下では電源電圧レベルの変化に応じて自動的に行い、他の条件下では制御信号によって電源電圧レベルの変化からは独立して強制的に行えるように構成されている半導体記憶装置を提供すること、である。
【００１６】
【課題を解決するための手段】
本発明の半導体記憶装置は、不揮発性動作モードと揮発性動作モードとを有する強誘電体メモリと、第１および第２の入力信号がそれぞれ与えられる第１および第２の入力端子と、該不揮発性動作モードの活性化及び不活性化を制御する第１の制御信号を該強誘電体メモリに出力する第１の信号発生回路と、該第１の入力信号および第２の入力信号に基づいて、該不揮発性動作モードの活性化及び不活性化を制御する第２の制御信号を該第１の信号発生回路に出力する第２の信号発生回路と、を備えていて、第１の信号発生回路は、前記第２の信号発生回路から出力される第２の制御信号に基づいて、該不揮発性動作モードを活性化および不活性化させるための第１の動作条件または該不揮発性動作モードを不活性化させるための第２の動作条件に対応する第１の制御信号を出力するようになっており、該第１の動作条件では該電源電圧の電圧レベルの変化に応じて該不揮発性動作モードと該揮発性動作モードとが自動的に切り替えられ、該第２の動作条件では該揮発性動作モードのみが活性化され、そのことにより上記目的が達成される。
【００１７】
ある実施形態では、前記第２の信号発生回路が、前記不揮発性動作モードが活性化されているか或いは不活性化されているかを示す情報を保持する保持回路を含んでいる。前記保持回路からの出力信号は、前記第２の制御信号として前記第１の信号発生回路に与えられ得る。前記第２の信号発生回路が、前記第１および第２の入力信号の電圧レベルがそれぞれ所定の電圧レベルよりも高い場合にそれぞれ所定信号を出力する第１および第２の電圧レベル検出回路をさらに含んでおり、該電圧レベル検出回路からの出力信号が前記保持回路に与えられる。
【００１８】
以下、作用について説明する。
【００１９】
先述の目的を達成するためには、ある動作条件下では、動作モードの切り替えを電源電圧の変化に応じて自動的に生じさせるようにする必要がある一方で、他の動作条件下、例えば通常の動作時には、不揮発性動作を行わずに揮発性動作のみが確実に実施されるように保証する必要がある。このために本発明では、不揮発性動作モードと揮発性動作モードとを有する強誘電体メモリを含む半導体記憶装置において、不揮発性動作モードの活性化及び不活性化を制御する第１の制御信号を強誘電体メモリに出力する第１の信号発生回路と、電源電圧の電圧レベルを示す入力信号に基づいて、不揮発性動作モードの活性化及び不活性化を制御する第２の制御信号を第１の信号発生回路に出力する第２の信号発生回路と、を備えている。そして、第１の動作条件では、電源電圧の電圧レベルの変化に応じて不揮発性動作モードと揮発性動作モードとを自動的に切り替え、第２の動作条件では、揮発性動作モードのみを活性化する。
【００２０】
具体的には、動作モード切替信号発生回路システムに含まれる上記第１の信号発生回路として、動作モード切り替え信号発生回路を設ける。また、同回路システムに含まれる上記第２の信号発生回路として、電源電圧レベルが所定の電圧レベル（例えば、高電位側の電源電圧レベルＶｃｃ）よりも高くなったことを検出する２つの電源電圧レベル検出回路と、これらの検出回路からの出力信号を受け取るラッチ回路（保持回路）と、を設ける。但し、この２つの電源電圧レベル検出回路は、省略することもできる。ラッチ回路からの出力信号が、動作モード切り替え信号になる。このような構成とすることによって、強制的に揮発性動作モードに設定することが可能になり、電源電圧の動作マージンテストの実施が可能になる。
【００２１】
このように本発明では、動作モード切り替え信号発生回路システムに含まれている２つの電源電圧レベル検出回路へそれぞれ入力される２つの外部入力信号の組み合わせによって、電源電圧レベルの変化からは独立して、不揮発性動作モードを強制的に活性化或いは不活性化することができる。不揮発性動作モードが活性化されているか或いは不活性化されているかを示す情報は、ラッチ回路によって保持される。これによって、電源電圧レベルの変動による動作モードの自動的な切り替えに加えて、所望の時点で揮発性動作モードの実施を強制的に且つ確実に実現することが可能になる。
【００２２】
また、動作モード切り替え信号発生回路システムにおいて使用されている電源電圧レベル検出回路は、電源電圧レベルを示す外部入力信号が所定の電圧レベルよりも高い電圧を有している場合のみに、その外部入力信号がＨｉｇｈレベルであると認識する回路である。このような機能を有する電源電圧レベル検出回路と電源電圧レベルを示す外部入力信号とを組み合わせる構成とすれば、外部入力信号のための入力端子を、他の用途で使用される入力端子と共通のものにすることができて、回路構成の簡略化を図ることができる。
【００２３】
【発明の実施の形態】
以下、本発明を具体化した実施形態を、図面を参照して説明する。
【００２４】
図１は、本発明の原理に従った動作モード切り替え信号発生回路システム１００の構成を示す回路図である。
【００２５】
図１に示される回路システム１００は、強誘電体メモリ（図１には不図示、以下では半導体メモリとも称する）へ動作モード切り替え信号Ｆ／ＤＳｉｇを供給する。具体的には、実際に半導体メモリに動作モード切り替え信号Ｆ／ＤＳｉｇ（第１の制御信号）を与える第１の信号発生回路４０と、２つの外部入力信号を受け取って第１の信号発生回路４０に出力を与える第２の信号発生回路５０と、を含んでいる。電源電圧レベルを示す外部入力信号ＩＮ１及びＩＮ２が第２の信号発生回路５０に入力されると、第１の信号発生回路４０の活性／不活性が制御されて、それに応じて半導体メモリの動作モードが設定される。
【００２６】
第１の信号発生回路４０の詳細な構成については、後述する。
【００２７】
第２の信号発生回路５０は、電源電圧レベル検出回路５及び６と、保持回路（ラッチ回路）４と、インバータ回路１１及び１２と、を含んでいる。電源電圧レベル検出回路５及び６は、電源電圧レベルを示すそれぞれの外部入力信号ＩＮ１及びＩＮ２が所定の電圧レベル、例えば高電位側の電源電圧レベルＶｃｃよりも高くなると、出力端子１及び２からＨｉｇｈレベルの出力信号ＳＥＴ及びＲＥＳＥＴを供給する機能を有している。例えば、電源電圧レベル検出回路５への外部入力信号ＩＮ１が所定の電圧レベル以上になると、電源電圧レベル検出回路５の出力端子１からＨｉｇｈレベルの出力信号ＳＥＴが供給される。同様に、電源電圧レベル検出回路６への外部入力信号ＩＮ２が所定の電圧レベル以上になると、電源電圧レベル検出回路６の出力端子２からＨｉｇｈレベルの出力信号ＲＥＳＥＴが供給される。
【００２８】
出力信号ＳＥＴ及びＲＥＳＥＴは、それぞれＮＯＲ型ラッチ回路４の入力端子に入力される。ラッチ回路４の出力端子３からは出力信号ＰＭＴが出力されて、直列に接続されているインバータ回路１１及び１２を介して、第１の信号発生回路４０に供給される。
【００２９】
ラッチ回路４からの出力信号ＰＭＴ（第２の制御信号）は、第１の信号発生回路４０を活性化するか或いは非活性化するか、すなわち、動作モードの切り替えを電源電圧レベルに基づいて自動的に行うか或いは強制的に揮発性動作モードに設定するかという情報を示す信号である。第１の信号発生回路４０は、受け取った第２の制御信号ＰＭＴに応じて、ある場合には、半導体メモリの不揮発性動作モードと揮発性動作モードとを電源電圧レベルに応じて自動的に切り替えるための信号を、動作モード切り替え信号Ｆ／ＤＳｉｇとして発生して、半導体メモリに供給する。或いは、電源電圧レベルに基づいた自動的な動作モードの切り替えの代わりに、強制的な動作モードの切り替えを行う信号を動作モード切り替え信号Ｆ／ＤＳｉｇとして発生して、半導体メモリに供給することもできる。動作モードの切り替え制御のために第１の信号発生回路４０から半導体メモリに与えられる上記のような動作モード切り替え信号Ｆ／ＤＳｉｇを、第１の制御信号とも称する。
【００３０】
動作モードの切り替えを自動的に行うか或いは強制的に設定するかは、外部入力信号ＩＮ１及びＩＮ２によって決定される。具体的には、例えば、外部入力信号ＩＮ１がＨｉｇｈレベル（後述するように電源電圧Ｖｃｃよりも大きいスーパーボルテージレベル）であり外部入力信号ＩＮ２がＬｏｗレベルである場合に、強制的に揮発性動作モードに設定し、外部入力信号ＩＮ１がＬｏｗレベルであり外部入力信号ＩＮ２がＨｉｇｈレベル（スーパーボルテージレベル）である場合に、自動的な切り替えを可能にすることができる。
【００３１】
上記のような構成を有する回路システム１００の動作を、以下に更に具体的に説明する。
【００３２】
電源電圧レベル検出回路５への外部入力信号ＩＮ１が所定のレベル以上の電圧レベルを有し、且つ、電源電圧レベル検出回路６への外部入力信号ＩＮ２が所定のレベル以下の電圧レベル（例えば接地電位ＧＮＤ）を有していると、電源電圧レベル検出回路５からの出力信号ＳＥＴはＨｉｇｈレベルになり、一方で、電源電圧レベル検出回路６からの出力信号ＲＥＳＥＴはＬｏｗレベルを維持する。このとき、ラッチ回路４からの出力信号ＰＭＴはＨｉｇｈレベルになり、不揮発性動作モードが不活性化されて揮発性動作モードが活性化される。従って、回路システム１００の上記の動作の終了後に、半導体メモリの通常の動作モード、すなわち揮発性動作モードの評価を開始することができる。
【００３３】
通常の動作の終了後に、電源電圧レベル検出回路６への外部入力信号ＩＮ２の電圧レベルが所定のレベルよりも高くなると、電源電圧レベル検出回路６からの出力信号ＲＥＳＥＴはＨｉｇｈレベルに変化する。この結果、ラッチ回路４からの出力信号ＰＭＴはＬｏｗレベルに変化して、半導体メモリの不揮発性動作モードを活性化させる。このとき、この動作モードの切り替えは、もう一つの電源電圧レベル検出回路５への外部入力信号ＩＮ１の状態には依存しない。
【００３４】
以上のように、図１に示す回路システム１００では、２つの電源電圧レベル検出回路５及び６に電源電圧レベルを示す外部入力信号ＩＮ１及びＩＮ２をそれぞれ入力することによって、半導体メモリの不揮発性動作モードの活性化／不活性化を制御する。外部入力信号ＩＮ１及びＩＮ２としては、電源電圧が所定の電圧レベル（典型的には、高電位側の電源電圧レベルＶｃｃ）よりも高くなったときに所定のレベル以上の電圧レベルを有する電圧信号が、供給されれば良い。従って、外部入力信号ＩＮ１及びＩＮ２の入力端子は、電源電圧Ｖｃｃと接地電位ＧＮＤとの間に相当する電圧レベルを有する電圧信号が入力される他の用途の入力端子（例えばアドレス入力端子やコントロール信号入力端子など）と共用することができる。
【００３５】
図２は、電源電圧レベル検出回路５及び６の具体的回路構成をさらに詳細に示した、回路システム１００の構成図である。
【００３６】
電源電圧レベル検出回路５において、外部入力信号ＩＮ１が与えられる入力端子と接地電位ＧＮＤとの間に、３つのトランジスタＴｒ１〜Ｔｒ３が直列に接続されている。このうち、トランジスタＴｒ２には、基板電圧として、高電位側の電源電圧Ｖｃｃよりもさらに高い電圧レベルを有するブーストされた電源電圧Ｖｐｐが供給されている。一方、トランジスタＴｒ２及びＴｒ３のゲートは、それぞれ高電位側の電源電圧Ｖｃｃに接続されている。出力信号ＳＥＴは、トランジスタＴｒ２及びＴｒ３の間に設けられた出力端子１から外部に出力される。
【００３７】
同様に、電源電圧レベル検出回路６において、外部入力信号ＩＮ２が与えられる入力端子と接地電位ＧＮＤとの間に、３つのトランジスタＴｒ４〜Ｔｒ６が直列に接続されている。このうち、トランジスタＴｒ５には、バックゲート電圧として、高電位側の電源電圧Ｖｃｃよりもさらに高い電圧レベルを有するブーストされた電源電圧Ｖｐｐが供給されている。一方、トランジスタＴｒ５及びＴｒ６のゲートは、それぞれ高電位側の電源電圧Ｖｃｃに接続されている。また、出力信号ＲＥＳＥＴは、トランジスタＴｒ５及びＴｒ６の間に設けられた出力端子２から外部に出力される。
【００３８】
ここで、トランジスタＴｒ１、Ｔｒ３、Ｔｒ４及びＴｒ６はＮチャネルトランジスタであり、トランジスタＴｒ２及びＴｒ５はＰチャネルトランジスタである。従って、Ｎチャネルトランジスタ及びＰチャネルトランジスタのしきい値電圧をそれぞれＶｔｎ及びＶｔｐとすると、電源電圧レベル検出回路５においては、外部入力信号ＩＮ１が電源電圧Ｖｃｃとそれぞれのしきい値電圧Ｖｔｎ及びＶｔｐとの合計（すなわち、Ｖｃｃ＋Ｖｔｎ＋Ｖｔｐ）よりも高いレベルになれば、３つのトランジスタＴｒ１〜Ｔｒ３がすべてＯＮする。このとき、それぞれのトランジスタＴｒ１〜Ｔｒ３のＯＮ抵抗比を適切に設定することによって、出力信号ＳＥＴがＨｉｇｈレベルに設定されるようにする。一方、電源電圧レベル検出回路５への外部入力信号ＩＮ１がＬｏｗレベルになると、トランジスタＴｒ１及びＴｒ２はＯＦＦになる一方で、Ｔｒ３はＯＮに維持される。この結果、出力信号ＳＥＴがＬｏｗレベルに変化する。
【００３９】
同様に、電源電圧レベル検出回路６においては、外部入力信号ＩＮ２が電源電圧Ｖｃｃとそれぞれのしきい値電圧Ｖｔｎ及びＶｔｐとの合計（すなわち、Ｖｃｃ＋Ｖｔｎ＋Ｖｔｐ）よりもＨｉｇｈレベルになれば、３つのトランジスタＴｒ４〜Ｔｒ６がすべてＯＮする。このとき、それぞれのトランジスタＴｒ４〜Ｔｒ６のＯＮ抵抗比を適切に設定することによって、出力信号ＲＥＳＥＴがＨｉｇｈレベルに設定されるようにする。電源電圧レベル検出回路６への外部入力信号ＩＮ２がＬｏｗレベルになると、トランジスタＴｒ４及びＴｒ５はＯＦＦになる一方で、Ｔｒ６はＯＮに維持される。この結果、出力信号ＳＥＴがＬｏｗレベルに変化する。
【００４０】
以上に説明した本発明による動作モード切り替え信号発生回路システム１００の構成は、本発明の一実施形態に過ぎない。他の構成への改変も容易に行うことができる。例えば、不揮発性動作モードの活性或いは不活性状態を示す情報のラッチの手法や、電源電圧レベルの検出手法、或いはその検出結果に基づいた動作モードの設定手法などは、以上に説明したものとは異なった手法で実現することが可能である。
【００４１】
或いは、図３に示す動作モード切り替え信号発生回路システム２００では、図１の第２の信号発生回路５０に対応する第２の信号発生回路５５から、図１の回路構成では含まれていた電源電圧レベル検出回路５及び６が省略されて、外部入力信号ＩＮ１及びＩＮ２を直接にラッチ回路４に入力するようにした構成を有する。このような構成であっても、以上に説明した回路システム１００と同様の効果を得ることができる。
【００４２】
但し、この回路システム２００の構成の場合には、外部入力信号ＩＮ１及びＩＮ２の入力端子は、他用途の入力端子とは独立して設ける必要がある。これは、通常の電源電圧レベル（Ｖｃｃ及びＶｓｓ）を有する外部入力信号ＩＮ１及びＩＮ２によって、半導体メモリの不揮発性動作モードが活性化或いは不活性化されないようにするためである。
【００４３】
図４は、回路システム１００及び２００に含まれ得る第１の信号発生回路４０の構成を模式的に示す図である。
【００４４】
第１の信号発生回路４０は、動作モード切り替え信号発生回路１０、制御回路３０、及び１対のトランジスタを含んでいる。これらの構成要素のうちで、動作モード切り替え信号発生回路１０及び制御回路３０は、図６及び図７を参照して説明した特開平７−１８２８７２号公報に開示されているものと同じ構成にすることができる。
【００４５】
具体的には、動作モード切り替え信号発生回路１０には、ＤＲＡＭモード指示信号を供給する制御回路３０が接続されている。制御回路３０と動作モード切り替え信号発生回路１０との間にはノードＣが設けられており、電源電圧ＶｃｃとノードＣとの間にはＮチャネルトランジスタ７が設けられ、接地電位ＧＮＤとノードＣとの間にはＰチャネルトランジスタ８が設けられている。これらのトランジスタ７及び８のゲートには、先に説明したラッチ回路４の出力信号ＰＭＴがそれぞれ入力されている。
【００４６】
図４の構成から明らかなように、ラッチ回路４からの出力信号ＰＭＴがＨｉｇｈレベルになると、Ｎチャネルトランジスタ７が導通してノードＣの電位がＨｉｇｈレベルになり、結果としてＤＲＡＭモード指定信号がＨｉｇｈレベルになる。この結果、動作モード切り替え信号発生回路１０から出力される切り替え信号は、揮発性動作モードを活性化するように設定される。一方、ラッチ回路４からの出力信号ＰＭＴがＬｏｗレベルになると、Ｐチャネルトランジスタ８が導通してノードＣの電位がＬｏｗレベルになり、結果としてＤＲＡＭモード指定信号がＬｏｗレベルになる。この結果、動作モード切り替え信号発生回路１０から出力される切り替え信号は、揮発性動作モードを不活性化するように設定される。
【００４７】
このように、図４の回路構成では、ラッチ回路４からの出力信号ＰＭＴがＨｉｇｈレベルになるとＤＲＡＭモード指定信号が自動的にＨｉｇｈレベルになって、揮発性動作モードが活性化される。
【００４８】
図５は、回路構成要素の動作モード切り替え信号発生回路１０への接続の仕方が図４の場合とは異なっている、他の第１の信号発生回路４５の構成を模式的に示す図である。
【００４９】
この場合にも、動作モード切り替え信号発生回路１０に、ＤＲＡＭモード指示信号を供給する制御回路３０が接続されている。動作モード切り替え信号発生回路１０とその出力端子との間にはノードＤが設けられており、電源電圧ＶｃｃとノードＤとの間にはＮチャネルトランジスタ７が設けられ、接地電位ＧＮＤとノードＤとの間にはＰチャネルトランジスタ８が設けられている。これらのトランジスタ７及び８のゲートには、先に説明したラッチ回路４の出力信号ＰＭＴがそれぞれ入力されている。
【００５０】
図５の構成から明らかなように、ラッチ回路４からの出力信号ＰＭＴがＨｉｇｈレベルになると、Ｎチャネルトランジスタ７が導通してノードＤの電位がＨｉｇｈレベルになる。その結果として、動作モード切り替え信号発生回路１０から出力されるモード切り替え信号がＨｉｇｈレベルになり、揮発性動作モードを活性化する。一方、ラッチ回路４からの出力信号ＰＭＴがＬｏｗレベルになると、Ｐチャネルトランジスタ８が導通してノードＤの電位がＬｏｗレベルになる。その結果として、動作モード切り替え信号発生回路１０から出力されるモード切り替え信号がＬｏｗレベルになり、揮発性動作モードを不活性化する。
【００５１】
このように、図５の回路構成では、ラッチ回路４からの出力信号ＰＭＴがＨｉｇｈレベルになるとモード切り替え信号が自動的にＨｉｇｈレベルになって、揮発性動作モードが活性化される。特に図５の構成では、不揮発性動作モードと揮発性動作モードとの間の切り替えを、切り替え信号発生回路１０の影響を受けずに自動的に行うことが可能になる。
【００５２】
【発明の効果】
以上に説明したように本発明の半導体記憶装置においては、電源電圧レベルを示す外部入力信号を入力されて不揮発性動作モード及び揮発性動作モードの切り替えを行う動作モード切り替え信号発生回路システムを備えている。動作モード切り替え信号発生回路システムは、具体的には、第１の信号発生回路として動作モード切り替え信号発生回路を備え、さらに第２の信号発生回路として、例えば電源電圧検出回路とラッチ回路（保持回路）とを備えている。これによって、不揮発性動作モードと揮発性動作モードとを電源電圧のレベルに応じて自動的に切り替える場合と、揮発性動作モードのみで使用する場合とを、選択することができる。
【００５３】
この結果、通常の動作時には、揮発性動作モードを選択して半導体メモリを揮発性メモリ（例えばＤＲＡＭ）として機能させ、電荷の蓄積及び放出によって情報の書き込み及び読み出しを行うことができる。このため、強誘電体膜の分極反転回数が低減されるので、強誘電体膜の動作特性の劣化の抑制、さらには半導体メモリの長寿命化などの効果が達成される。
【００５４】
さらに、上記の構成によれば、電源電圧レベルの変化からは独立して、任意に揮発性動作モードを設定することができる。そのため、通常の動作において印加される電源電圧の幅よりも広い範囲の印加電圧に対して実施する半導体メモリの動作テスト、例えば設計仕様値からのマージンを確認する評価テストの実施が可能になる。
【００５５】
動作モードの切り替えの制御に使用する外部入力信号としては、電源電圧レベルの変化に応じて、所定のレベル、例えば高電位側の電源電圧Ｖｃｃよりも高い電圧レベルを有することができる電圧信号を使用すればよい。このとき、電源電圧レベル検出回路を設ければ、特別に他の入力端子を設けなくても、電源電圧Ｖｃｃと接地電圧ＧＮＤとの間の電圧レベルを有する他用途の電圧信号が入力される入力端子を、この入力信号の入力端子と兼用することができる。
【図面の簡単な説明】
【図１】本発明の半導体記憶装置である強誘電体メモリに含まれる動作モード切り替え信号発生回路システムの構成の一例を模式的に示す回路図である。
【図２】図１の動作モード切り替え信号発生回路システムの詳細な回路構成の一例を示す回路図である。
【図３】本発明の半導体記憶装置である強誘電体メモリに含まれる動作モード切り替え信号発生回路システムの構成の他の例を模式的に示す回路図である。
【図４】本発明の半導体記憶装置である強誘電体メモリに含まれる第１の信号発生回路の構成の一例を模式的に示す回路図である。
【図５】本発明の半導体記憶装置である強誘電体メモリに含まれる第１の信号発生回路の構成の他の例を模式的に示す回路図である。
【図６】強誘電体メモリの動作モード切り替え信号発生回路の構成の一例を模式的に示す回路図である。
【図７】図６の動作モード切り替え信号発生回路に含まれる電源電圧レベル検知回路の構成の一例を模式的に示す回路図である。
【図８】図７の電源電圧レベル検知回路の出力特性を模式的に示すグラフである。
【符号の説明】
１、２、３ 出力端子
４ ラッチ回路
５、６ 電源電圧レベル検出回路
７ Ｎチャネルトランジスタ
８ Ｐチャネルトランジスタ
１０ 動作モード切り替え信号発生回路
１１、１２ インバータ素子
２０ 電源電圧レベル検出回路
３０ 制御回路
４０、４５ 第１の信号発生回路
５０、５５ 第２の信号発生回路
１００、２００ 動作モード切り替え信号発生回路システム
ＩＮ１、ＩＮ２ 外部入力信号
ＳＥＴ、ＲＥＳＥＴ 電源電圧レベル検出回路の出力信号
ＰＭＴ ラッチ回路の出力信号（第２の制御信号）
Ｖｃｃ 高電位側電源電圧
Ｖｓｓ 低電位側電源電圧
ＧＮＤ 接地電位
Ｆ／ＤＳｉｇ 動作モード切り替え信号
Ｖｐｐ ブーストされた電源電圧
Ｔｒ１、Ｔｒ３、Ｔｒ４、Ｔｒ６ Ｎチャネルトランジスタ
Ｔｒ２、Ｔｒ５ Ｐチャネルトランジスタ
【発明の属する技術分野】
本発明は、半導体記憶装置に関し、特に、不揮発性動作モードと揮発性動作モードとを有する強誘電体メモリに関する。さらに詳細には、通常動作時には、読み出し動作及び書き込み動作を揮発性メモリ（すなわちＤＲＡＭ）として行い、電源のＯＦＦ及びＯＮ時には、情報の書き込み及び書き込まれた情報の読み出しを不揮発性メモリとして行う、強誘電体メモリに関する。
【０００２】
【従来の技術】
強誘電体メモリでは、一般に、強誘電体材料から構成される強誘電体膜を含む強誘電体キャパシタを記憶素子として使用する。不揮発性メモリとしての強誘電体メモリの動作においては、データの書き込み及び読み出し時に、強誘電体材料に特有の特性である分極反転現象を使用する。しかし、書き込み回数の増加に伴って強誘電体キャパシタを構成する強誘電体膜に疲労が発生し、強誘電体膜の分極保持特性が劣化することがある。
【０００３】
この問題を克服するためには、分極反転現象を使用せずにデータの読み出し及び書き込みを行うことが考えられる。具体的には、通常動作時には、強誘電体メモリを揮発性メモリ（すなわちＤＲＡＭ）として機能させて、分極反転現象を利用せずに、電荷の蓄積及び放出によってデータの書き込み及び読み出しを行う。一方、電源のＯＮ及びＯＦＦに際しては不揮発性動作モードに切り替えて、強誘電体メモリを分極反転現象を利用する不揮発性メモリとして機能させる。
【０００４】
加えて、揮発性動作モードにおいて通常のＤＲＡＭとして動作する際には、記憶されている情報をリフレッシュ動作して、強誘電体膜に周期的に分極反転を生じさせる。これによる分極の方向を不揮発性情報として、電荷の蓄積及び放出に基づく揮発性情報と併用する。
【０００５】
以上のように、不揮発性動作モードと揮発性動作モードとを適宜切り替えて分極反転の発生回数を低減することによって、分極反転現象に基づく強誘電体膜の疲労及びそれによるメモリの動作特性の劣化を低減することができる。なお、以下では、この不揮発性動作モードと揮発性動作モードとの間の切り替えを、単に「動作モード切り替え」とも称する。
【０００６】
強誘電体キャパシタを記憶素子として使用する強誘電体メモリにおいて不揮発性動作モードと揮発性動作モードとを選択できるように構成された半導体メモリは、例えば、特開平７−１８２８７２号公報に開示されている。この公報に開示されている構成では、電源の立ち上げを自動的に検出して、半導体メモリを不揮発性動作モードにセットする。その後に、切り替え信号の作用によって揮発性動作モードに切り替えて、半導体メモリをＤＲＡＭのように揮発性メモリとして動作させることができる。
【０００７】
具体的には、図６は、上記公報に開示されている半導体メモリに含まれる、動作モード切り替え信号の発生回路１０の構成図である。この回路１０は、その内部に電源電圧レベル検出回路２０を含んでいるとともに、後述するＤＲＡＭモード指定信号を制御回路３０から供給される。電源電圧レベル検出回路２０は、図７に模式的に示すように、高電位側の電源電圧ＶｃｃとノードＶＮ８との間に接続された固定抵抗Ｒと、ノードＶＮ８と接地電位との間に直列に接続された３つのｎチャネル電界効果トランジスタｎＦＥＴと、ノードＶＮ８と出力との間に直列に接続された３つのインバータＩＮＶＡ、ＩＮＶＢ及びＩＮＶＣと、を含んでいる。
【０００８】
図８は、電源電圧レベル検出回路２０の出力特性を模式的に示す図である。図８に示されているように、電源電圧がＬｏｗレベルにある間は、電源電圧レベル検出回路２０の出力はＬｏｗレベルにある。一方、電源が立ち上がって電源電圧がある一定値を超えると、図８で傾き１の直線で示されているように、電源電圧レベル検出回路２０は、その時点の電源電圧値に等しいＨｉｇｈレベルの出力電圧を発生するようになる。
【０００９】
電源電圧レベル検出回路２０の出力がＨｉｇｈレベルに切り替わると、動作モード切り替え信号発生回路１０に含まれるノードＡの電位が、キャパシタＣ６Ａを介してＨｉｇｈレベルになる。これに応じて、ノードＢから供給される動作モード切り替え信号Ｆ／ＤＳｉｇはＬｏｗレベルになり、半導体メモリは不揮発性動作モードに設定される。一方、このように設定された不揮発性動作モードから揮発性動作モードへの切り替えにあたっては、ＨｉｇｈレベルのＤＲＡＭモード指定信号が、制御回路３０から動作モード切り替え信号発生回路１０に出力される。この結果、ノードＡに接続されているトランジスタが導通して、ノードＡはＬｏｗレベルになる。これに応じて、ノードＢから供給される動作モード切り替え信号Ｆ／ＤＳｉｇはＨｉｇｈレベルになり、半導体メモリは揮発性動作モードに設定される。
【００１０】
このように、上記公報に開示されている構成では、電源電圧レベルの変化に応じて、自動的に動作モードの切り替えが行われる。
【００１１】
【発明が解決しようとする課題】
強誘電体メモリの動作特性の評価に際して、通常の使用時よりも広い範囲の電源電圧を印加して、強誘電体メモリの動作テストを実施することがある。例えば、電源電圧値の設計仕様値からどの程度のマージンが確保されているかを評価して設計精度の確認を行うために、電源電圧レベルの変化から独立して任意に揮発性動作モードを設定し、これに伴うマージン評価を行うことがある。
【００１２】
しかし、先に述べたような構成を有する前記公報に開示された従来技術の強誘電体メモリでは、電源電圧の変化に応じて自動的に動作モードの切り替えが行われる。従って、上記のように揮発性動作モードを電源電圧レベルの変化から独立して任意に設定する必要がある評価（動作テスト）は、実施することができない。
【００１３】
さらに、強誘電体メモリに実際に印加することができる電源電圧の上限値及び下限値は、強誘電体膜を構成する強誘電体材料の分極反転特性や電荷保持特性に依存して決定される。例えば、強誘電体材料を使用して構成されている強誘電体キャパシタでは、キャパシタに蓄積される電荷量が増大しすぎると、すなわち強誘電体膜の厚さのばらつきが大きく（一般的には薄く）なると、強誘電体キャパシタの電荷がスイッチングトランジスタを介してビット線へ放出されるチャージシェア時に、放出された電荷によってビット線が充電される。この結果、充電されたビット線の電位と強誘電体キャパシタの電極プレートとの間の電位差が小さくなるので、メモリセルに含まれるキャパシタへの再書き込みができなくなることがある。従って、印加できる電源電圧レベルには、上限が存在する。
【００１４】
このような理由により、実現すべき仕様値として与えられる範囲の電源電圧を、実際には強誘電体メモリに印加することができない可能性がある。
【００１５】
本発明は、上記課題を解決するためになされたものであり、その目的は、揮発性動作モードと不揮発性動作モードとの間の切り替えを動作条件に応じて、ある条件下では電源電圧レベルの変化に応じて自動的に行い、他の条件下では制御信号によって電源電圧レベルの変化からは独立して強制的に行えるように構成されている半導体記憶装置を提供すること、である。
【００１６】
【課題を解決するための手段】
本発明の半導体記憶装置は、不揮発性動作モードと揮発性動作モードとを有する強誘電体メモリと、第１および第２の入力信号がそれぞれ与えられる第１および第２の入力端子と、該不揮発性動作モードの活性化及び不活性化を制御する第１の制御信号を該強誘電体メモリに出力する第１の信号発生回路と、該第１の入力信号および第２の入力信号に基づいて、該不揮発性動作モードの活性化及び不活性化を制御する第２の制御信号を該第１の信号発生回路に出力する第２の信号発生回路と、を備えていて、第１の信号発生回路は、前記第２の信号発生回路から出力される第２の制御信号に基づいて、該不揮発性動作モードを活性化および不活性化させるための第１の動作条件または該不揮発性動作モードを不活性化させるための第２の動作条件に対応する第１の制御信号を出力するようになっており、該第１の動作条件では該電源電圧の電圧レベルの変化に応じて該不揮発性動作モードと該揮発性動作モードとが自動的に切り替えられ、該第２の動作条件では該揮発性動作モードのみが活性化され、そのことにより上記目的が達成される。
【００１７】
ある実施形態では、前記第２の信号発生回路が、前記不揮発性動作モードが活性化されているか或いは不活性化されているかを示す情報を保持する保持回路を含んでいる。前記保持回路からの出力信号は、前記第２の制御信号として前記第１の信号発生回路に与えられ得る。前記第２の信号発生回路が、前記第１および第２の入力信号の電圧レベルがそれぞれ所定の電圧レベルよりも高い場合にそれぞれ所定信号を出力する第１および第２の電圧レベル検出回路をさらに含んでおり、該電圧レベル検出回路からの出力信号が前記保持回路に与えられる。
【００１８】
以下、作用について説明する。
【００１９】
先述の目的を達成するためには、ある動作条件下では、動作モードの切り替えを電源電圧の変化に応じて自動的に生じさせるようにする必要がある一方で、他の動作条件下、例えば通常の動作時には、不揮発性動作を行わずに揮発性動作のみが確実に実施されるように保証する必要がある。このために本発明では、不揮発性動作モードと揮発性動作モードとを有する強誘電体メモリを含む半導体記憶装置において、不揮発性動作モードの活性化及び不活性化を制御する第１の制御信号を強誘電体メモリに出力する第１の信号発生回路と、電源電圧の電圧レベルを示す入力信号に基づいて、不揮発性動作モードの活性化及び不活性化を制御する第２の制御信号を第１の信号発生回路に出力する第２の信号発生回路と、を備えている。そして、第１の動作条件では、電源電圧の電圧レベルの変化に応じて不揮発性動作モードと揮発性動作モードとを自動的に切り替え、第２の動作条件では、揮発性動作モードのみを活性化する。
【００２０】
具体的には、動作モード切替信号発生回路システムに含まれる上記第１の信号発生回路として、動作モード切り替え信号発生回路を設ける。また、同回路システムに含まれる上記第２の信号発生回路として、電源電圧レベルが所定の電圧レベル（例えば、高電位側の電源電圧レベルＶｃｃ）よりも高くなったことを検出する２つの電源電圧レベル検出回路と、これらの検出回路からの出力信号を受け取るラッチ回路（保持回路）と、を設ける。但し、この２つの電源電圧レベル検出回路は、省略することもできる。ラッチ回路からの出力信号が、動作モード切り替え信号になる。このような構成とすることによって、強制的に揮発性動作モードに設定することが可能になり、電源電圧の動作マージンテストの実施が可能になる。
【００２１】
このように本発明では、動作モード切り替え信号発生回路システムに含まれている２つの電源電圧レベル検出回路へそれぞれ入力される２つの外部入力信号の組み合わせによって、電源電圧レベルの変化からは独立して、不揮発性動作モードを強制的に活性化或いは不活性化することができる。不揮発性動作モードが活性化されているか或いは不活性化されているかを示す情報は、ラッチ回路によって保持される。これによって、電源電圧レベルの変動による動作モードの自動的な切り替えに加えて、所望の時点で揮発性動作モードの実施を強制的に且つ確実に実現することが可能になる。
【００２２】
また、動作モード切り替え信号発生回路システムにおいて使用されている電源電圧レベル検出回路は、電源電圧レベルを示す外部入力信号が所定の電圧レベルよりも高い電圧を有している場合のみに、その外部入力信号がＨｉｇｈレベルであると認識する回路である。このような機能を有する電源電圧レベル検出回路と電源電圧レベルを示す外部入力信号とを組み合わせる構成とすれば、外部入力信号のための入力端子を、他の用途で使用される入力端子と共通のものにすることができて、回路構成の簡略化を図ることができる。
【００２３】
【発明の実施の形態】
以下、本発明を具体化した実施形態を、図面を参照して説明する。
【００２４】
図１は、本発明の原理に従った動作モード切り替え信号発生回路システム１００の構成を示す回路図である。
【００２５】
図１に示される回路システム１００は、強誘電体メモリ（図１には不図示、以下では半導体メモリとも称する）へ動作モード切り替え信号Ｆ／ＤＳｉｇを供給する。具体的には、実際に半導体メモリに動作モード切り替え信号Ｆ／ＤＳｉｇ（第１の制御信号）を与える第１の信号発生回路４０と、２つの外部入力信号を受け取って第１の信号発生回路４０に出力を与える第２の信号発生回路５０と、を含んでいる。電源電圧レベルを示す外部入力信号ＩＮ１及びＩＮ２が第２の信号発生回路５０に入力されると、第１の信号発生回路４０の活性／不活性が制御されて、それに応じて半導体メモリの動作モードが設定される。
【００２６】
第１の信号発生回路４０の詳細な構成については、後述する。
【００２７】
第２の信号発生回路５０は、電源電圧レベル検出回路５及び６と、保持回路（ラッチ回路）４と、インバータ回路１１及び１２と、を含んでいる。電源電圧レベル検出回路５及び６は、電源電圧レベルを示すそれぞれの外部入力信号ＩＮ１及びＩＮ２が所定の電圧レベル、例えば高電位側の電源電圧レベルＶｃｃよりも高くなると、出力端子１及び２からＨｉｇｈレベルの出力信号ＳＥＴ及びＲＥＳＥＴを供給する機能を有している。例えば、電源電圧レベル検出回路５への外部入力信号ＩＮ１が所定の電圧レベル以上になると、電源電圧レベル検出回路５の出力端子１からＨｉｇｈレベルの出力信号ＳＥＴが供給される。同様に、電源電圧レベル検出回路６への外部入力信号ＩＮ２が所定の電圧レベル以上になると、電源電圧レベル検出回路６の出力端子２からＨｉｇｈレベルの出力信号ＲＥＳＥＴが供給される。
【００２８】
出力信号ＳＥＴ及びＲＥＳＥＴは、それぞれＮＯＲ型ラッチ回路４の入力端子に入力される。ラッチ回路４の出力端子３からは出力信号ＰＭＴが出力されて、直列に接続されているインバータ回路１１及び１２を介して、第１の信号発生回路４０に供給される。
【００２９】
ラッチ回路４からの出力信号ＰＭＴ（第２の制御信号）は、第１の信号発生回路４０を活性化するか或いは非活性化するか、すなわち、動作モードの切り替えを電源電圧レベルに基づいて自動的に行うか或いは強制的に揮発性動作モードに設定するかという情報を示す信号である。第１の信号発生回路４０は、受け取った第２の制御信号ＰＭＴに応じて、ある場合には、半導体メモリの不揮発性動作モードと揮発性動作モードとを電源電圧レベルに応じて自動的に切り替えるための信号を、動作モード切り替え信号Ｆ／ＤＳｉｇとして発生して、半導体メモリに供給する。或いは、電源電圧レベルに基づいた自動的な動作モードの切り替えの代わりに、強制的な動作モードの切り替えを行う信号を動作モード切り替え信号Ｆ／ＤＳｉｇとして発生して、半導体メモリに供給することもできる。動作モードの切り替え制御のために第１の信号発生回路４０から半導体メモリに与えられる上記のような動作モード切り替え信号Ｆ／ＤＳｉｇを、第１の制御信号とも称する。
【００３０】
動作モードの切り替えを自動的に行うか或いは強制的に設定するかは、外部入力信号ＩＮ１及びＩＮ２によって決定される。具体的には、例えば、外部入力信号ＩＮ１がＨｉｇｈレベル（後述するように電源電圧Ｖｃｃよりも大きいスーパーボルテージレベル）であり外部入力信号ＩＮ２がＬｏｗレベルである場合に、強制的に揮発性動作モードに設定し、外部入力信号ＩＮ１がＬｏｗレベルであり外部入力信号ＩＮ２がＨｉｇｈレベル（スーパーボルテージレベル）である場合に、自動的な切り替えを可能にすることができる。
【００３１】
上記のような構成を有する回路システム１００の動作を、以下に更に具体的に説明する。
【００３２】
電源電圧レベル検出回路５への外部入力信号ＩＮ１が所定のレベル以上の電圧レベルを有し、且つ、電源電圧レベル検出回路６への外部入力信号ＩＮ２が所定のレベル以下の電圧レベル（例えば接地電位ＧＮＤ）を有していると、電源電圧レベル検出回路５からの出力信号ＳＥＴはＨｉｇｈレベルになり、一方で、電源電圧レベル検出回路６からの出力信号ＲＥＳＥＴはＬｏｗレベルを維持する。このとき、ラッチ回路４からの出力信号ＰＭＴはＨｉｇｈレベルになり、不揮発性動作モードが不活性化されて揮発性動作モードが活性化される。従って、回路システム１００の上記の動作の終了後に、半導体メモリの通常の動作モード、すなわち揮発性動作モードの評価を開始することができる。
【００３３】
通常の動作の終了後に、電源電圧レベル検出回路６への外部入力信号ＩＮ２の電圧レベルが所定のレベルよりも高くなると、電源電圧レベル検出回路６からの出力信号ＲＥＳＥＴはＨｉｇｈレベルに変化する。この結果、ラッチ回路４からの出力信号ＰＭＴはＬｏｗレベルに変化して、半導体メモリの不揮発性動作モードを活性化させる。このとき、この動作モードの切り替えは、もう一つの電源電圧レベル検出回路５への外部入力信号ＩＮ１の状態には依存しない。
【００３４】
以上のように、図１に示す回路システム１００では、２つの電源電圧レベル検出回路５及び６に電源電圧レベルを示す外部入力信号ＩＮ１及びＩＮ２をそれぞれ入力することによって、半導体メモリの不揮発性動作モードの活性化／不活性化を制御する。外部入力信号ＩＮ１及びＩＮ２としては、電源電圧が所定の電圧レベル（典型的には、高電位側の電源電圧レベルＶｃｃ）よりも高くなったときに所定のレベル以上の電圧レベルを有する電圧信号が、供給されれば良い。従って、外部入力信号ＩＮ１及びＩＮ２の入力端子は、電源電圧Ｖｃｃと接地電位ＧＮＤとの間に相当する電圧レベルを有する電圧信号が入力される他の用途の入力端子（例えばアドレス入力端子やコントロール信号入力端子など）と共用することができる。
【００３５】
図２は、電源電圧レベル検出回路５及び６の具体的回路構成をさらに詳細に示した、回路システム１００の構成図である。
【００３６】
電源電圧レベル検出回路５において、外部入力信号ＩＮ１が与えられる入力端子と接地電位ＧＮＤとの間に、３つのトランジスタＴｒ１〜Ｔｒ３が直列に接続されている。このうち、トランジスタＴｒ２には、基板電圧として、高電位側の電源電圧Ｖｃｃよりもさらに高い電圧レベルを有するブーストされた電源電圧Ｖｐｐが供給されている。一方、トランジスタＴｒ２及びＴｒ３のゲートは、それぞれ高電位側の電源電圧Ｖｃｃに接続されている。出力信号ＳＥＴは、トランジスタＴｒ２及びＴｒ３の間に設けられた出力端子１から外部に出力される。
【００３７】
同様に、電源電圧レベル検出回路６において、外部入力信号ＩＮ２が与えられる入力端子と接地電位ＧＮＤとの間に、３つのトランジスタＴｒ４〜Ｔｒ６が直列に接続されている。このうち、トランジスタＴｒ５には、バックゲート電圧として、高電位側の電源電圧Ｖｃｃよりもさらに高い電圧レベルを有するブーストされた電源電圧Ｖｐｐが供給されている。一方、トランジスタＴｒ５及びＴｒ６のゲートは、それぞれ高電位側の電源電圧Ｖｃｃに接続されている。また、出力信号ＲＥＳＥＴは、トランジスタＴｒ５及びＴｒ６の間に設けられた出力端子２から外部に出力される。
【００３８】
ここで、トランジスタＴｒ１、Ｔｒ３、Ｔｒ４及びＴｒ６はＮチャネルトランジスタであり、トランジスタＴｒ２及びＴｒ５はＰチャネルトランジスタである。従って、Ｎチャネルトランジスタ及びＰチャネルトランジスタのしきい値電圧をそれぞれＶｔｎ及びＶｔｐとすると、電源電圧レベル検出回路５においては、外部入力信号ＩＮ１が電源電圧Ｖｃｃとそれぞれのしきい値電圧Ｖｔｎ及びＶｔｐとの合計（すなわち、Ｖｃｃ＋Ｖｔｎ＋Ｖｔｐ）よりも高いレベルになれば、３つのトランジスタＴｒ１〜Ｔｒ３がすべてＯＮする。このとき、それぞれのトランジスタＴｒ１〜Ｔｒ３のＯＮ抵抗比を適切に設定することによって、出力信号ＳＥＴがＨｉｇｈレベルに設定されるようにする。一方、電源電圧レベル検出回路５への外部入力信号ＩＮ１がＬｏｗレベルになると、トランジスタＴｒ１及びＴｒ２はＯＦＦになる一方で、Ｔｒ３はＯＮに維持される。この結果、出力信号ＳＥＴがＬｏｗレベルに変化する。
【００３９】
同様に、電源電圧レベル検出回路６においては、外部入力信号ＩＮ２が電源電圧Ｖｃｃとそれぞれのしきい値電圧Ｖｔｎ及びＶｔｐとの合計（すなわち、Ｖｃｃ＋Ｖｔｎ＋Ｖｔｐ）よりもＨｉｇｈレベルになれば、３つのトランジスタＴｒ４〜Ｔｒ６がすべてＯＮする。このとき、それぞれのトランジスタＴｒ４〜Ｔｒ６のＯＮ抵抗比を適切に設定することによって、出力信号ＲＥＳＥＴがＨｉｇｈレベルに設定されるようにする。電源電圧レベル検出回路６への外部入力信号ＩＮ２がＬｏｗレベルになると、トランジスタＴｒ４及びＴｒ５はＯＦＦになる一方で、Ｔｒ６はＯＮに維持される。この結果、出力信号ＳＥＴがＬｏｗレベルに変化する。
【００４０】
以上に説明した本発明による動作モード切り替え信号発生回路システム１００の構成は、本発明の一実施形態に過ぎない。他の構成への改変も容易に行うことができる。例えば、不揮発性動作モードの活性或いは不活性状態を示す情報のラッチの手法や、電源電圧レベルの検出手法、或いはその検出結果に基づいた動作モードの設定手法などは、以上に説明したものとは異なった手法で実現することが可能である。
【００４１】
或いは、図３に示す動作モード切り替え信号発生回路システム２００では、図１の第２の信号発生回路５０に対応する第２の信号発生回路５５から、図１の回路構成では含まれていた電源電圧レベル検出回路５及び６が省略されて、外部入力信号ＩＮ１及びＩＮ２を直接にラッチ回路４に入力するようにした構成を有する。このような構成であっても、以上に説明した回路システム１００と同様の効果を得ることができる。
【００４２】
但し、この回路システム２００の構成の場合には、外部入力信号ＩＮ１及びＩＮ２の入力端子は、他用途の入力端子とは独立して設ける必要がある。これは、通常の電源電圧レベル（Ｖｃｃ及びＶｓｓ）を有する外部入力信号ＩＮ１及びＩＮ２によって、半導体メモリの不揮発性動作モードが活性化或いは不活性化されないようにするためである。
【００４３】
図４は、回路システム１００及び２００に含まれ得る第１の信号発生回路４０の構成を模式的に示す図である。
【００４４】
第１の信号発生回路４０は、動作モード切り替え信号発生回路１０、制御回路３０、及び１対のトランジスタを含んでいる。これらの構成要素のうちで、動作モード切り替え信号発生回路１０及び制御回路３０は、図６及び図７を参照して説明した特開平７−１８２８７２号公報に開示されているものと同じ構成にすることができる。
【００４５】
具体的には、動作モード切り替え信号発生回路１０には、ＤＲＡＭモード指示信号を供給する制御回路３０が接続されている。制御回路３０と動作モード切り替え信号発生回路１０との間にはノードＣが設けられており、電源電圧ＶｃｃとノードＣとの間にはＮチャネルトランジスタ７が設けられ、接地電位ＧＮＤとノードＣとの間にはＰチャネルトランジスタ８が設けられている。これらのトランジスタ７及び８のゲートには、先に説明したラッチ回路４の出力信号ＰＭＴがそれぞれ入力されている。
【００４６】
図４の構成から明らかなように、ラッチ回路４からの出力信号ＰＭＴがＨｉｇｈレベルになると、Ｎチャネルトランジスタ７が導通してノードＣの電位がＨｉｇｈレベルになり、結果としてＤＲＡＭモード指定信号がＨｉｇｈレベルになる。この結果、動作モード切り替え信号発生回路１０から出力される切り替え信号は、揮発性動作モードを活性化するように設定される。一方、ラッチ回路４からの出力信号ＰＭＴがＬｏｗレベルになると、Ｐチャネルトランジスタ８が導通してノードＣの電位がＬｏｗレベルになり、結果としてＤＲＡＭモード指定信号がＬｏｗレベルになる。この結果、動作モード切り替え信号発生回路１０から出力される切り替え信号は、揮発性動作モードを不活性化するように設定される。
【００４７】
このように、図４の回路構成では、ラッチ回路４からの出力信号ＰＭＴがＨｉｇｈレベルになるとＤＲＡＭモード指定信号が自動的にＨｉｇｈレベルになって、揮発性動作モードが活性化される。
【００４８】
図５は、回路構成要素の動作モード切り替え信号発生回路１０への接続の仕方が図４の場合とは異なっている、他の第１の信号発生回路４５の構成を模式的に示す図である。
【００４９】
この場合にも、動作モード切り替え信号発生回路１０に、ＤＲＡＭモード指示信号を供給する制御回路３０が接続されている。動作モード切り替え信号発生回路１０とその出力端子との間にはノードＤが設けられており、電源電圧ＶｃｃとノードＤとの間にはＮチャネルトランジスタ７が設けられ、接地電位ＧＮＤとノードＤとの間にはＰチャネルトランジスタ８が設けられている。これらのトランジスタ７及び８のゲートには、先に説明したラッチ回路４の出力信号ＰＭＴがそれぞれ入力されている。
【００５０】
図５の構成から明らかなように、ラッチ回路４からの出力信号ＰＭＴがＨｉｇｈレベルになると、Ｎチャネルトランジスタ７が導通してノードＤの電位がＨｉｇｈレベルになる。その結果として、動作モード切り替え信号発生回路１０から出力されるモード切り替え信号がＨｉｇｈレベルになり、揮発性動作モードを活性化する。一方、ラッチ回路４からの出力信号ＰＭＴがＬｏｗレベルになると、Ｐチャネルトランジスタ８が導通してノードＤの電位がＬｏｗレベルになる。その結果として、動作モード切り替え信号発生回路１０から出力されるモード切り替え信号がＬｏｗレベルになり、揮発性動作モードを不活性化する。
【００５１】
このように、図５の回路構成では、ラッチ回路４からの出力信号ＰＭＴがＨｉｇｈレベルになるとモード切り替え信号が自動的にＨｉｇｈレベルになって、揮発性動作モードが活性化される。特に図５の構成では、不揮発性動作モードと揮発性動作モードとの間の切り替えを、切り替え信号発生回路１０の影響を受けずに自動的に行うことが可能になる。
【００５２】
【発明の効果】
以上に説明したように本発明の半導体記憶装置においては、電源電圧レベルを示す外部入力信号を入力されて不揮発性動作モード及び揮発性動作モードの切り替えを行う動作モード切り替え信号発生回路システムを備えている。動作モード切り替え信号発生回路システムは、具体的には、第１の信号発生回路として動作モード切り替え信号発生回路を備え、さらに第２の信号発生回路として、例えば電源電圧検出回路とラッチ回路（保持回路）とを備えている。これによって、不揮発性動作モードと揮発性動作モードとを電源電圧のレベルに応じて自動的に切り替える場合と、揮発性動作モードのみで使用する場合とを、選択することができる。
【００５３】
この結果、通常の動作時には、揮発性動作モードを選択して半導体メモリを揮発性メモリ（例えばＤＲＡＭ）として機能させ、電荷の蓄積及び放出によって情報の書き込み及び読み出しを行うことができる。このため、強誘電体膜の分極反転回数が低減されるので、強誘電体膜の動作特性の劣化の抑制、さらには半導体メモリの長寿命化などの効果が達成される。
【００５４】
さらに、上記の構成によれば、電源電圧レベルの変化からは独立して、任意に揮発性動作モードを設定することができる。そのため、通常の動作において印加される電源電圧の幅よりも広い範囲の印加電圧に対して実施する半導体メモリの動作テスト、例えば設計仕様値からのマージンを確認する評価テストの実施が可能になる。
【００５５】
動作モードの切り替えの制御に使用する外部入力信号としては、電源電圧レベルの変化に応じて、所定のレベル、例えば高電位側の電源電圧Ｖｃｃよりも高い電圧レベルを有することができる電圧信号を使用すればよい。このとき、電源電圧レベル検出回路を設ければ、特別に他の入力端子を設けなくても、電源電圧Ｖｃｃと接地電圧ＧＮＤとの間の電圧レベルを有する他用途の電圧信号が入力される入力端子を、この入力信号の入力端子と兼用することができる。
【図面の簡単な説明】
【図１】本発明の半導体記憶装置である強誘電体メモリに含まれる動作モード切り替え信号発生回路システムの構成の一例を模式的に示す回路図である。
【図２】図１の動作モード切り替え信号発生回路システムの詳細な回路構成の一例を示す回路図である。
【図３】本発明の半導体記憶装置である強誘電体メモリに含まれる動作モード切り替え信号発生回路システムの構成の他の例を模式的に示す回路図である。
【図４】本発明の半導体記憶装置である強誘電体メモリに含まれる第１の信号発生回路の構成の一例を模式的に示す回路図である。
【図５】本発明の半導体記憶装置である強誘電体メモリに含まれる第１の信号発生回路の構成の他の例を模式的に示す回路図である。
【図６】強誘電体メモリの動作モード切り替え信号発生回路の構成の一例を模式的に示す回路図である。
【図７】図６の動作モード切り替え信号発生回路に含まれる電源電圧レベル検知回路の構成の一例を模式的に示す回路図である。
【図８】図７の電源電圧レベル検知回路の出力特性を模式的に示すグラフである。
【符号の説明】
１、２、３ 出力端子
４ ラッチ回路
５、６ 電源電圧レベル検出回路
７ Ｎチャネルトランジスタ
８ Ｐチャネルトランジスタ
１０ 動作モード切り替え信号発生回路
１１、１２ インバータ素子
２０ 電源電圧レベル検出回路
３０ 制御回路
４０、４５ 第１の信号発生回路
５０、５５ 第２の信号発生回路
１００、２００ 動作モード切り替え信号発生回路システム
ＩＮ１、ＩＮ２ 外部入力信号
ＳＥＴ、ＲＥＳＥＴ 電源電圧レベル検出回路の出力信号
ＰＭＴ ラッチ回路の出力信号（第２の制御信号）
Ｖｃｃ 高電位側電源電圧
Ｖｓｓ 低電位側電源電圧
ＧＮＤ 接地電位
Ｆ／ＤＳｉｇ 動作モード切り替え信号
Ｖｐｐ ブーストされた電源電圧
Ｔｒ１、Ｔｒ３、Ｔｒ４、Ｔｒ６ Ｎチャネルトランジスタ
Ｔｒ２、Ｔｒ５ Ｐチャネルトランジスタ
Claims (4)
- 不揮発性動作モードと揮発性動作モードとを有する強誘電体メモリと、
第１および第２の入力信号がそれぞれ与えられる第１および第２の入力端子と、
該不揮発性動作モードの活性化及び不活性化を制御する第１の制御信号を該強誘電体メモリに出力する第１の信号発生回路と、
該第１の入力信号および第２の入力信号に基づいて、該不揮発性動作モードの活性化及び不活性化を制御する第２の制御信号を該第１の信号発生回路に出力する第２の信号発生回路と、
を備えていて、
第１の信号発生回路は、前記第２の信号発生回路から出力される第２の制御信号に基づいて、該不揮発性動作モードを活性化および不活性化させるための第１の動作条件または該不揮発性動作モードを不活性化させるための第２の動作条件に対応する第１の制御信号を出力するようになっており、
該第１の動作条件では該電源電圧の電圧レベルの変化に応じて該不揮発性動作モードと該揮発性動作モードとが自動的に切り替えられ、該第２の動作条件では該揮発性動作モードのみが活性化される、半導体記憶装置。 - 前記第２の信号発生回路が、前記不揮発性動作モードが活性化されているか或いは不活性化されているかを示す情報を保持する保持回路を含んでいる、請求項１に記載の半導体記憶装置。
- 前記保持回路からの出力信号が前記第２の制御信号として前記第１の信号発生回路に与えられる、請求項２に記載の半導体記憶装置。
- 前記第２の信号発生回路が、前記第１および第２の入力信号の電圧レベルがそれぞれ所定の電圧レベルよりも高い場合にそれぞれ所定信号を出力する第１および第２の電圧レベル検出回路をさらに含んでおり、該電圧レベル検出回路からの出力信号が前記保持回路に与えられる、請求項２に記載の半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/723,949 | 1996-09-26 | ||
| US08/723,949 US5828596A (en) | 1996-09-26 | 1996-09-26 | Semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10106273A JPH10106273A (ja) | 1998-04-24 |
| JP3599300B2 true JP3599300B2 (ja) | 2004-12-08 |
Family
ID=24908354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4431597A Expired - Fee Related JP3599300B2 (ja) | 1996-09-26 | 1997-02-27 | 半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5828596A (ja) |
| JP (1) | JP3599300B2 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW404063B (en) * | 1997-02-27 | 2000-09-01 | Toshiba Corp | Semiconductor integrated circuit apparatus and semiconductor memory apparatus |
| KR100271840B1 (ko) * | 1997-08-27 | 2000-11-15 | 다니구찌 이찌로오 | 회로 면적의 증대를 억제하면서 복수의 전위를 출력할 수 있는내부 전위 발생 회로 |
| US6031755A (en) * | 1998-03-25 | 2000-02-29 | Rohm Co., Ltd. | Non-volatile semiconductor memory device and its testing method |
| US6208542B1 (en) * | 1998-06-30 | 2001-03-27 | Sandisk Corporation | Techniques for storing digital data in an analog or multilevel memory |
| JP2000339958A (ja) * | 1999-05-25 | 2000-12-08 | Toshiba Corp | 半導体集積回路 |
| JP2000339954A (ja) * | 1999-05-31 | 2000-12-08 | Fujitsu Ltd | 半導体記憶装置 |
| US6452843B1 (en) * | 2000-12-19 | 2002-09-17 | Winbond Electronics Corporation | Method and apparatus for testing high-speed circuits based on slow-speed signals |
| DE10127466C1 (de) * | 2001-06-07 | 2002-11-28 | Ahrens & Birner Company Gmbh | Verfahren und Anordnung mit D-RAM und S-RAM zur Sicherstellung der Datenremanenz |
| US6445608B1 (en) | 2001-09-10 | 2002-09-03 | Ramtron International Corporation | Ferroelectric random access memory configurable output driver circuit |
| KR100463201B1 (ko) * | 2002-05-28 | 2004-12-23 | 삼성전자주식회사 | 파워 검출 회로, 이를 이용한 플래시 메모리 장치, 그 플래시 메모리 장치의 파워-온 독출 신호 발생 방법 및 플래시 메모리 장치의 안정적인 파워-온 독출 방법 |
| US6809986B2 (en) * | 2002-08-29 | 2004-10-26 | Micron Technology, Inc. | System and method for negative word line driver circuit |
| KR100527571B1 (ko) * | 2002-08-30 | 2005-11-09 | 주식회사 하이닉스반도체 | 불휘발성 메모리 칩의 저전압 감지 수단 및 감지 방법,그리고 그 감지 수단을 이용하는 저전압 감지 시스템 |
| JP4284247B2 (ja) * | 2004-08-13 | 2009-06-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2007073141A (ja) * | 2005-09-07 | 2007-03-22 | Matsushita Electric Ind Co Ltd | 強誘電体メモリ装置 |
| US7969235B2 (en) * | 2008-06-09 | 2011-06-28 | Sandisk Corporation | Self-adaptive multi-stage charge pump |
| US8710907B2 (en) | 2008-06-24 | 2014-04-29 | Sandisk Technologies Inc. | Clock generator circuit for a charge pump |
| US8339183B2 (en) | 2009-07-24 | 2012-12-25 | Sandisk Technologies Inc. | Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories |
| US8208312B1 (en) | 2009-09-22 | 2012-06-26 | Novocell Semiconductor, Inc. | Non-volatile memory element integratable with standard CMOS circuitry |
| US8199590B1 (en) | 2009-09-25 | 2012-06-12 | Novocell Semiconductor, Inc. | Multiple time programmable non-volatile memory element |
| US8134859B1 (en) | 2009-09-25 | 2012-03-13 | Novocell Semiconductor, Inc. | Method of sensing a programmable non-volatile memory element |
| US8294509B2 (en) | 2010-12-20 | 2012-10-23 | Sandisk Technologies Inc. | Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances |
| US8339185B2 (en) | 2010-12-20 | 2012-12-25 | Sandisk 3D Llc | Charge pump system that dynamically selects number of active stages |
| US8699247B2 (en) | 2011-09-09 | 2014-04-15 | Sandisk Technologies Inc. | Charge pump system dynamically reconfigurable for read and program |
| US8400212B1 (en) | 2011-09-22 | 2013-03-19 | Sandisk Technologies Inc. | High voltage charge pump regulation system with fine step adjustment |
| US8514628B2 (en) | 2011-09-22 | 2013-08-20 | Sandisk Technologies Inc. | Dynamic switching approach to reduce area and power consumption of high voltage charge pumps |
| US8710909B2 (en) | 2012-09-14 | 2014-04-29 | Sandisk Technologies Inc. | Circuits for prevention of reverse leakage in Vth-cancellation charge pumps |
| US8836412B2 (en) | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
| US8981835B2 (en) | 2013-06-18 | 2015-03-17 | Sandisk Technologies Inc. | Efficient voltage doubler |
| US9024680B2 (en) | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
| US9077238B2 (en) | 2013-06-25 | 2015-07-07 | SanDisk Technologies, Inc. | Capacitive regulation of charge pumps without refresh operation interruption |
| US9007046B2 (en) | 2013-06-27 | 2015-04-14 | Sandisk Technologies Inc. | Efficient high voltage bias regulation circuit |
| US9083231B2 (en) | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
| US9154027B2 (en) | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
| US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
| US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
| US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
| US10153020B1 (en) | 2017-06-09 | 2018-12-11 | Micron Technology, Inc. | Dual mode ferroelectric memory cell operation |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3110032B2 (ja) * | 1990-03-30 | 2000-11-20 | 株式会社東芝 | 強誘電体メモリ |
| JP3278981B2 (ja) * | 1993-06-23 | 2002-04-30 | 株式会社日立製作所 | 半導体メモリ |
| US5539279A (en) * | 1993-06-23 | 1996-07-23 | Hitachi, Ltd. | Ferroelectric memory |
| JP3279025B2 (ja) * | 1993-12-22 | 2002-04-30 | 株式会社日立製作所 | 半導体メモリ |
-
1996
- 1996-09-26 US US08/723,949 patent/US5828596A/en not_active Expired - Lifetime
-
1997
- 1997-02-27 JP JP4431597A patent/JP3599300B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5828596A (en) | 1998-10-27 |
| JPH10106273A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6771547B2 (en) | Boosted voltage generating circuit and semiconductor memory device having the same | |
| US5594694A (en) | Memory circuit with switch for selectively connecting an input/output pad directly to a nonvolatile memory cell | |
| US6278316B1 (en) | Pump circuit with reset circuitry | |
| US4612630A (en) | EEPROM margin testing design | |
| JP4031904B2 (ja) | データ読み出し回路とデータ読み出し方法及びデータ記憶装置 | |
| KR930008640B1 (ko) | 비휘발성 메모리용 감지 증폭기 | |
| KR940010419B1 (ko) | 반도체집적회로 | |
| DE10237995B4 (de) | Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren | |
| EP0725402B1 (en) | Semiconductor memory device | |
| US6600679B2 (en) | Level shifter for converting a voltage level and a semiconductor memory device having the level shifter | |
| US6490199B2 (en) | Sense amplifier circuit for a flash memory device | |
| TW302540B (ja) | ||
| US7085190B2 (en) | Variable boost voltage row driver circuit and method, and memory device and system including same | |
| KR930010938B1 (ko) | 동작전원 전압으로써 복수의 정격 전압을 가지는 다이나믹 · 랜덤 · 액세스 · 메모리 | |
| KR100320888B1 (ko) | 전압 승압을 제한하는 승압 회로 | |
| KR940002859B1 (ko) | 반도체 메모리장치에서의 워드라인 구동회로 | |
| US7049881B2 (en) | Internal voltage generating circuit | |
| US5805500A (en) | Circuit and method for generating a read reference signal for nonvolatile memory cells | |
| JP3645593B2 (ja) | 半導体集積回路装置 | |
| US5455786A (en) | Ferroelectric memory | |
| KR100510484B1 (ko) | 워드라인 방전방법 및 이를 이용하는 반도체 메모리장치 | |
| US7209391B2 (en) | Nonvolatile semiconductor memory device and method of rewriting data thereof | |
| JP3916837B2 (ja) | 強誘電体メモリ | |
| US6373325B1 (en) | Semiconductor device with a charge pumping circuit | |
| KR960001306B1 (ko) | 버언인 검사시 스위칭 트랜지스터와 저장 캐패시터를 적절히 바이어싱하는 전원 시스템을 갖고 있는 dram |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040625 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040913 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |