JPS61269209A - 書込回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気記憶装置の書込回路に関し、特に不意の電
源切断事故に対する対策を施した書込回路に関する。

〔従来の技術〕

従来の磁気記憶装置にデータを書込むための書込回路は
、第３図にその一例を示すようにその入力にライトイネ
ーブル信号が供給され、出力がオープンコレクタになっ
ているバッファ回路１０と、このバッファ回路１０の出
力電圧と抵抗Ｒ１を介して電源＋ｖ１の電圧とがエミッ
タに供給されるように接続されかつ抵抗Ｒ２を介して同
じ電源子ｖ１の電圧がベースに供給されるように接続さ
れたトランジスタＱ１と、このトランジスタＱ１のコレ
クタにカソードが接続されアノードが電源−ｖ２に接続
されるツェナーダイオードＤ２とを備え、トランジスタ
Ｑ１のコレクタの出力を書込み制御信号３３として出力
する書込制御手段２３と、書込制御信号３３がベースに
供給され電源−ｖ２の電圧が抵抗Ｒ４を介してエミッタ
に供給されるように接続されたトランジスタＱ３と、ト
ランジスタＱ３のコレクタがそれぞれのエミッタに接続
されかつ、磁気ヘッド２２０両端がそれぞれのコレクタ
に接続されているトランジスタＱ４ｉ３よびＱ５と、出
力端子Ｑ２よびＱがそれぞれトランジスタＱ４およびＱ
５のベースに接続されかつ書込みデータ信号３２が入力
されるＪＫフリップフロップ２１とを備え磁気ヘッド２
２の中点に°１源十ｖ３が接続されている書込手段２ｏ
と、トランジスタＱ１のベースにコレクタが接続され、
エミッタが接地されているトランジスタＱ２と、電源子
ｖ１がカソードに接続されアノードがトランジスタＱ２
のベースに接続されかつ抵抗Ｒ３を介して接地されてい
るツェナーダイオードＤ１とを備える電圧検出手段２４
とを有して構成されている。

このような構成を有する第３図の書込回路の動作は、電
源＋ｖ１が正常な場合はトランジスタＱ２がオンになる
ためトランジスタＱ１のベースははゾ零電位となる。こ
こでライトイネーブル信号３１がローレベルになると、
バッファ回路１０の出力はオープンになり、電源＋ｖ１
から抵抗Ｒ１を介してトランジスタＱ１に電流が流れ、
ツェナーダイオードＤ２の両端子間にも電圧が生じる。

これによって書込手段２０においてトランジスタＱ３が
定電流源として動作し、この状態でライトデータ信号３
２が入力されるとＪＫフリップ７０ツブ２１が作動する
。

このＪＫフリップフロップ２１はライトデータ信号３２
が入力されるごとにその出力信号が反転し、トランジス
タＱｌｔよびＱ５のベースに交互に供給される。これに
よりトランジスタＱ４ぶよびＱ５は交互に導通して磁気
ヘッド２２に通電して情報の書込みを行う。

電源＋ｖ１の電圧が伺うから原因によって低下し、その
電圧がツェナーダイオードＤ１のツェナー電圧より低下
した場合は、トランジスタＱ２からの出力制御信号３４
がオフになる。出力制御信号３４がオフになるとトラン
ジスタＱ１のベース亀位は＋ｖ１となるため、バッファ
回路１０の出力に関係なく書込制御信号３３がオフにな
る。したがってツェナーダイオードＤ２の両端子間に電
圧が発生せずトランジスタＱ３もオフになるためトラン
ジスタＱ４およびＱ５は非作動状態になる。

このように従来の書込回路は電源＋ｖ１の異常低下に対
応するための処置が施こされているが、書込手段２０に
供給する電源＋ｖ３と、電源−Ｖ２との電圧が低下する
とトランジスタＱ３〜Ｑ５が正常に動作せず、従つて磁
気ヘッド２２に流れる電流が異常になるため磁気記憶手
段上（図示せず）への書込み動作が正常にできなくなる
という欠点を有している。

〔発明が解決しようとする問題点〕

本発明が解決しようとする問題点は、上述のように従来
の書込回路において書込手段への供給電源の電圧が異常
低下をした場合に、磁気記憶手段上への書込みが異常に
なる点を改善することにあり、従りて本発明の目的は上
記の欠点を除去した書込回路を提供することにある。

〔問題点を解決するための手段〕

本発明の書込回路は、第一２工び第二の電源から正およ
び負の電圧を供給されライトイネーブル信号を入力して
書込制御信号を出力する書込制御手段と、前記第一の電
源に接続され前記第一の電源の電圧が低下したとき前記
書込制御信号の出力を阻止する出力制御信号を出力する
第一の電圧検出手段と、前記第二の電源および磁気ヘッ
ドを介して接続された第三の電源から負および正の電圧
を供給され書込みデータ信号を入力して前記磁気ヘッド
に対して書込電流を供給する書込手段とを備える書込回
路において、前記第二の電源および前記第三の電源に接
続され前記第二の電源または前記第三の電源の電圧が低
下したとき前記書込電流の供給を阻止する第二の電圧検
出手段を備えて構成される。

〔実施例〕

次に本発明について実施例を示す図面を参照して詳細に
説明する。

第１図は本発明の第一の実施例を示す回路図である。

第１図に示すように、本実施例において書込制御手段２
３と電圧制御手段２４と書込手段２０とは第３図に例示
した従来の書込回路と同じ構成を有しており、これに加
えて電源−ｖ２と電源＋Ｖ３との間に第二の電圧検出手
段２５が接続されている。

書込制御手段２３のバッファ回路１０は磁気記憶手段（
例えば磁気ディスクの如きもので第１図には図示せず）
への書込み時にライトイネーブル信号３１が供給され、
その出力がオープンコレクタになっている回路であり、
トランジスタＱ１に接続されている。このトランジスタ
Ｑ１はバッファ回路１０の出力とともに抵抗Ｒ１を介し
て電源十Ｖ１の電圧がエミッタに供給されるように接続
されており、また、抵抗Ｒ２を介して電源＋ｖ１の電圧
がベースに供給されるように接続されている。ツェナー
ダイオードＤ２はトランジスタＱ１のコレクタにそのカ
ソードが接続されアノードは電源−ｖ２に接続されてい
る。

書込手段２０はツェナーダイオードＤ２のカソードがベ
ースに接続されまた抵抗Ｒ４を介して電圧検出手段２５
のトランジスタＱ６のコレクタがエミッタに接続されて
いるトランジスタＱ３と、このトランジスタＱ３のコレ
クタがそれぞれのエミッタに接続されかつ磁気ヘッド２
２の両端がそれぞれのコレクタに接続されているトラン
ジスタＱ４ｇよびＱ５と、出力端子ＱおよびＱがそれぞ
れトランジスタＱ４およびＱ５のベースに接続さ、れか
つ書込みデータ信号３２が入力されるＪＫフリップフロ
ップ２１とを備えて構成されている。

一方電圧検出手段２４のトランジスタＱ２はそのコレク
タが書込制御手段のトランジスタＱｌのベースに接続さ
れそのエミッタは接地されている。

またツェナーダイオードＤ１はカソードが電源十ｖ１に
接続されアノードはトランジスタＱ２のベースに接続さ
れるとともに抵抗Ｒ３を介して接地されている。電圧検
出手段２５のトランジスタＱ６のベースはツェナーダイ
オードＤ３のアノードに接続されるとともに抵抗Ｒ５を
介して電源−Ｖ２に接続されておりそのエミッタも電源
−ｖ２に接続されている。ツェナーダイオードＤ３のカ
ソードはｔ源＋Ｙ３に接続されている。

なｉ６ａ気ヘッド２２は図示しない磁気記憶手段たとえ
ば磁気ディスク等にデータを書込むためのもので、中点
にはｉ！源＋ｖ３が接続される。

次に上記の如き構成を有する本実施例の動作について説
明する。電源＋Ｖ１、−Ｖ２　、＋Ｖ３がすべて正常な
場合は、トランジスタＱＺｊｄよびトランジスタＱ６は
オンとなるため、トランジスタＱ１のベースははゾ零電
位となりかつ書込手段２０の抵抗Ｒ４には電源−ｖ２の
電圧が供給される。ここでライトイネーブル信号３１が
ローレベルになると、バッファ回路１０の出力はオープ
ンになり、電源十ｖＩから抵抗Ｒ１を介してトランジス
タＱ１に′鑞流が流れてツェナーダイオードＤ２の両端
子間にも電圧が生じる。これにより書込手段２０のトラ
ンジスタＱ３が定電流源として動作する。ＪＫフリップ
フロップ２１は書込みデータ信号３２が入力されるごと
にその出力信号が反転し、トランジスタＱ４およびＱ５
のベースに交互に供給される。これによりトランジスタ
Ｑ４およびＱ５が交互に導通して磁気ヘッド２２に通′
１し書込み動作が行われる。

電源＋ｖ１が何らかの原因によって電圧が異常に低下し
たりあるいは切断されてツェナーダイオードＤ１のツェ
ナー電圧より低くなると、トランジスタＱ２はオフにな
ってトランジスタＱ１のベース電位は＋ｖ１となるため
、バッファ回路１０の出力に関係なくトランジスタＱ１
の出力である書込制御信号３３はオフになる。従つてツ
ェナーダイオードＤ２の両端子間に電圧が発生せずトラ
ンジスタＱ３もオフになるためトランジスタＱ４および
Ｑ５は非作動状態になり、磁気ヘッド２２の書込動作が
阻止される。

電源−ｖ２または電源＋Ｖ３の電圧が異常に低下したり
あるいは切断されて電源十ｖ３と電源−ｖ２との電位差
がツェナーダイオードＤ３のツェナー・１圧より低くな
ると、トランジスタＱ６がオフになるため、ツェナーダ
イオードＤ２の両端子間の電圧の有無にかかわらずトラ
ンジスタＱ３はオフになる。従ってトランジスタＱ４お
よびＱ５も非作動状態となり磁気ヘッド２２にも通電し
なくなり磁気ヘッド２２の書込み動作が阻止される。

第２図は本発明の第二の実施例を示す回路図である。

第２図に示すように、本実施例は８１図に示す第一の実
施例と第二の電圧検出手段の構成が異っているのみで、
他の構成は全く同一である。

以下＠１図の１ｊ！施例と同一の部分の説明は省略して
異なる部分について説明する。

本実権例において第二の電圧検出手段２６は、磁気ヘッ
ド２２の中点にコレクタが接続されエミッタが電源＋ｖ
３に接続されているトランジスタＱ７と、カソードにト
ランジスタＱ７のベースが接続されるとともに抵抗几６
を介して電源子ｖ３が供給されるように接続されアノー
ドが接地されているツェナーダイオードＤ４とが付加さ
れている。また、ツェナーダイオードＤ３のカソードは
電源子ｖ３に接続されずに接地されている。他の部分に
ついては第１図の実施例と同じである。

次に本実施例の動作について説明する。

電源＋ｖ１の電圧が正常な場合または電源子ｖ１の電圧
が低下した場合の動作は第１図の実施例と同様であるの
で省略する。

電源子ｖ３の電圧が異常な低下をしたりあるいは切断さ
れてツェナーダイオードＤ４のツェナー電圧エリ低くな
ると、トランジスタＱ７はオフになるため磁気ヘッド２
２の中点には電圧が供給されなくなる。従ってトランジ
スタＱ３が定ｖＬ流源として動作しトランジスタＱ４お
よびＱ５のベースに信号が供給されても磁気ヘッド２２
には通電されない。

次に電源−ｖ２の電圧が異常に低くなったり切断されて
ツェナーダイオードＤ３のツェナー電圧より低くなると
、トランラスタＱ６がオフになるためツェナーダイオー
ドＤ２の両端子間の電圧発生の有無にかかわらずトラン
ジスタＱ３はオフになる。従ってトランジスタＱ４ｇよ
びＱ５も非作動状態となって磁気ヘッド２２にも通電し
なくなる。

〔発明の効果〕

以上詳細に説明したように１本発明の書込回路は書込制
御手段の電源電圧の低下を検出する検出手段を備えてそ
の′−源の切断や電源電圧の異常低下時においてライト
イネーブル信号の状態と無関係にトランジスタをオフす
ることによって書込手段を非作動状態にさせるとともに
、書込手段への供給電源の低下を検出する第二の検出手
段を備えてその・電源の切断や電源電圧の異常低下時に
は無条件に書込手段への通電を停止することによって書
込手段を非作動状態とさせることができるので。

書込回路のすべての電源についてその電源の切断や電源
電圧の異常低下があった場合に磁気記憶手段に記録され
ているデータの破壊を確実に防止することが可能になる
という効果がある。

さらにまた、書込手段への供給１源の電圧を監視してい
るため、磁気記憶手段上への記録が正確に実施できるた
め、記録データの信頼性の向上が計れるという効果もあ
る。

【図面の簡単な説明】

第１図は本発明の第一の実施例を示す回路図、第２図は
本発明の第二の実施例を示す回路図、第３図は従来の書
込回路の一例を示す回路図である。 １０・・・・・・バッファ回路、２０・・・・・・書込
手段、２１・・・・・・ＪＫフリップフロップ、２２・
・・・・・磁気ヘッド、Ｑ１〜Ｑ７・・・・・・トラン
ジスタ、ＤｉＳＤ４・・・・・・ツェナーダイオード、
Ｒ１−Ｒ６・・・・・・抵抗。

Claims (1)

1. 【特許請求の範囲】 第一および第二の電源から正および負の電圧を供給され
   ライトイネーブル信号を入力して書込制御信号を出力す
   る書込制御手段と、前記第一の電源に接続され前記第一
   の電源の電圧が低下したとき前記書込制御信号の出力を
   阻止する出力制御信号を出力する第一の電圧検出手段と
   、前記第二の電源および磁気ヘッドを介して接続された
   第三の電源から負および正の電圧を供給され書込みデー
   タ信号を入力して前記磁気ヘッドに対して書込電流を供
   給する書込手段とを備える書込回路において、 前記第二の電源および前記第三の電源に接続され前記第
   二の電源または前記第三の電源の電圧が低下したとき前
   記書込電流の供給を阻止する第二の電圧検出手段を備え
   ることを特徴とする書込回路。