JPS63269376A - 集積回路化記録担体制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば集積回路（ＩＣ）化フロッピーディス
ク用制御回路等の記録担体制御回路に関し、特にその熱
保護回路に関するものである。

〔従来の技術〕

第３図に従来の記録担体制御回路として、フロッピーデ
ィスク制御回路のブロック図を示す。図において、１は
ディスク制御回路にバイアスを与えるバイアス回路、２
，４はそれぞれ信号処理回路を構成するリード回路、フ
ィルタ回路、３はライト回路、５はメカコントロール回
路、６は出力回路であり、この出力回路６はフロッピー
ディスク制御回路（ＦＤＣ）部に接続されるインターフ
ェイス部及び表示回路等に接続される。これらの各回路
２〜６の回路バイアスはバイアス回路ｌより供給される
。

第４図に従来のバイアス回路１の例を示す。図において
、Ｒ１は起動抵抗、Ｑｌは基準電圧設定用のトランジス
タであり、このトランジスタＱ１のベース−エミッタ間
に供給定電流源のバイアス電流を決定する抵抗Ｒ２が接
続されている。Ｑ２はベース接地されたバッファ用トラ
ンジスタ、Ｑ３〜Ｑ６は共通ベース接続され、またエミ
ッタも電源Ｖｃｃに共通に接続された電流ソース型定電
流源であり、トランジスタＱ２のコレクタとｐｎｐトラ
ンジスタＱ３のベース、コレクタとが接続されている。

Ｑ７〜Ｑ９は電流シンク型電流源であり、これらの共通
ベースとトランジスタＱ４のコレクタが接続され、また
トランジスタＱ７〜Ｑ９のエミッタは通常、ＧＮＤに共
通接続されている。

次に動作について説明する。

バイアス回路１で生成されたバイアス電流は、リード回
路２．ライト回路３．フィルタ回路４等の信号処理回路
系、及びメカコントロール回路５出力回路６に供給され
る。フロッピーディスクの磁気ヘッドは、リード回路２
に接続されており、リード回路２によりパルス信号とし
て読み取られる。この信号はタイムドメインフィルタ回
路等の信号処理回路に加えられ、所定のパルス信号に変
換される。一方、メカコントロール回路５はヘッド送り
機構制御のためのステッピングモータ制御。

インデックスの検出制御回路、ヘッドのダンプ制御等の
フロッピーディスクドライブ（ＦＤＤ）のメカコントロ
ールを行う。

〔発明が解決しようとする問題点〕

このような従来の装置では、外来ノイズ、サージ電圧又
は動作異常等によりＸＣチップが過大に温度上昇した場
合、保護機能がなく、ｒｃの動作状態をチップ高温状態
でも続けるため、ＩＣ外装用のモールド等樹脂が発熱し
、ＩＣの破壊又はＩＣ焼損等の事故にいたる等の問題が
あった。

この発明は、上記のような問題点を解消するためになさ
れたもので、チップ温度が異常に上昇して熱暴走し、Ｉ
Ｃが破壊されるのを防止することができる集積回路化記
録担体制御回路を得ることを目的とする。

〔問題点を解決するための手段〕

本発明に係る集積回路化記録担体制御回路は、リード／
ライト回路、メカコントロール回路等の同一チップ上に
集積化された制御回路のバイアス供給源を共通制御でき
るように集中化し、通常動作時でも動作モードにより不
必要な場合には共通バイアスをカットオフするようにし
て低消費電力化を図るパワーセーブ機能を設けると同時
に、共通バイアス源にチップ温度モニタ回路を付加し、
チップ高温時に共通バイアス源をカントオフしてチップ
の異常高温時の動作保護を行うようにしたものである。

〔作用〕

本発明においては、通常動作では到達しえないチップ温
度にチップ検出温度を設定し、動作異常によるチップ温
度上昇時のみに熱検知回路を動作させ、通常使用してい
るパワーセーブ機能と同様の制御により、共通バイアス
源を非導通にすることにより熱保護を行う。

〔実施例〕

以下、本発明の実施例を図について説明する。

第１図は本発明の機能ブロック図を示したもので、第３
図と同一符号は同一部分を示している。この発明におい
ては、バイアス回路１にパワーセーブ回路７及び熱遮断
回路８が接続されており、これによりバイアスコントロ
ールされている。

第２図に本発明の実施例回路を示し、ここでは従来例と
同様にフロッピーディスク制御回路を例にとって説明す
る。抵抗Ｒ１，Ｒ２、トランジスタＱ１〜Ｑ９の接続は
第４図の従来例と同様である。上記第１図に示したパワ
ーセーブ回路７は、抵抗Ｒ３，Ｒ４及びトランジスタＱ
ＩＯにより構成され、トランジスタＱＩＯのコレクタは
、バイアス源の起動抵抗Ｒ１及びトランジスタＱ１のコ
レクタとＱ２のベースの接続点に接続されている。

また抵抗Ｒ３の高電位側（Ｘ点）には、パワーセーブコ
ントロール信号が印加される。上記第１図の熱遮断回路
８は、定電流源１０．ツェナーダイオードＱ１２．温度
補償用ダイオードＱ１３．１−ランジスタＱ１１．及び
抵抗Ｒ５，Ｒ６により構成されている。ツェナーダイオ
ード及び温度補償用ダイオードＱ１２．Ｑ１３は直列接
続され、Ｑｌ２のアノード側に抵抗Ｒ５，Ｒ６が接続さ
れている。この抵抗Ｒ５，Ｒ６の分割点に制御トランジ
スタＱｌｌのベースが接続され、トランジスタＱｌｌの
コレクタはバイアス制御点（Ｑｌのコレクタ）に接続さ
れている。

次に動作について説明する。

まずパワーセーブ機能について説明すると、パワーセー
ブを行う場合には、Ｘ点（第２図参照）にパワーセーブ
信号（ハイ電位）が印加される。

これによりトランジスタＱＩＯのベース、エミッタ間が
順バイアスに印加され、該トランジスタＱ１０が導通状
態となり、そのコレクタ電位はロー状態となる。従って
、通常動作時においてトランジスタＱ１のエミッタ、コ
レクタ間及びトランジスタＱ２のベースに流入していた
起動抵抗Ｒ１を流れる電流は、トランジスタＱＩＯのコ
レクタに流れることとなり、トランジスタＱｌ、Ｑ２ひ
いてはＱ３〜Ｑ９が全て非導通となり、ＦＤＤ回路に供
給されるバイアス電流はカントオフされる。

次に熱遮断回路について説明する。定電流ＩＯによりバ
イアスされたツェナーダイオードＱ１２（Ｖｚ）と温度
補償用ダイオードＱ１３（Ｖｄ）は、チップ検出温度設
定用の基準電圧を生成する。

この基準電圧（Ｖｚ＋Ｖｄ）は抵抗Ｒ５，Ｒ６により抵
抗分割された後、トランジスタＱｌｌのベース、エミッ
タ間に印加される。通常この電圧は、トランジスタＱｌ
ｌのベース、エミッタ間の高温（検出チップ温度）での
動作しきい値に設定される。トランジスタＱｌｌのベー
ス、エミッタ間の動作しきい値は、通常負の温度係数を
持つため、動作異常時よりもチップ温度の低い通常状態
では、トランジスタＱｌｌのベース、エミッタ間バイア
スがしきい値よりも低（設定されているため、トランジ
スタＱｌｌは動作しない。しかし異常時、検出チップ温
度に到達したときにトランジスタＱ１１は導通となり、
起動抵抗Ｒ１のバイアス電流を、トランジスタＱｌｌに
よりバイパスし、これにより、トランジスタＱ１〜Ｑ９
の定電流ソース及び定電流シンク源は全てカットオフと
なり、ＦＤＤｗＩ１１回路の動作は停止する。

なお、上記実施例ではフロッピーディスク制御回路での
例を実施例として説明したが、本発明のパワーセーブ機
能と熱遮断機能については、広くパワーセーブによるハ
ードディスク等の低消費電力化機器の保護回路として応
用可能である。

〔発明の効果〕

以上のように、この発明によれば、フロッピーディスク
制御装置等において、通常動作時でも動作モードにより
バイアス電流が不必要な場合には共通バイアスをカット
オフするパワーセーブ回路を設けると同時に、共通バイ
アス源にチップ温度モニタ回路を付加し、チップ高温時
に共通バイアス源をカフ）オフしてチップの異常高温時
の動作保護を行うようにしたので、ＩＣの樹脂表面が高
温になって焼損する等の不良モードを極力抑えることが
できるとともに、熱破壊によるＩＣの破壊を防止できる
効果がある。

【図面の簡単な説明】

第１図は本発明の機能ブロック図、第２図は本発明の一
実施例による回路図、第３図は従来装置のブロック図、
第４図はその具体的構成例を示す図である。 １・・・バイアス回路、７・・・パワーセーブ回路、８
・・・熱遮断回路、Ｑ１〜Ｑｌｌ・・・トランジスタ、
Ｑ１２・・・ツェナーダイオード、Ｑ１３・・・温度補
償用ダイオード、Ｒ１〜Ｒ５・・・抵抗。 なお図中同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）磁気ヘッド信号の読み取り、書き込み信号を処理
   する信号処理回路、及び磁気ヘッドの機構部を制御する
   機構コントロール回路を同一チップ上に集積化してなる
   記録担体の制御回路において、上記信号処理回路及び機
   構コントロール回路に供給するバイアス電流を、読み取
   り又は書き込み動作の非動作モード時に非導通とするパ
   ワーセーブ回路と、 チップ温度を検出し、この検出チップ温度が設定チップ
   温度よりも上昇した場合に上記バイアス電流を非導通と
   する熱遮断回路とを備えたことを特徴とする集積回路化
   記録担体制御回路。