JPS62210724A - 定電圧回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種電子機器に多用されている定電圧回路に
関し、特に定電圧電源の供給および遮断を制御して、半
導体集積回路等の電子装置全体の消費電力を低減する際
に適用して好適な回路技術に関する。

〔従来の技術〕

フロッピィ・ディスク装置（以下においてＦＤＤと記載
する）やＶＴＲの如き、メカニカル動作を必要とする電
子機器は、いわゆるメカコントロール用の制御回路を有
している。上記制御回路は、半導体集積回路（以下にお
いてＩＣという）の如き電子装［Ｋて構成されることが
多い。

なお、上記ＦＤＤコントロール回路については、［最新
フロッピ・ディスク装置とその応用ノウハウＪ（昭和６
０年５月２０日第３版発行、発行所ＣＱ出版社、ｐ６５
〜６７）に一例が記載されている。その概要は、入力信
号にもとづきコモンドライブ回路、ライトドライブ回路
、イレーズドライブ回路等を駆動し、データの書き込み
、読みだし等を磁気的に行うものであり、ＦＤＤコント
ロール回路はＬＳＩにて構成されている。

本発明者は、上記ＦＤＤコントロール回路の消費電力が
大であることに着目し、消費電力を低減すべく種々の技
術的検討を行りた。以下は、公知とされた技術ではない
が、本発明者によって検討された技術であり、その概要
は次のとおりである。

すなわち、ＦＤＤコントロール回路には、伝達信号に対
する応答速度が速いバイポーラトランジスタによって構
成された論理回路と、例えば出力信号の振幅が電源電圧
のレベルまで変化し得るＣ−ＭＯＳ）ランジスタからな
る論理回路とを同一半導体基板に形成したものがある。

上記半導体集積回路は、当業者間にバイポーラ・モス共
存ＩＣとして知られているものである。そして上記ＩＣ
は、バイポーラトランジスタを用いていることから応答
速度が速く、しかもＣ−ＭＯＳトランジスタを用いた回
路では消費電力が少ない、といった利点を有しているこ
とが明らかＫなった。しかし、本発明者の検討により、
下記の如き問題点を有していることが明らかにされた。

〔発明が解決しようとする問題点〕

すなわち、バイポーラトランジスタを用いた論理回路は
、消費電力が大である。

特に論理回路が入力回路に使用され、入力信号の供給時
に動作し、待機状態では非動作の場合は、非動作時であ
っても電力の消費があり、この消費電力はまったく無駄
である。本発明者による上記検討の結果、消費電力を低
減するには、所定の回路動作に必要な部分に通電し、他
の非動作となっている回路の通電を停止すればよいこと
に気づいた。この技術的思想は、ＦＤＤのみに好適なも
のではない。特に、電池を電源とする電子機器について
、消費電力を低減することは極めて望ましいことである
。

一方、電子機器はますます小型軽量化が勧められる傾向
にあり、しかも多機能化の傾向にある。

よく知られている例を述べると、テープレコーダとラジ
オとを一体に設けたラジオカセットがある。

テープレコーダとして使用している場合は、ラジオ受信
機の少なくともチー−す部分は非動作であり、通電を停
止すれば消費電力を低減し、電池の使用時間を増大させ
ることができる。これは自動車用の電子機器についても
同様である。

更に、ＩＣの消費電力を低減することは、ＩＣからの発
熱量を低減することにもなり、ＩＣの熱による破壊、故
障低減のうえでも効果的であることが本発明者の検討に
より明らかｋなった。

本発明の目的は、ＩＣ化された電子機器において所望の
回路動作が行われる回路に通電し、非動作となる回路に
は通電を停止して消費電力を低減することにあり、特に
バイポーラトランジスタによって構成される論理回路等
の電子回路とＣ−ＭＯＳトランジスタで構成される論理
回路等の電子回路とが同一の半導体基板に形成された半
導体集積回路の如き電子装置の消費電力を低減すること
ｋある。

本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔問題点を解決するための手段〕

ものの概要を簡単に述べれば、下記の通りである。

すなわち、一対のトランジスタでカレントミラー回路を
構成し、基準電流の供給および遮断を制御信号によって
行５よ５ＩＣ構成する。上記カレントミラー回路の出力
側には出力電流によって定電圧のバイアス電圧を得るバ
イアス回路と、この回路から発生するバイアス電圧によ
ってオン状態に動作するスイッチングトランジスタとを
設け、上記スイッチングトランジスタのオン状態時にバ
イポーラトランジスタで構成された例えば論理回路等の
負荷回路に電源を供給するものである。

〔作用〕

上記した手段たよれば、論理回路に入力信号を供給し所
望の出力信号を得たい場合、換言すれば論理回路を駆動
する場合に制御信号によりカレントミラー回路の基準電
流を制御して出力電流にょリスイツチングトランジスタ
をオン状態になし、上記論理回路に電源を供給して動作
可能になし、論理動作不要の場合は制御信号により基準
電流を遮断して出力電流も遮断し、スイッチングトラン
ジスタをオフになして論理回路に供給されていた電源を
遮断することにより、所望の回路動作に必要な負荷回路
に電源を供給し、不要時には遮断して消費電力を低減す
る、という本発明の目的を達成するものである。

〔実施例−１〕 以下、第１図を参照して本発明を適用した定電圧回路の
第１実施例を参照する。

なお、第１図は上記定電圧回路の回路図であり、バイポ
ーラトランジスタで構成された論理回路を選択的に駆動
するものである。

本実施例の特徴は、同一半導体基板にバイポーラトラン
ジスタとＣ−ＭＯＳ）ランジスタとで論理回路を構成し
、そのうち消費電力の大なバイポーラトランジスタから
なる論理回路を選択的に駆動し、非動作時の消費電力低
減を行うものである。

１は半導体チップを示すものであり、同一の半導体チッ
プに本発明を適用した定電圧回路２−バイポーラトラン
ジスタからなる論理回路３、Ｃ−ＭＯＳトランジスタか
らなるゲート回路４、論理回路５，６が構成されている
。なお、上記論理回路３は、本発明でいう負荷回路に相
当するものである。

また半導体基板１の周囲には、パッドＡが設けられ、実
際にはボンディングワイヤとなるＡｕ線（図示せず）に
よってインナーリード（図示せず）Ｋ接続されている。

そして半導体基板１外には、バイポーラトランジスタか
らなるＴＴＬ回路１１が設けられ、上記論理回路３に論
理信号である入力信号Ｖｉｎを供給する。

Ｖｃは本発明でいう制御信号であり、制御信号Ｖｃがハ
イレベルになされたとき、抵抗Ｒ１を介してトランジス
タＱ、にバイアス電圧が供給される。

トランジスタＱ、、Ｑ、は本発明でいうカレントミラー
接続になされ、トランジスタＱ２は基準側トランジスタ
に相当し、トランジスタＱ、が出力側トランジスタに相
当する。抵抗Ｒ１はトランジスタＱ１がオン状態になさ
れたとき、トランジスタＱ、を流れる基準電施工、の電
流量を決定する。

トランジスタＱ、がオン状態になると、基準電流Ｉ、と
同一の出力電流Ｉ、がトランジスタＱ。

のコレクタに流れる。ダイオードＤ１〜Ｄ、はレベルシ
フタであり、抵抗Ｒ，，Ｒ４とともに本発明でいうバイ
アス回路を構成する。そして出力側電流Ｉ、が得られた
とき、本発明でいうスイッチングトランジスタＱ、にバ
イアス電圧が供給され、オン状態に動作する。

スイッチングトランジスタＱ、は、論理回路３に電源を
供給し、論理回路３を動作可能になさしめる。

一方、制御信号Ｖｃの上記レベル変化に対応して入力信
号Ｖｉｎが供給される。

すなわち、ＴＴＬ回路の１１の入力端子Ｔ０、換言すれ
ばトランジスタＱ□のエミッタがハイレベルのときは、
抵抗Ｒ１１、トランジスタＱ１＋のベース・エミッタ間
を介してトランジスタＱ＋ｔにペース電流が供給され、
そのエミッタ電流によってトランジスタＱＩ３が駆動さ
れる。入力信号Ｖｉｎはローレベルに変化する。

トランジスタＱｔｔのエミッタがローレベルに変化した
とき、トランジスタＱ１ｔのベース・エミッタ間が導通
になり、トランジスタＱＩ！に供給されていたベース電
流は遮断される。トランジスタＱｓ！＋　Ｑｌｓはとも
にオフになる。抵抗Ｒ８，を介してトランジスタＱ＋　
４にペース電流が供給され、これがオン状態に動作して
入力信号Ｖｉｎはハイレベルになる。

論理回路３は、入力信号Ｖｉｎの上記レベル変化によっ
て以下のように動作する。

入力信号Ｖｉｎがローレベルのとき、トランジスタＱ２
１のエミッタはローレベルニナリ、ベース・エミッタ間
が順バイアスになる。電源Ｖｃｃ、から抵抗Ｒｔ　＋、
トランジスタＱ！、のベース・エミッタ間、トランジス
タＱＩ！の電流経路が形成される。

トランジスタＱ２ｔにペース電流が供給されず、トラン
ジスタＱ＊ｔ　＋　Ｑｔｓの何れもオフになる。従って
、論理回路３の出力信号Ｖｏはハイレベルになり、はぼ
電源ｖＣＣ１の電圧レベルに上昇する。

これに対し、入力信号Ｖｉｒｔがハイレベルに変化した
場合は、トランジスタＱ２１０ベース・エミッタ間カ逆
バイアスになり、トランジスタＱ！２にペース電流が供
給される。トランジスタＱ、がオン状態に動作し、抵抗
Ｒ２１、トランジスタＱ□を介してトランジスタＱｔａ
にペース電流が供給され、トランジスタＱ２ｓがオン状
態に動作する。抵抗Ｒ２４の電圧降下によって出力信号
Ｖｏはローレベルになる。

出力信号Ｖｏの上記レベル変化は、Ｃ−ＭＯＳトランジ
スタによりて構成されたインバータ４ＰＣよって位相反
転され、次段のＣ−ＭＯＳ論理回路５に供給されム。

所定の論理動作が行われ、論理出力（図示せず）によっ
て次段のＣ−ＭＯＳ）う／ジスタからなるＴＴＬ回路６
が駆動されて出力信号Ｖｏｕｔを得る。

出力信号Ｖ　ｏ　ｕ　ｔが不要の場合、制御信号Ｖｃを
ローレベルに変化せしめる。この変化は、上記入力信号
Ｖｉｎの供給と同期せしめてもよい。

トランジスタＱ、がオフになるので、基準電流Ｉ、の電
流経路は遮断され、出力電流工、もえられない。スイッ
チングトランジスタＱ、にバイアス電圧が供給されず、
オフとなる。論理回路３に供給されていた電源Ｖｃｃ、
が遮断される。

バイポーラトランジスタで構成された消費電力の大な論
理回路３は非動作になり、電源Ｖｃｃ、の遮断により、
無駄な消費電力はない。

（１１制御信号の供給によりカレントミラー回路の基準
電流を制御し、上記カレントミラー回路の出力電流によ
って得られるバイアス電圧にもとづいて動作するスイッ
チングトランジスタをオン・オフに動作せしめて、オン
動作時にバイポーラトランジスタで構成された負荷回路
に電源を供給し、オフ制御時に上記負荷回路の電源を遮
断せしめることにより、論理出力の不要時に消費電力の
大な負荷回路を不動作となす、という効果が得られる。

（２）上記（１）により、同一半導体基板に消費電力が
犬であるが応答速度が高速のバイポーラトランジスタと
低消費電力であるが応答速度の遅いＣ−ＭＯＳトランジ
スタとにより論理回路等を構成しても、論理出力不要時
には上記消費電力の大なバイポーラトランジスタからな
る論理回路の電源を遮断することができるので、ＩＣ全
体の消費電力を削減し得る、という効果が得られる。

（３）上記（２）により、ＩＣの発熱量が減少し、熱破
壊等の不測の事故を低減し得る、という効果が得られる
。

（４）上記（３）Ｋより、ＩＣの利用範囲が拡大され、
ＩＣの付加価値が向上する、という効果が得られる。

〔実施例−２〕 次に、本発明・の第２実施例を第２図を参照して説明す
る。

なお、本実施例は、ＦＤＤへの応用例を示すものであり
、第２図はＦＤＤの要部の回路構成を示すブロックダイ
アグラムであり、ＬＳＩＩＣて構成されている。

本実施例の特徴は、上記定電圧回路をＰＳＭ２１として
示した電源電圧モニタ回路に適用し、ＦＤＤの待機時に
おいて消費電力を低減し得るように構成したことにある
。

ＰＳＭ２１は、電源電圧の異常検出時および待機時にお
いて、図示の各回路への電源供給を停止するものである
。

異常検出時を例に述べると、上記制御信号Ｖｃがローレ
ベルになされ、上記のように論理回路への電源供給が遮
断される。上記した出力信号Ｖｏｕｔが得られず、出力
信号Ｖｏｕｔによる電源供給が停止される。

また待機時においては、上記電源供給が遮断されるとと
もに、定電圧回路の一部を構成する上記論理回路にも電
源が供給されず、消費電力の大幅な低減が行われる。

コントロールロジック回路２２＆Ｃは、ライト信号Ｗａ
からＷｎが供給され、その出力信号はイレーズドライバ
ー２３、ライトドライバー２４、コモンドライバー２５
に供給される。イレーズドライバー２３はイレーズコイ
ルＬｓ　　、Ｌ４　に抵抗Ｒ，，ｌ　Ｒ８，を介してイ
レーズ信号Ｖｅを供給し、フロッピィディスク（図示せ
ず）に記録されていた記録信号を消去するものである。

ライトドライバー２４は、ヘッドスイッチ２７を薔き込
み時（ライト時）と読みだし時（リード時）とで切り換
え駆動するものである。コモンドライバー２５は、ライ
ト時とリード時とにおいて。

リード・ライトコイルＬｒ　　、Ｌｘに駆動信号Ｖａを
供給するものである。リード時を例に述べると、上記リ
ード・ライトコイルＬｔ　　、Ｌｔに駆動信号Ｖａが供
給され、スイッチ２７はリード信号を前置増幅器２８に
供給するように切り換えられる。

ライトカレントンース２６は電流供給源であり、ライト
ドライバー２４、イレーズドライバー２３に所定の電流
を供給する。

リード時の回路動作を更に述べると、前置増幅器２８の
出力信号はフィルタ回路２９に供給される。フィルタ回
路２９と増幅器３０とは、微分動作を行うものであり、
ディジタル変化するリード信号のエツジを検出して微分
信号を得る。

コンデンサＣ，，Ｃ，は結合コンデンサであり、交流成
分を比較器３１に供給する。

タイムドメインフィルタ３２は、所定時間幅内の微分信
号を検出してリード信号ＲＤを得るものである。

上記のように、本発明を適用した定電圧回路はＦＤＤ用
のＬＳＩに適用することができる。

（４）ＦＤＤ用のＬＳＩに上記定電圧回路を適用し、電
源の異常検出時、待機時に定電圧回路を介し℃電源供給
動作を停止せしめることにより、上記ＬＳＩの消費電力
を低減する、という効果が得られる。

以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではな（、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。

例えば、負荷回路３は論理回路に限定されず、増幅器等
の各種の信号伝達手段であってよい。

以上の説明では、主として本発明者によってなされた発
明をその背景となりた利用分野であるＦＤＤ用ＩＣに適
用した場合について説明したが、それに限定されるもの
ではなく、例えばラジオカセット等の音響機器にも利用
することができる。

本発明は少なくとも、多機能を有し−の機能で動作中に
他の機能を停止する電子機器に広く利用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

すなわち、カレントミラー回路の基準側電流を電子機器
の異常検出、或いは待機状態検出によって得られる制御
信号によって制御し、出力側電流によって負荷回路に対
し電源供給および遮断を行うスイッチングトランジスタ
を駆動して、電源異常時或いは待機中における負荷回路
への電源供給を遮断するように構成したので、電源異常
時はもとより待機中において負荷回路の消費電力を低減
することができ、更に電子機器を保護する、という効果
を得ることができる。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す定電圧回路の回路図
、 第２図は本発明の第２実施例を示すＦＤＤ用ＬＳＩの要
部のダイアグラムをそれぞれ示すものである。 １・・・半導体基板“、２・・・定電圧回路、３・・・
負荷回路、４・・・インバータ、５・・・Ｃ−ＭＯ８論
理回路、６・・・Ｃ−ＭＯ８ＴＴＬ回路、２１・・・定
電圧回路が適用されたＰＳＭ、Ｖｃ・・・制御信号、■
ｉｎ・・・入力信号、Ｖｏｕｔ・・・出力信号。 代理人　弁理±　　７１１，１１．舅′−＼。

Claims (1)

1. 【特許請求の範囲】 １、制御信号により基準電流が制御される基準側トラン
   ジスタと、上記基準電流に対応した出力電流を得る上記
   基準側トランジスタとカレントミラー動作を行う出力側
   トランジスタと、上記出力電流の電流経路に設けられ、
   この出力電流にもとづき所望の電圧レベルのバイアス電
   圧を発生するバイアス回路と、上記バイアス電圧の発生
   時に動作状態になり、負荷回路に定電圧電源を供給する
   スイッチングトランジスタとで構成され、上記制御信号
   により上記負荷回路に対する上記定電圧電源の供給およ
   び遮断を制御することを特徴とする定電圧回路。 ２、上記負荷回路は、上記定電圧回路と上記負荷回路の
   出力信号により駆動されるＣ−ＭＯＳトランジスタから
   なる論理回路と一体に同一半導体基板に形成されている
   ことを特徴とする上記特許請求の範囲第１項記載の定電
   圧回路。