JPH0618048B2 - 磁気ヘツド駆動回路 - Google Patents
磁気ヘツド駆動回路Info
- Publication number
- JPH0618048B2 JPH0618048B2 JP60092489A JP9248985A JPH0618048B2 JP H0618048 B2 JPH0618048 B2 JP H0618048B2 JP 60092489 A JP60092489 A JP 60092489A JP 9248985 A JP9248985 A JP 9248985A JP H0618048 B2 JPH0618048 B2 JP H0618048B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic head
- transistor
- write signal
- drive circuit
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
- G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
Landscapes
- Digital Magnetic Recording (AREA)
Description
【発明の詳細な説明】 〔概要〕 磁気ヘッド捲線に書込み電流を供給するブリッジ形の磁
気ヘッド駆動回路，特にモノリシックICによって構成さ
れる磁気ヘッド駆動回路であって，磁気ヘッド捲線ある
いは引出し線の断線によって生ずるトランジスタの飽和
による破壊を防止するクランプ回路を設けることによっ
て，信頼性の向上を図ったもの。
気ヘッド駆動回路，特にモノリシックICによって構成さ
れる磁気ヘッド駆動回路であって，磁気ヘッド捲線ある
いは引出し線の断線によって生ずるトランジスタの飽和
による破壊を防止するクランプ回路を設けることによっ
て，信頼性の向上を図ったもの。
〔産業上の利用分野〕 本発明は，磁気ディスク装置等に備えられる磁気ヘッド
駆動回路に関するものである。
駆動回路に関するものである。
電子計算機の外部記憶装置として用いられる磁気ディス
ク装置等の磁気記憶装置においては，記録密度の増大・
書込み読取り速度の向上等を図るため，従来のバルク形
磁気ヘッドに代わって薄膜磁気ヘッドが用いられるなど
小型軽量化が進められ，磁気ヘッド捲線の引出し線にも
細線が用いられるようになった。
ク装置等の磁気記憶装置においては，記録密度の増大・
書込み読取り速度の向上等を図るため，従来のバルク形
磁気ヘッドに代わって薄膜磁気ヘッドが用いられるなど
小型軽量化が進められ，磁気ヘッド捲線の引出し線にも
細線が用いられるようになった。
一方，磁気ヘッド捲線に書込み電流を供給する磁気ヘッ
ド駆動回路も，コストダウン・小型化等を図るため，モ
ノリシックICによって構成されるよになった。
ド駆動回路も，コストダウン・小型化等を図るため，モ
ノリシックICによって構成されるよになった。
この際，特にモノリシックICによって構成された磁気ヘ
ッド駆動回路においては，引出し線を含む磁気ヘッド捲
線に断線が生じた場合に誤動作や破壊等が生じないよう
に構成されていなければならない。
ッド駆動回路においては，引出し線を含む磁気ヘッド捲
線に断線が生じた場合に誤動作や破壊等が生じないよう
に構成されていなければならない。
第３図は磁気ヘッド駆動回路の従来例の回路図であり， １は磁気ヘッド捲線， Q1・Q2は，それぞれ磁気ヘッド捲線１の端子Ａ・Ｂと負
電源Ｖeeとの間に設けられて，それぞれ正符号の書込み
信号(WD)・逆符号の書込み信号(*WD)によって駆動され
る第一のトランジスタ， Q3・Q4は，正電源Ｖccと負電源Ｖeeとの間に設けられ
て，それぞれ正符号の書込み信号(WD)・逆符号の書込み
信号(*WD)によって駆動される第二のトランジスタ， Q5・Q6は，それぞれ磁気ヘッド捲線の端子Ａ・Ｂと正電
源Ｖccとの間に設けられて，それぞれ第一のトランジス
タQ1・Q2が導通状態のとき遮断状態になる第三のトラン
ジスタ， R1・R2は，それぞれ第二のトランジスタQ3・Q4の負荷抵
抗， 21・22は定電流源である。
電源Ｖeeとの間に設けられて，それぞれ正符号の書込み
信号(WD)・逆符号の書込み信号(*WD)によって駆動され
る第一のトランジスタ， Q3・Q4は，正電源Ｖccと負電源Ｖeeとの間に設けられ
て，それぞれ正符号の書込み信号(WD)・逆符号の書込み
信号(*WD)によって駆動される第二のトランジスタ， Q5・Q6は，それぞれ磁気ヘッド捲線の端子Ａ・Ｂと正電
源Ｖccとの間に設けられて，それぞれ第一のトランジス
タQ1・Q2が導通状態のとき遮断状態になる第三のトラン
ジスタ， R1・R2は，それぞれ第二のトランジスタQ3・Q4の負荷抵
抗， 21・22は定電流源である。
正符号の書込み信号WDが“１”で逆符号の書込み信号*W
Dが“０”のとき，一方の第一のトランジスタQ1と一方
の第二のトランジスタQ3は導通状態になり，また他方の
第一のトランジスタQ2と他方の第二のトランジスタQ4は
遮断状態になる。
Dが“０”のとき，一方の第一のトランジスタQ1と一方
の第二のトランジスタQ3は導通状態になり，また他方の
第一のトランジスタQ2と他方の第二のトランジスタQ4は
遮断状態になる。
この状態のとき，定電流源21を流れる電流I1は一方の第
一のトランジスタQ1を流れ，定電流源22を流れる電流I2
は一方の第二のトランジスタQ3を流れる。
一のトランジスタQ1を流れ，定電流源22を流れる電流I2
は一方の第二のトランジスタQ3を流れる。
一方の第二のトランジスタQ3を流れる電流は負荷抵抗R1
を流れ，他方の第二のトランジスタQ4と負荷抵抗R2には
電流が流れないので，一方の第三のトランジスタQ5のベ
ース電位は他方の第三のトランジスタQ6のベース電位よ
り低くなって，一方の第三のトランジスタQ5は遮断状態
になり，他方の第三のトランジスタQ6は導通状態にな
る。
を流れ，他方の第二のトランジスタQ4と負荷抵抗R2には
電流が流れないので，一方の第三のトランジスタQ5のベ
ース電位は他方の第三のトランジスタQ6のベース電位よ
り低くなって，一方の第三のトランジスタQ5は遮断状態
になり，他方の第三のトランジスタQ6は導通状態にな
る。
その結果，定電流源21を流れる電流I1は，正電源Ｖccか
ら，他方の第三のトランジスタQ6・磁気ヘッド捲線１・
一方の第一のトランジスタQ1を経て負電源Ｖee側に流れ
る。
ら，他方の第三のトランジスタQ6・磁気ヘッド捲線１・
一方の第一のトランジスタQ1を経て負電源Ｖee側に流れ
る。
すなわち磁気ヘッド捲線１には端子Ｂから端子Ａ側に電
流が流れ，反対に，正符号の書込み信号WDが“０”で逆
符号の書込み信号*WDが“１”のときには，磁気ヘッド
捲線１には端子Ａから端子Ｂ側に電流が流れ，図示省略
の磁気ヘッドがそれぞれの方向に磁化されて情報の書込
みが行われる。
流が流れ，反対に，正符号の書込み信号WDが“０”で逆
符号の書込み信号*WDが“１”のときには，磁気ヘッド
捲線１には端子Ａから端子Ｂ側に電流が流れ，図示省略
の磁気ヘッドがそれぞれの方向に磁化されて情報の書込
みが行われる。
上記構成の磁気ヘッド駆動回路においては，磁気ヘッド
捲線１あるいはその引出し線に断線が生ずると，正符号
の書込み信号WDが“１”で逆符号の書込み信号*WDが
“０”のとき，一方の第一のトランジスタQ1を流れる電
流I1は一方の第三のトランジスタQ5を流れる。その結
果，Ａ点すなわち一方の第一のトランジスタQ1のコレク
タの電位が正常値より低下して，一方の第一のトランジ
スタQ1が飽和状態になる。
捲線１あるいはその引出し線に断線が生ずると，正符号
の書込み信号WDが“１”で逆符号の書込み信号*WDが
“０”のとき，一方の第一のトランジスタQ1を流れる電
流I1は一方の第三のトランジスタQ5を流れる。その結
果，Ａ点すなわち一方の第一のトランジスタQ1のコレク
タの電位が正常値より低下して，一方の第一のトランジ
スタQ1が飽和状態になる。
正符号の書込み信号WDが“０”で逆符号の書込み信号*W
Dが“１”のときには，同様にして他方の第一のトラン
ジスタQ2が飽和状態になり，モノリシックICに破壊ある
いはラッチ現象が発生するという問題点がある。
Dが“１”のときには，同様にして他方の第一のトラン
ジスタQ2が飽和状態になり，モノリシックICに破壊ある
いはラッチ現象が発生するという問題点がある。
すなわち本発明の目的は，磁気ヘッド捲線１あるいはそ
の引出し線が断線した際に破壊あるいはラッチ現象が生
ずることのない磁気ヘッド駆動回路を提供することにあ
る。
の引出し線が断線した際に破壊あるいはラッチ現象が生
ずることのない磁気ヘッド駆動回路を提供することにあ
る。
第１図は本発明の原理図であり，第３図と共通する符号
のほか， 31・32は，それぞれ正電源Ｖccと第三のトランジスタQ5
・Q6のベースとの間に設けられて，第一のトランジスタ
Q1・Q2の飽和を防止するクランプ回路である。
のほか， 31・32は，それぞれ正電源Ｖccと第三のトランジスタQ5
・Q6のベースとの間に設けられて，第一のトランジスタ
Q1・Q2の飽和を防止するクランプ回路である。
すなわち，磁気ヘッド捲線１あるいは引出し線に断線が
生じた時に発生する第一のトランジスタQ1・Q2のコレク
タの電位の低下を，それぞれクランプ回路31・32によっ
て一定値にクランプすることにより，第一のトランジス
タQ1・Q2の飽和を防止することができる。
生じた時に発生する第一のトランジスタQ1・Q2のコレク
タの電位の低下を，それぞれクランプ回路31・32によっ
て一定値にクランプすることにより，第一のトランジス
タQ1・Q2の飽和を防止することができる。
第２図は実施例の構成図であり，クランプ回路31(32)
は，正電源Ｖccと第三のトランジスタQ5(Q6)のベースと
の間に順方向に接続される第四のトランジスタQ7(Q8)と
分圧抵抗R3(R4)と同R5(R6)とによって構成されている。
は，正電源Ｖccと第三のトランジスタQ5(Q6)のベースと
の間に順方向に接続される第四のトランジスタQ7(Q8)と
分圧抵抗R3(R4)と同R5(R6)とによって構成されている。
たとえば，正符号の書込み信号WDが“１”で逆符号の書
込み信号*WDが“０”のときに磁気ヘッド捲線１の引出
し線が断線したとすると，定電流源21を流れる電流は一
方の第三のトランジスタQ5と一方の第一のトランジスタ
Q1を流れるが，一方の第三のトランジスタQ5および一方
の第四のトランジスタQ7のベース−エミッタ間の順方向
電圧を，それぞれVbe5およびVbe7とすると，Ａ点の電圧
は Ｖcc−(1＋R3/R5)Vbe7−Vbe5 の値にクランプされるので，一方の第一のトランジスタ
Q1の飽和を防止することができる。
込み信号*WDが“０”のときに磁気ヘッド捲線１の引出
し線が断線したとすると，定電流源21を流れる電流は一
方の第三のトランジスタQ5と一方の第一のトランジスタ
Q1を流れるが，一方の第三のトランジスタQ5および一方
の第四のトランジスタQ7のベース−エミッタ間の順方向
電圧を，それぞれVbe5およびVbe7とすると，Ａ点の電圧
は Ｖcc−(1＋R3/R5)Vbe7−Vbe5 の値にクランプされるので，一方の第一のトランジスタ
Q1の飽和を防止することができる。
以上説明したように，本発明によればモノリシックICに
よって構成された磁気ヘッド駆動回路において，磁気ヘ
ッド捲線あるいはその引出し線の断線による破壊あるい
はラッチ現象を防止し，磁気ヘッド駆動回路の信頼性を
向上することができる。
よって構成された磁気ヘッド駆動回路において，磁気ヘ
ッド捲線あるいはその引出し線の断線による破壊あるい
はラッチ現象を防止し，磁気ヘッド駆動回路の信頼性を
向上することができる。
第１図は本発明の原理図， 第２図は実施例の構成図， 第３図は従来例の回路図であり， 図中， １は磁気ヘッド捲線，21・22は定電流源， 31・32はクランプ防止回路， Q1・Q2は第一のトランジスタ， Q3・Q4は第二のトランジスタ， Q5・Q6は第三のトランジスタ， Q7・Q8は第四のトランジスタ， Ｖccは正電源，Ｖeeは負電源， WDは正の書込み信号，*WDは負の書込み信号である。
Claims (1)
- 【請求項１】磁気ヘッド捲線の二つの端子と負電源との
間に設けられそれぞれ正符号の書込み信号(WD)および逆
符号の書込み信号(*WD)によって駆動される第一のトラ
ンジスタ(Q1,Q2)と、 正電源と負電源との間に設けられそれぞれ正符号の書込
み信号(WD)および逆符号の書込み信号(*WD)によって駆
動される第二のトランジスタ(Q3,Q4)と、 それぞれ磁気ヘッド捲線の二つの端子と正電源との間に
設けられ第一のトランジスタ(Q1,Q2)がそれぞれ導通状
態のとき遮断状態になる第三のトランジスタ(Q5,Q6)と
を備え、 正符号の書込み信号(WD)と逆符号の書込み信号(*WD)と
によって磁気ヘッド捲線に対しそれぞれ正方向の書込み
電流と逆方向の書込み電流を供給する磁気ヘッド駆動回
路において、 それぞれ正電源と第三のトランジスタ(Q5,Q6)のベース
との間に順方向に接続される第四のトランジスタ(Q7,Q
8)と、該トランジスタのベース・エミッタ間およびベー
ス・コレクタ間に分圧抵抗を接続したクランプ回路(31,
32)を設けたことを特徴とする磁気ヘッド駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60092489A JPH0618048B2 (ja) | 1985-04-30 | 1985-04-30 | 磁気ヘツド駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60092489A JPH0618048B2 (ja) | 1985-04-30 | 1985-04-30 | 磁気ヘツド駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61250802A JPS61250802A (ja) | 1986-11-07 |
| JPH0618048B2 true JPH0618048B2 (ja) | 1994-03-09 |
Family
ID=14055709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60092489A Expired - Fee Related JPH0618048B2 (ja) | 1985-04-30 | 1985-04-30 | 磁気ヘツド駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618048B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59151308A (ja) * | 1983-02-17 | 1984-08-29 | Matsushita Electric Ind Co Ltd | コイルの駆動装置 |
| JPS59207414A (ja) * | 1983-05-11 | 1984-11-24 | Hitachi Ltd | 磁気記録媒体書込回路 |
-
1985
- 1985-04-30 JP JP60092489A patent/JPH0618048B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61250802A (ja) | 1986-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1065702A (en) | Storage cell and memory incorporating such cells | |
| US4631419A (en) | Transistor switch and driver circuit | |
| JPS59152511A (ja) | 磁気ヘツド回路 | |
| JPH0618048B2 (ja) | 磁気ヘツド駆動回路 | |
| US4792868A (en) | Recording/reproducing device with means for switching inductance of such device for use in a floppy disk apparatus | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| US3573763A (en) | Word driver for a magnetic memory | |
| US3458725A (en) | Semiconductor switch circuit | |
| JP3106612B2 (ja) | 半導体装置 | |
| US3129428A (en) | Safety circuit for transistor amplifier | |
| KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
| JPH0311809A (ja) | 差動増幅器 | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| JPS61269209A (ja) | 書込回路 | |
| JP3173130B2 (ja) | ハード・ディスク書き込み回路 | |
| JPS59178606A (ja) | 磁気記録装置の書き込み回路 | |
| KR0182968B1 (ko) | 하드디스크 드라이버의 플립플롭 버퍼회로 | |
| JPS633039Y2 (ja) | ||
| JPS60201505A (ja) | 半導体集積回路 | |
| JPH03216805A (ja) | 磁気記録再生装置の読み出し回路 | |
| JPS60258691A (ja) | 電動式磁気カ−ドリ−ダ | |
| JPH01175617A (ja) | メモリーカード | |
| JPH05266405A (ja) | 磁気ヘッドのライト駆動回路 | |
| JPH0697486B2 (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| JPS59151308A (ja) | コイルの駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |