JP3106612B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3106612B2 JP3106612B2 JP03287581A JP28758191A JP3106612B2 JP 3106612 B2 JP3106612 B2 JP 3106612B2 JP 03287581 A JP03287581 A JP 03287581A JP 28758191 A JP28758191 A JP 28758191A JP 3106612 B2 JP3106612 B2 JP 3106612B2
- Authority
- JP
- Japan
- Prior art keywords
- read amplifier
- magnetic head
- circuit
- amplifier
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関し、
例えば、リードアンプを含む磁気ヘッド駆動集積回路等
に利用して特に有効な技術に関するものである。
例えば、リードアンプを含む磁気ヘッド駆動集積回路等
に利用して特に有効な技術に関するものである。
【０００２】
【従来の技術】磁気ディスクを記憶媒体とする磁気ディ
スク装置がある。これらの磁気ディスク装置は、磁気ヘ
ッドに所定の書き込み電流を与えるライトアンプとその
読み出し信号を増幅するリードアンプとを含む磁気ヘッ
ド駆動集積回路を備える。
スク装置がある。これらの磁気ディスク装置は、磁気ヘ
ッドに所定の書き込み電流を与えるライトアンプとその
読み出し信号を増幅するリードアンプとを含む磁気ヘッ
ド駆動集積回路を備える。
【０００３】リードアンプを含む磁気ヘッド駆動集積回
路については、例えば、特開昭６０−２０１５０５号公
報等に記載されている。
路については、例えば、特開昭６０−２０１５０５号公
報等に記載されている。
【０００４】
【発明が解決しようとする課題】図３には、この発明に
先立って本願発明者等が開発したリードアンプＲＡの回
路図が示されている。同図において、リードアンプＲＡ
は、一対の差動トランジスタＴ３及びＴ４を含む。これ
らの差動トランジスタのベースには、対応する外部端子
を介して磁気ヘッドＭＨの非反転読み出し信号ＲＩＴ又
は反転読み出し信号ＲＩＢがそれぞれ供給され、そのコ
レクタは、一対のカスコードトランジスタＴ１又はＴ２
を介してリードアンプＲＡの反転出力端子ＲＯＢ又は非
反転出力端子ＲＯＴにそれぞれ結合される。反転出力端
子ＲＯＢ又は非反転出力端子ＲＯＴには、図示されない
メインアンプＭＡの非反転又は反転入力端子がそれぞれ
結合される。カスコードトランジスタＴ１及びＴ２は、
いわゆる容量カットトランジスタとして機能し、メイン
アンプＭＡの比較的大きな入力容量によって磁気ヘッド
ＭＨ側からみたリードアンプＲＡの入力容量が増大する
のを防止すべく作用する。これにより、リードアンプＲ
Ａの高周波特性が改善され、磁気ディスク装置のデータ
レートが高められるものとなる。
先立って本願発明者等が開発したリードアンプＲＡの回
路図が示されている。同図において、リードアンプＲＡ
は、一対の差動トランジスタＴ３及びＴ４を含む。これ
らの差動トランジスタのベースには、対応する外部端子
を介して磁気ヘッドＭＨの非反転読み出し信号ＲＩＴ又
は反転読み出し信号ＲＩＢがそれぞれ供給され、そのコ
レクタは、一対のカスコードトランジスタＴ１又はＴ２
を介してリードアンプＲＡの反転出力端子ＲＯＢ又は非
反転出力端子ＲＯＴにそれぞれ結合される。反転出力端
子ＲＯＢ又は非反転出力端子ＲＯＴには、図示されない
メインアンプＭＡの非反転又は反転入力端子がそれぞれ
結合される。カスコードトランジスタＴ１及びＴ２は、
いわゆる容量カットトランジスタとして機能し、メイン
アンプＭＡの比較的大きな入力容量によって磁気ヘッド
ＭＨ側からみたリードアンプＲＡの入力容量が増大する
のを防止すべく作用する。これにより、リードアンプＲ
Ａの高周波特性が改善され、磁気ディスク装置のデータ
レートが高められるものとなる。
【０００５】ところで、差動トランジスタＴ３及びＴ４
のベースは、前述のように、磁気ヘッド駆動集積回路の
外部端子を介して磁気ヘッドＭＨに結合されるため、比
較的大きなサージ電圧が印加される可能性がある。外部
端子に印加されるサージ電圧は、比較的大きな増幅率を
持つべく比較的大きなサイズで形成される入力トランジ
スタＴ３及びＴ４には影響を及ぼさず、これらの入力ト
ランジスタのコレクタ側に設けられ比較的小さなサイズ
で形成されるカスコードトランジスタＴ１及びＴ２の静
電破壊を招く。しかるに、図３のリードアンプＲＡで
は、カスコードトランジスタＴ１及びＴ２のエミッタと
入力トランジスタＴ３及びＴ４のコレクタとの間の配線
を引き回してその配線長を長くすることにより、カスコ
ードトランジスタＴ１及びＴ２の静電破壊を防止する方
法を採っている。
のベースは、前述のように、磁気ヘッド駆動集積回路の
外部端子を介して磁気ヘッドＭＨに結合されるため、比
較的大きなサージ電圧が印加される可能性がある。外部
端子に印加されるサージ電圧は、比較的大きな増幅率を
持つべく比較的大きなサイズで形成される入力トランジ
スタＴ３及びＴ４には影響を及ぼさず、これらの入力ト
ランジスタのコレクタ側に設けられ比較的小さなサイズ
で形成されるカスコードトランジスタＴ１及びＴ２の静
電破壊を招く。しかるに、図３のリードアンプＲＡで
は、カスコードトランジスタＴ１及びＴ２のエミッタと
入力トランジスタＴ３及びＴ４のコレクタとの間の配線
を引き回してその配線長を長くすることにより、カスコ
ードトランジスタＴ１及びＴ２の静電破壊を防止する方
法を採っている。
【０００６】しかしながら、図３のリードアンプＲＡで
は、カスコードトランジスタＴ１及びＴ２のエミッタと
入力トランジスタＴ３及びＴ４のコレクタとの間の配線
長が長くされることによって、逆に入力トランジスタＴ
３及びＴ４のコレクタ容量が大きくなり、磁気ヘッドＭ
ＨからみたリードアンプＲＡの入力容量が増大する。そ
の結果、リードアンプＲＡの高周波特性が劣化して、磁
気ディスク装置のデータレートの高速化が制限されると
いう問題が生じた。
は、カスコードトランジスタＴ１及びＴ２のエミッタと
入力トランジスタＴ３及びＴ４のコレクタとの間の配線
長が長くされることによって、逆に入力トランジスタＴ
３及びＴ４のコレクタ容量が大きくなり、磁気ヘッドＭ
ＨからみたリードアンプＲＡの入力容量が増大する。そ
の結果、リードアンプＲＡの高周波特性が劣化して、磁
気ディスク装置のデータレートの高速化が制限されると
いう問題が生じた。
【０００７】この発明の目的は、その入力容量を増大さ
せることなく、リードアンプ等に含まれるカスコードト
ランジスタの静電破壊を防止することにある。この発明
の他の目的は、その高周波特性及びデータレートを犠牲
にすることなく、リードアンプひいては磁気ディスク装
置等の信頼性を高めることにある。
せることなく、リードアンプ等に含まれるカスコードト
ランジスタの静電破壊を防止することにある。この発明
の他の目的は、その高周波特性及びデータレートを犠牲
にすることなく、リードアンプひいては磁気ディスク装
置等の信頼性を高めることにある。
【０００８】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。
【０００９】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、磁気ヘッド駆動集積回路のリ
ードアンプ等に含まれるカスコードトランジスタのエミ
ッタとそのベースあるいは回路の高電位側電源電圧との
間に、そのアノードがカスコードトランジスタのエミッ
タに結合されそのカソードがカスコードトランジスタの
ベースあるいは回路の高電位側電源電圧に結合される一
対のダイオードを設ける。
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、磁気ヘッド駆動集積回路のリ
ードアンプ等に含まれるカスコードトランジスタのエミ
ッタとそのベースあるいは回路の高電位側電源電圧との
間に、そのアノードがカスコードトランジスタのエミッ
タに結合されそのカソードがカスコードトランジスタの
ベースあるいは回路の高電位側電源電圧に結合される一
対のダイオードを設ける。
【００１０】
【作用】上記手段によれば、リードアンプの動作特性に
影響を与えることなく、磁気ヘッド駆動集積回路の外部
端子にサージ電圧が印加されることによってカスコード
トランジスタのエミッタに流れ込もうとする大電流を阻
止することができる。これにより、その入力容量の増大
を招くことなく、リードアンプ等に含まれるカスコード
トランジスタの静電破壊を防止できる。その結果、その
高周波特性及びデータレートを犠牲にすることなく、リ
ードアンプひいては磁気ディスク装置等の信頼性を高め
ることができる。
影響を与えることなく、磁気ヘッド駆動集積回路の外部
端子にサージ電圧が印加されることによってカスコード
トランジスタのエミッタに流れ込もうとする大電流を阻
止することができる。これにより、その入力容量の増大
を招くことなく、リードアンプ等に含まれるカスコード
トランジスタの静電破壊を防止できる。その結果、その
高周波特性及びデータレートを犠牲にすることなく、リ
ードアンプひいては磁気ディスク装置等の信頼性を高め
ることができる。
【００１１】
【実施例】図１には、この発明が適用されたリードアン
プＲＡの第１の実施例の回路図が示されている。同図を
もとに、この実施例のリードアンプＲＡの構成と動作の
概要ならびにその特徴について説明する。なお、リード
アンプＲＡは、磁気ディスク装置の磁気ヘッド駆動集積
回路に搭載される。磁気ヘッド駆動集積回路は、さらに
磁気ヘッドに所定の書き込み電流を与える図示されない
書き込み系回路を含む。図１の回路素子は、磁気ヘッド
駆動集積回路の図示されない他の回路素子とともに、単
結晶シリコンのような１個の半導体基板上に形成され
る。以下の回路図において、図示されるトランジスタ
（この明細書では、バイポーラトランジスタのことを単
にトランジスタと略称する）は、特に制限されないが、
すべてＮＰＮ型バイポーラトランジスタである。
プＲＡの第１の実施例の回路図が示されている。同図を
もとに、この実施例のリードアンプＲＡの構成と動作の
概要ならびにその特徴について説明する。なお、リード
アンプＲＡは、磁気ディスク装置の磁気ヘッド駆動集積
回路に搭載される。磁気ヘッド駆動集積回路は、さらに
磁気ヘッドに所定の書き込み電流を与える図示されない
書き込み系回路を含む。図１の回路素子は、磁気ヘッド
駆動集積回路の図示されない他の回路素子とともに、単
結晶シリコンのような１個の半導体基板上に形成され
る。以下の回路図において、図示されるトランジスタ
（この明細書では、バイポーラトランジスタのことを単
にトランジスタと略称する）は、特に制限されないが、
すべてＮＰＮ型バイポーラトランジスタである。
【００１２】図１において、この実施例のリードアンプ
ＲＡは、一対の差動トランジスタＴ３及びＴ４を含む。
これらの差動トランジスタのベースには、磁気ヘッド駆
動集積回路の対応する外部端子を介して磁気ヘッドＭＨ
の非反転読み出し信号ＲＩＴ又は反転読み出し信号ＲＩ
Ｂがそれぞれ供給され、その共通結合されたエミッタ
は、定電流源Ｓ１を介して回路の低電位側電源電圧ＶＥ
Ｅに結合される。差動トランジスタＴ３及びＴ４のコレ
クタは、対応するカスコードトランジスタＴ１又はＴ２
を介してリードアンプＲＡの反転出力端子ＲＯＢ又は非
反転出力端子ＲＯＴにそれぞれ結合され、さらに対応す
る負荷抵抗Ｒ１又はＲ２を介して回路の高電位側電源電
圧ＶＣＣに結合される。なお、回路の高電位側電源電圧
ＶＣＣは、特に制限されないが、＋５Ｖのような正の電
源電圧とされ、回路の低電位側電源電圧ＶＥＥは−５．
２Ｖのような負の電源電圧とされる。
ＲＡは、一対の差動トランジスタＴ３及びＴ４を含む。
これらの差動トランジスタのベースには、磁気ヘッド駆
動集積回路の対応する外部端子を介して磁気ヘッドＭＨ
の非反転読み出し信号ＲＩＴ又は反転読み出し信号ＲＩ
Ｂがそれぞれ供給され、その共通結合されたエミッタ
は、定電流源Ｓ１を介して回路の低電位側電源電圧ＶＥ
Ｅに結合される。差動トランジスタＴ３及びＴ４のコレ
クタは、対応するカスコードトランジスタＴ１又はＴ２
を介してリードアンプＲＡの反転出力端子ＲＯＢ又は非
反転出力端子ＲＯＴにそれぞれ結合され、さらに対応す
る負荷抵抗Ｒ１又はＲ２を介して回路の高電位側電源電
圧ＶＣＣに結合される。なお、回路の高電位側電源電圧
ＶＣＣは、特に制限されないが、＋５Ｖのような正の電
源電圧とされ、回路の低電位側電源電圧ＶＥＥは−５．
２Ｖのような負の電源電圧とされる。
【００１３】リードアンプＲＡの非反転出力端子ＲＯＴ
及び反転出力端子ＲＯＢには、磁気ヘッド駆動集積回路
の図示されないメインアンプＭＡが結合される。また、
カスコードトランジスタＴ１及びＴ２のベースは、回路
の接地電位に結合される。これにより、差動トランジス
タＴ３及びＴ４は、差動増幅回路を構成し、磁気ヘッド
ＭＨから出力される非反転読み出し信号ＲＩＴ及び反転
読み出し信号ＲＩＢを増幅して、リードアンプＲＡの非
反転出力端子ＲＯＴ及び反転出力端子ＲＯＢに出力す
る。また、カスコードトランジスタＴ１及びＴ２は、い
わゆる容量カットトランジスタとして機能し、メインア
ンプＭＡの比較的大きな入力容量によってリードアンプ
ＲＡの入力容量が増大するのを防止すべく作用する。そ
の結果、リードアンプＲＡの高周波特性が改善され、磁
気ディスク装置のデータレートが高速化されるものとな
る。
及び反転出力端子ＲＯＢには、磁気ヘッド駆動集積回路
の図示されないメインアンプＭＡが結合される。また、
カスコードトランジスタＴ１及びＴ２のベースは、回路
の接地電位に結合される。これにより、差動トランジス
タＴ３及びＴ４は、差動増幅回路を構成し、磁気ヘッド
ＭＨから出力される非反転読み出し信号ＲＩＴ及び反転
読み出し信号ＲＩＢを増幅して、リードアンプＲＡの非
反転出力端子ＲＯＴ及び反転出力端子ＲＯＢに出力す
る。また、カスコードトランジスタＴ１及びＴ２は、い
わゆる容量カットトランジスタとして機能し、メインア
ンプＭＡの比較的大きな入力容量によってリードアンプ
ＲＡの入力容量が増大するのを防止すべく作用する。そ
の結果、リードアンプＲＡの高周波特性が改善され、磁
気ディスク装置のデータレートが高速化されるものとな
る。
【００１４】この実施例において、リードアンプＲＡ
は、さらに、そのアノードがカスコードトランジスタＴ
１及びＴ２のエミッタにそれぞれ結合されそのカソード
がこれらのトランジスタのベースにそれぞれ結合される
一対のダイオードＤ１及びＤ２を含む。前述のように、
入力トランジスタＴ３及びＴ４のベースは磁気ヘッド駆
動集積回路の対応する外部端子を介して磁気ヘッドＭＨ
に結合され、比較的大きなサージ電圧が印加される可能
性がある。これらの外部端子に印加された正のサージ電
圧は、入力トランジスタＴ３及びＴ４のベース・コレク
タ容量を介してカスコードトランジスタＴ１及びＴ２の
エミッタに伝達される。このとき、ダイオードＤ１及び
Ｄ２はオン状態となり、サージ電圧にともなう大電流が
カスコードトランジスタＴ１及びＴ２のエミッタに流れ
込むのを阻止する。その結果、カスコードトランジスタ
Ｔ１及びＴ２の静電破壊を防止し、リードアンプＲＡひ
いては磁気ディスク装置の信頼性を高めることができる
ものとなる。
は、さらに、そのアノードがカスコードトランジスタＴ
１及びＴ２のエミッタにそれぞれ結合されそのカソード
がこれらのトランジスタのベースにそれぞれ結合される
一対のダイオードＤ１及びＤ２を含む。前述のように、
入力トランジスタＴ３及びＴ４のベースは磁気ヘッド駆
動集積回路の対応する外部端子を介して磁気ヘッドＭＨ
に結合され、比較的大きなサージ電圧が印加される可能
性がある。これらの外部端子に印加された正のサージ電
圧は、入力トランジスタＴ３及びＴ４のベース・コレク
タ容量を介してカスコードトランジスタＴ１及びＴ２の
エミッタに伝達される。このとき、ダイオードＤ１及び
Ｄ２はオン状態となり、サージ電圧にともなう大電流が
カスコードトランジスタＴ１及びＴ２のエミッタに流れ
込むのを阻止する。その結果、カスコードトランジスタ
Ｔ１及びＴ２の静電破壊を防止し、リードアンプＲＡひ
いては磁気ディスク装置の信頼性を高めることができる
ものとなる。
【００１５】なお、磁気ヘッド駆動集積回路の外部端子
にサージ電圧が印加されない通常の状態において、ダイ
オードＤ１及びＤ２は逆バイアス状態とされ、オフ状態
とされる。このため、これらのダイオードが設けられる
ことよりリードアンプＲＡの動作特性が影響を受けるこ
とはなく、カスコードトランジスタＴ１及びＴ２による
入力容量の削減効果も失われることはない。
にサージ電圧が印加されない通常の状態において、ダイ
オードＤ１及びＤ２は逆バイアス状態とされ、オフ状態
とされる。このため、これらのダイオードが設けられる
ことよりリードアンプＲＡの動作特性が影響を受けるこ
とはなく、カスコードトランジスタＴ１及びＴ２による
入力容量の削減効果も失われることはない。
【００１６】図２には、この発明が適用されたリードア
ンプＲＡの第２の実施例の回路図が示されている。な
お、このリードアンプＲＡは、前記図１の実施例を基本
的に踏襲するものであるため、これと異なる部分につい
てのみ説明を追加する。
ンプＲＡの第２の実施例の回路図が示されている。な
お、このリードアンプＲＡは、前記図１の実施例を基本
的に踏襲するものであるため、これと異なる部分につい
てのみ説明を追加する。
【００１７】図２において、この実施例のリードアンプ
ＲＡは、カスコードトランジスタＴ１及びＴ２のエミッ
タと回路の高電位側電源電圧ＶＣＣとの間に設けられる
一対のダイオードＤ３及びＤ４を含む。これらのダイオ
ードは、磁気ヘッド駆動集積回路の外部端子から入力ト
ランジスタＴ３及びＴ４のベース・コレクタ容量を介し
てカスコードトランジスタＴ１及びＴ２のエミッタに伝
達されるサージ電圧のレベルが高電位側電源電圧ＶＣＣ
の電位すなわち＋５Ｖを超えるとき、選択的にオン状態
となり、これらのサージ電圧によってカスコードトラン
ジスタＴ１及びＴ２のエミッタに流れ込もうとする大電
流を阻止する。その結果、この実施例のリードアンプＲ
Ａでも、前記図１の実施例と同様な効果を得ることがで
き、その高周波特性やデータレートを犠牲にすることな
く、リードアンプひいては磁気ディスク装置の信頼性を
高めることができるものとなる。
ＲＡは、カスコードトランジスタＴ１及びＴ２のエミッ
タと回路の高電位側電源電圧ＶＣＣとの間に設けられる
一対のダイオードＤ３及びＤ４を含む。これらのダイオ
ードは、磁気ヘッド駆動集積回路の外部端子から入力ト
ランジスタＴ３及びＴ４のベース・コレクタ容量を介し
てカスコードトランジスタＴ１及びＴ２のエミッタに伝
達されるサージ電圧のレベルが高電位側電源電圧ＶＣＣ
の電位すなわち＋５Ｖを超えるとき、選択的にオン状態
となり、これらのサージ電圧によってカスコードトラン
ジスタＴ１及びＴ２のエミッタに流れ込もうとする大電
流を阻止する。その結果、この実施例のリードアンプＲ
Ａでも、前記図１の実施例と同様な効果を得ることがで
き、その高周波特性やデータレートを犠牲にすることな
く、リードアンプひいては磁気ディスク装置の信頼性を
高めることができるものとなる。
【００１８】以上の二つの実施例に示されるように、こ
の発明をリードアンプを含む磁気ヘッド駆動集積回路等
の半導体装置に適用することで、次のような作用効果を
得ることができる。すなわち、 （１）磁気ヘッド駆動集積回路のリードアンプ等に含ま
れるカスコードトランジスタのエミッタとそのベースあ
るいは回路の高電位側電源電圧との間に、そのアノード
がカスコードトランジスタのエミッタに結合されそのカ
ソードがカスコードトランジスタのベースあるいは回路
の高電位側電源電圧に結合される一対のダイオードを設
けることで、磁気ヘッド駆動集積回路の対応する外部端
子にサージ電圧が印加されることによってカスコードト
ランジスタのエミッタに流れ込もうとする大電流を阻止
できるという効果が得られる。 （２）上記（１）項により、その入力容量の増大を招く
ことなく、リードアンプに含まれるカスコードトランジ
スタの静電破壊を防止することができるという効果が得
られる。 （３）上記（１）項及び（２）項により、その高周波特
性及びデータレートを犠牲にすることなく、リードアン
プひいては磁気ディスク装置等の信頼性を高めることが
できるという効果が得られる。
の発明をリードアンプを含む磁気ヘッド駆動集積回路等
の半導体装置に適用することで、次のような作用効果を
得ることができる。すなわち、 （１）磁気ヘッド駆動集積回路のリードアンプ等に含ま
れるカスコードトランジスタのエミッタとそのベースあ
るいは回路の高電位側電源電圧との間に、そのアノード
がカスコードトランジスタのエミッタに結合されそのカ
ソードがカスコードトランジスタのベースあるいは回路
の高電位側電源電圧に結合される一対のダイオードを設
けることで、磁気ヘッド駆動集積回路の対応する外部端
子にサージ電圧が印加されることによってカスコードト
ランジスタのエミッタに流れ込もうとする大電流を阻止
できるという効果が得られる。 （２）上記（１）項により、その入力容量の増大を招く
ことなく、リードアンプに含まれるカスコードトランジ
スタの静電破壊を防止することができるという効果が得
られる。 （３）上記（１）項及び（２）項により、その高周波特
性及びデータレートを犠牲にすることなく、リードアン
プひいては磁気ディスク装置等の信頼性を高めることが
できるという効果が得られる。
【００１９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１及び図２において、リードアンプＲＡは、非反
転読み出し信号ＲＩＴ又は反転読み出し信号ＲＩＢのみ
を受けるものであってもよいし、差動増幅回路を基本構
成とする必要もない。リードアンプＲＡの具体的な回路
構成は、これらの実施例による制約を受けないし、電源
電圧の極性及び絶対値ならびにトランジスタの導電型等
は、種々の実施形態を採りうる。
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１及び図２において、リードアンプＲＡは、非反
転読み出し信号ＲＩＴ又は反転読み出し信号ＲＩＢのみ
を受けるものであってもよいし、差動増幅回路を基本構
成とする必要もない。リードアンプＲＡの具体的な回路
構成は、これらの実施例による制約を受けないし、電源
電圧の極性及び絶対値ならびにトランジスタの導電型等
は、種々の実施形態を採りうる。
【００２０】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるリー
ドアンプを含む磁気ヘッド駆動集積回路に適用した場合
について説明したが、それに限定されるものではなく、
例えば、リードアンプとして単体で形成されるものや同
様なリードアンプを含む各種の集積回路装置等にも適用
できる。この発明は、少なくともカスコードトランジス
タを含む半導体装置ならびにこのような半導体装置を含
むシステムに広く適用できる。
てなされた発明をその背景となった利用分野であるリー
ドアンプを含む磁気ヘッド駆動集積回路に適用した場合
について説明したが、それに限定されるものではなく、
例えば、リードアンプとして単体で形成されるものや同
様なリードアンプを含む各種の集積回路装置等にも適用
できる。この発明は、少なくともカスコードトランジス
タを含む半導体装置ならびにこのような半導体装置を含
むシステムに広く適用できる。
【００２１】
【発明の効果】本願によって開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。すなわち、磁気ヘッド駆動集積回路のリ
ードアンプ等に含まれるカスコードトランジスタのエミ
ッタとそのベースあるいは回路の高電位側電源電圧との
間に、そのアノードがカスコードトランジスタのエミッ
タに結合されそのカソードがカスコードトランジスタの
ベースあるいは回路の高電位側電源電圧に結合される一
対のダイオードを設けることで、磁気ヘッド駆動集積回
路等の対応する外部端子にサージ電圧が印加されること
によってカスコードトランジスタのエミッタに流れ込も
うとする大電流を阻止することができる。これにより、
その入力容量の増大を招くことなく、リードアンプ等に
含まれるカスコードトランジスタの静電破壊を防止でき
る。その結果、その高周波特性及びデータレートを犠牲
にすることなく、リードアンプひいては磁気ディスク装
置等の信頼性を高めることができる。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。すなわち、磁気ヘッド駆動集積回路のリ
ードアンプ等に含まれるカスコードトランジスタのエミ
ッタとそのベースあるいは回路の高電位側電源電圧との
間に、そのアノードがカスコードトランジスタのエミッ
タに結合されそのカソードがカスコードトランジスタの
ベースあるいは回路の高電位側電源電圧に結合される一
対のダイオードを設けることで、磁気ヘッド駆動集積回
路等の対応する外部端子にサージ電圧が印加されること
によってカスコードトランジスタのエミッタに流れ込も
うとする大電流を阻止することができる。これにより、
その入力容量の増大を招くことなく、リードアンプ等に
含まれるカスコードトランジスタの静電破壊を防止でき
る。その結果、その高周波特性及びデータレートを犠牲
にすることなく、リードアンプひいては磁気ディスク装
置等の信頼性を高めることができる。
【図１】この発明が適用されたリードアンプの第１の実
施例を示す回路図である。
施例を示す回路図である。
【図２】この発明が適用されたリードアンプの第２の実
施例を示す回路図である。
施例を示す回路図である。
【図３】この発明に先立って本願発明者等が開発したリ
ードアンプの回路図である。
ードアンプの回路図である。
ＲＡ・・・リードアンプ、ＭＨ・・・磁気ヘッド、ＭＡ
・・・メインアンプ。Ｔ１〜Ｔ４・・・ＮＰＮ型バイポ
ーラトランジスタ、Ｄ１〜Ｄ４・・・ダイオード、Ｒ１
〜Ｒ２・・・抵抗、Ｓ１・・・定電流源。
・・・メインアンプ。Ｔ１〜Ｔ４・・・ＮＰＮ型バイポ
ーラトランジスタ、Ｄ１〜Ｄ４・・・ダイオード、Ｒ１
〜Ｒ２・・・抵抗、Ｓ１・・・定電流源。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 1/52 H03F 1/22 H03F 3/45 G11B 5/09 321
Claims (3)
- 【請求項１】 そのベースに所定の入力信号を受ける入
力トランジスタと、上記入力トランジスタのコレクタと
回路の出力端子との間に設けられるカスコードトランジ
スタと、そのアノードが上記カスコードトランジスタの
エミッタに結合されそのカソードが上記カスコードトラ
ンジスタのベースあるいは回路の高電位側電源電圧に結
合されるダイオードとを含む増幅回路を具備することを
特徴とする半導体装置。 - 【請求項２】 上記入力信号は、非反転及び反転入力信
号からなるものであて、上記増幅回路は、上記非反転及
び反転入力信号に対応して設けられる一対の上記入力ト
ランジスタ及びカスコードトランジスタならびにダイオ
ードを含むものであることを特徴とする請求項１の半導
体装置。 - 【請求項３】 上記半導体装置は、磁気ディスク装置の
磁気ヘッド駆動集積回路であって、上記増幅回路は、上
記磁気ヘッド駆動集積回路に含まれるリードアンプであ
ることを特徴とする請求項１又は請求項２の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03287581A JP3106612B2 (ja) | 1991-11-01 | 1991-11-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03287581A JP3106612B2 (ja) | 1991-11-01 | 1991-11-01 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129853A JPH05129853A (ja) | 1993-05-25 |
| JP3106612B2 true JP3106612B2 (ja) | 2000-11-06 |
Family
ID=17719166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03287581A Expired - Fee Related JP3106612B2 (ja) | 1991-11-01 | 1991-11-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106612B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3344925B2 (ja) | 1997-05-26 | 2002-11-18 | 富士通株式会社 | 再生装置、及び、記憶装置 |
-
1991
- 1991-11-01 JP JP03287581A patent/JP3106612B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129853A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3701032A (en) | Electronic signal amplifier | |
| US5257146A (en) | Magnetic head swing clamp and cross-talk eliminator for read/write preamplifier | |
| US5781046A (en) | Push-and-pull driver circuit for driving an H-bridge coupled to a two-terminal inductive load | |
| US4631419A (en) | Transistor switch and driver circuit | |
| JPS61214807A (ja) | 増幅回路 | |
| US6490301B1 (en) | Laser drive device | |
| US4827223A (en) | Buffer amplifier | |
| US10862437B2 (en) | Amplification device | |
| JP3106612B2 (ja) | 半導体装置 | |
| JP3036221B2 (ja) | 半導体集積回路 | |
| US20080129380A1 (en) | Constant Current Darlington Circuits for High Power | |
| JP3516178B2 (ja) | プリアンプ回路装置 | |
| US4477846A (en) | Sensitive amplifier having a high voltage switch | |
| JP2001284969A (ja) | 電力増幅器 | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| US4675559A (en) | Differential circuit having a high voltage switch | |
| JP3089761B2 (ja) | 差動増幅回路 | |
| JP3438959B2 (ja) | 増幅器の地絡保護回路 | |
| JPH05152874A (ja) | 増幅回路 | |
| JP2998334B2 (ja) | Ｅｃｌ型半導体集積回路装置 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3036925B2 (ja) | 差動増幅回路 | |
| JP3505325B2 (ja) | Ｂｔｌ増幅回路 | |
| JP3470835B2 (ja) | 演算増幅器 | |
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070908 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |