JPH0311809A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH0311809A JPH0311809A JP1147031A JP14703189A JPH0311809A JP H0311809 A JPH0311809 A JP H0311809A JP 1147031 A JP1147031 A JP 1147031A JP 14703189 A JP14703189 A JP 14703189A JP H0311809 A JPH0311809 A JP H0311809A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- diodes
- nvf
- input
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001681 protective effect Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000001939 inductive effect Effects 0.000 abstract 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
磁気記録装置の書込み／読取りヘッドなどに用いられる
保護回路付き差動増幅器に関し、雑音特性および入力容
量特性を悪化させることがない保護回路を提供すること
を目的とし、２つのトランジスタのそれぞれのベースが
差動入力端子となっており、それぞれのエミッタが共通
に定電流源に接続された１組の差動増幅回路と、前記２
つの入力端子を出力端子とし、これらの出力端子に交互
に電流を流す電流切換器を備え、これらの差動増幅回路
と電流切換器はどちらか一方が選択されて動作する差動
増幅器において、前記２つの入出力端子と定電圧源との
間に複数個の保護用ダイオードを直列に、入出力端子側
をアノード、定電圧源側をカソードとして接続した構成
とする。
保護回路付き差動増幅器に関し、雑音特性および入力容
量特性を悪化させることがない保護回路を提供すること
を目的とし、２つのトランジスタのそれぞれのベースが
差動入力端子となっており、それぞれのエミッタが共通
に定電流源に接続された１組の差動増幅回路と、前記２
つの入力端子を出力端子とし、これらの出力端子に交互
に電流を流す電流切換器を備え、これらの差動増幅回路
と電流切換器はどちらか一方が選択されて動作する差動
増幅器において、前記２つの入出力端子と定電圧源との
間に複数個の保護用ダイオードを直列に、入出力端子側
をアノード、定電圧源側をカソードとして接続した構成
とする。
本発明は、磁気記録装置の書込み／読取りヘッドなどに
用いられる保護回路付き差動増幅器に関する。
用いられる保護回路付き差動増幅器に関する。
磁気ディスクなどの磁気記録装置では書込み／続出しに
３端子型フエライトヘツドが利用され、これに電流切換
器と差動増幅回路が接続する。記録を行なう際は該電流
切換器が書込み回路として動作し、その出力端子がヘッ
ドに電流を流す。記録再生時には該差動増幅回路が読出
し回路として動作し、ヘッドからの読出し信号を増幅す
る。同じヘッドに２つの回路、差動増幅回路と電流切換
器が接続されているが、動作するのはどちらか一方であ
る。
３端子型フエライトヘツドが利用され、これに電流切換
器と差動増幅回路が接続する。記録を行なう際は該電流
切換器が書込み回路として動作し、その出力端子がヘッ
ドに電流を流す。記録再生時には該差動増幅回路が読出
し回路として動作し、ヘッドからの読出し信号を増幅す
る。同じヘッドに２つの回路、差動増幅回路と電流切換
器が接続されているが、動作するのはどちらか一方であ
る。
近年磁気記録装置はきわめて高密度、大容量記憶の能力
が要求されているため続出し増幅回路には、低雑音特性
、低入力容量特性が強く必要とされている。
が要求されているため続出し増幅回路には、低雑音特性
、低入力容量特性が強く必要とされている。
磁気記録装置では、書き込み時にはヘッドに電流が流さ
れ、電流切換回路によって、ヘッドに流れる電流の向き
が切り換えられる。このときヘッド側に誘起する起電力
から差動増幅器である読み出し回路を保護するために、
ダイオードが使用されている。このダイオードの接続方
法は従来２例があり、それを第３図（ａ） （ｂ）に示
す。第３図でＬｌ＋Ｌ、は３端子型フエライトヘンドの
インダクタンスで、Ｑ：＋、Ｑｎ、Ｉｗは電流切換器を
構成するトランジスタと定電流源である。書込み信号に
よりトランジスタＱ、がオン、Ｑ４がオフになると電流
１１．ｌがインダクタンスＬ１に流れ、また書込み電流
によりトランジスタＱ４がオン、Ｑ、がオフになると電
流１ｗはインダクタンスＬ２に流れ、これらにより図示
しない磁気記録媒体にデータＩＯが書込まれる。
れ、電流切換回路によって、ヘッドに流れる電流の向き
が切り換えられる。このときヘッド側に誘起する起電力
から差動増幅器である読み出し回路を保護するために、
ダイオードが使用されている。このダイオードの接続方
法は従来２例があり、それを第３図（ａ） （ｂ）に示
す。第３図でＬｌ＋Ｌ、は３端子型フエライトヘンドの
インダクタンスで、Ｑ：＋、Ｑｎ、Ｉｗは電流切換器を
構成するトランジスタと定電流源である。書込み信号に
よりトランジスタＱ、がオン、Ｑ４がオフになると電流
１１．ｌがインダクタンスＬ１に流れ、また書込み電流
によりトランジスタＱ４がオン、Ｑ、がオフになると電
流１ｗはインダクタンスＬ２に流れ、これらにより図示
しない磁気記録媒体にデータＩＯが書込まれる。
読出し時は、トランジスタＱ ｌ ＋ Ｑ Ｚ 、負荷
抵抗ＲＩ＋ Ｒ！ 、定電流源Ｉ、で構成される差動増
幅回路が動作する。なおこ＼では定電流源とその電流に
は同じ符号を使用する。また１１、１．とも図示しない
制御信号によりオン／オフ（活性／非活性）される。磁
気記録媒体に記録されているデータ１．０によりインダ
クタンスＬ１、Ｌ２に、図で右端を正または左端を正に
して誘導電圧が発生すると、トランジスタＱ、がより多
くの電流を流しまたはトランジスタＱ１がより多くの電
流を流し、出力端０ＬＪＴ１．０ＵＴｔには一方を正ま
たは他方を正とする出力電圧が発生し、これが磁気記録
媒体に書込まれているデータ１．Ｏの続出し出力になる
。
抵抗ＲＩ＋ Ｒ！ 、定電流源Ｉ、で構成される差動増
幅回路が動作する。なおこ＼では定電流源とその電流に
は同じ符号を使用する。また１１、１．とも図示しない
制御信号によりオン／オフ（活性／非活性）される。磁
気記録媒体に記録されているデータ１．０によりインダ
クタンスＬ１、Ｌ２に、図で右端を正または左端を正に
して誘導電圧が発生すると、トランジスタＱ、がより多
くの電流を流しまたはトランジスタＱ１がより多くの電
流を流し、出力端０ＬＪＴ１．０ＵＴｔには一方を正ま
たは他方を正とする出力電圧が発生し、これが磁気記録
媒体に書込まれているデータ１．Ｏの続出し出力になる
。
書込み時、インダクタンスＬｉ、Ｌ、に流れる電流が切
換わるとき、インダクタンスにスパイク状の電圧Ｖ１、
Ｖ、が誘起する。Ｗ１、Ｗ、はインダクタンスＬ１、Ｌ
、に流れる書込み電流であり、Ｖｌ＋Ｖ２はインダクタ
ンスＬ１、Ｌ１、に誘起する電圧であるこの電圧Ｖ１、
Ｖ、はトランジスタＱ１、Ｑ、のベース・エミッタ接合
に加わり、これをブレークダウンさせる恐れがある。第
３図（ａ）のダイオードＤ１、Ｄ！および同時Ｃｂ）の
ツェナーダイオードＤｆｆ＋Ｄ４は、このベース・エミ
ッタ接合のブレークダウンを防止するものである。即ち
（ａ）ではトランジスタＱ１、Ｑ、のベース・エミッタ
接合つまりダイオードに、ダイオードＤ１、Ｄ、が直列
に付加されたことになり、端子Ｔ、が正、端子Ｔ２が負
として前記誘導電圧ｖ１、Ｖ、が加わったとき、Ｑ１、
Ｄ。
換わるとき、インダクタンスにスパイク状の電圧Ｖ１、
Ｖ、が誘起する。Ｗ１、Ｗ、はインダクタンスＬ１、Ｌ
、に流れる書込み電流であり、Ｖｌ＋Ｖ２はインダクタ
ンスＬ１、Ｌ１、に誘起する電圧であるこの電圧Ｖ１、
Ｖ、はトランジスタＱ１、Ｑ、のベース・エミッタ接合
に加わり、これをブレークダウンさせる恐れがある。第
３図（ａ）のダイオードＤ１、Ｄ！および同時Ｃｂ）の
ツェナーダイオードＤｆｆ＋Ｄ４は、このベース・エミ
ッタ接合のブレークダウンを防止するものである。即ち
（ａ）ではトランジスタＱ１、Ｑ、のベース・エミッタ
接合つまりダイオードに、ダイオードＤ１、Ｄ、が直列
に付加されたことになり、端子Ｔ、が正、端子Ｔ２が負
として前記誘導電圧ｖ１、Ｖ、が加わったとき、Ｑ１、
Ｄ。
は順バイアス、Ｑｚ、Ｄｚ は逆バイアスとなり、２個
直列のダイオードＱｚ、Ｄｚが該電圧を受けることにな
り、Ｑｚ１個の場合より耐圧が向上する（約２倍になる
）。端子Ｔｔが正、端子ＴＩが負として前記誘導電圧が
加わったときも同様で、この場合は２個直列のダイオー
ドＱ１．ＤＩがこれを受け、やはり耐圧が向上する。
直列のダイオードＱｚ、Ｄｚが該電圧を受けることにな
り、Ｑｚ１個の場合より耐圧が向上する（約２倍になる
）。端子Ｔｔが正、端子ＴＩが負として前記誘導電圧が
加わったときも同様で、この場合は２個直列のダイオー
ドＱ１．ＤＩがこれを受け、やはり耐圧が向上する。
第３図（ハ）では逆直列接続のダイオードＤ３．Ｄ４が
、端子Ｔ１、Ｔ２に上記誘導電圧を受けるときＱｌＩＱ
、より早くブレークダウンすることにより、トランジス
タＱ１、Ｑ、のベース・エミッタ接合のブレークダウン
を防止する。
、端子Ｔ１、Ｔ２に上記誘導電圧を受けるときＱｌＩＱ
、より早くブレークダウンすることにより、トランジス
タＱ１、Ｑ、のベース・エミッタ接合のブレークダウン
を防止する。
〔発明が解決しようとする課題］
しかし第３図（ａ）（ｂ）の回路は、雑音特性または人
力容量特性のどちらかを悪化させている。即ち（ａ）で
は読取り回路の差動増幅器にダイオードＤ ｔ 、 Ｄ
ｚが挿入されているので、これらのダイオードの熱雑
音が読取り出力に混入しく雑音がｐ傍位になる）、Ｓ／
Ｎを悪化させる。また（ｂ）ではダイオードＤ、。
力容量特性のどちらかを悪化させている。即ち（ａ）で
は読取り回路の差動増幅器にダイオードＤ ｔ 、 Ｄ
ｚが挿入されているので、これらのダイオードの熱雑
音が読取り出力に混入しく雑音がｐ傍位になる）、Ｓ／
Ｎを悪化させる。また（ｂ）ではダイオードＤ、。
Ｄ４の接合容量が端子Ｔ１、Ｔ２間に現われ、入力容量
を大にする。
を大にする。
本発明はか〜る点を改善し、雑音特性および人力容量特
性を悪化させることがない保護回路を提供することを目
的とするものである。
性を悪化させることがない保護回路を提供することを目
的とするものである。
第１図に示すように本発明では、差動増幅回路１０の入
力端子ともまた電流切換器１２の出力端子ともなる端子
Ｔ ９． Ｔ ！と定電圧源Ｅ、（これはグランドでも
よい）との間に複数個のダイオードＤ、〜Ｄ 、Ｒ，Ｄ
１、〜Ｄｅｎを直列に、アノードを端子Ｔ１側にカソー
ドを定電圧源側にして接続する。
力端子ともまた電流切換器１２の出力端子ともなる端子
Ｔ ９． Ｔ ！と定電圧源Ｅ、（これはグランドでも
よい）との間に複数個のダイオードＤ、〜Ｄ 、Ｒ，Ｄ
１、〜Ｄｅｎを直列に、アノードを端子Ｔ１側にカソー
ドを定電圧源側にして接続する。
１４はインダクタンスで、例えば磁気ディスクの書込み
／読取りヘッドのインダクタンスであり、Ｅ、はその書
込み電流を流す電源である。
／読取りヘッドのインダクタンスであり、Ｅ、はその書
込み電流を流す電源である。
この構成では端子Ｔ１側が正の誘導電圧が加わると、ダ
イオードＤ Ｉ ｌ〜Ｄｌｎの個数をｎ１ダイオ一ド１
個の順方向電圧を■、として該誘導電圧がｎＶ、十Ｅｂ
以上ならダイオードＤ、〜Ｄｌ＋ｓがオンになり、該誘
導電圧をｎ Ｖ Ｆ 十Ｅ ｂにクランプにする。また
これとは逆極性の、端子Ｔ２側が正の誘導電圧が加わる
と、ダイオードＤＺＩ〜Ｄ１の個数をｎ、ダイオード１
個の順方向電圧を■、として該誘導電圧がｎＶ、＋Ｅ、
以上ならダイオードＤ ｔ ＋ ’＝ ０２ ｈがオン
になり、該誘導電圧をｎＶ。
イオードＤ Ｉ ｌ〜Ｄｌｎの個数をｎ１ダイオ一ド１
個の順方向電圧を■、として該誘導電圧がｎＶ、十Ｅｂ
以上ならダイオードＤ、〜Ｄｌ＋ｓがオンになり、該誘
導電圧をｎ Ｖ Ｆ 十Ｅ ｂにクランプにする。また
これとは逆極性の、端子Ｔ２側が正の誘導電圧が加わる
と、ダイオードＤＺＩ〜Ｄ１の個数をｎ、ダイオード１
個の順方向電圧を■、として該誘導電圧がｎＶ、＋Ｅ、
以上ならダイオードＤ ｔ ＋ ’＝ ０２ ｈがオン
になり、該誘導電圧をｎＶ。
＋Ｅｂにクランプする。電圧ｎＶ、＋Ｅ、はトランジス
タＱ１、Ｑ、のベース・エミッタ接合の耐圧より小とす
れば、上記クランプでトランジスタＱｌ＋Ｑ２のベース
・エミッタ接合のブレークダウンを防止することができ
る。
タＱ１、Ｑ、のベース・エミッタ接合の耐圧より小とす
れば、上記クランプでトランジスタＱｌ＋Ｑ２のベース
・エミッタ接合のブレークダウンを防止することができ
る。
またこの保護ダイオードＤＩｌ〜Ｄい＋ Ｄ ！ ｌ
”” Ｄ ｔ ｎは、差動増幅回路内に入ってはいな
いので、差動増幅回路の雑音特性が悪化することはない
。
”” Ｄ ｔ ｎは、差動増幅回路内に入ってはいな
いので、差動増幅回路の雑音特性が悪化することはない
。
またこの保護ダイオードはｎ個直列なので、各ダイオー
ドの容量が直列になり、各々同じ容量とすれば全体では
１ ／ ｎの容量になる。従って入力容量特性を悪化す
ることはない。
ドの容量が直列になり、各々同じ容量とすれば全体では
１ ／ ｎの容量になる。従って入力容量特性を悪化す
ることはない。
第２図に本発明の実施例を示す。全図を通してそうであ
るが、同様な部分には同じ符号が付しである。保護ダイ
オードＤＩｌ〜Ｄ Ｉｌｌ＋ Ｄ１、〜Ｄ１の個数ｎ
は、定電圧源Ｅ１の電圧とトランジスタＱｌｌＱ２のベ
ース・エミッタ接合の耐圧で決まる。トランジスタＱ１
、Ｑ、のベース・エミッタ接合の耐圧は６Ｖ程度、ダイ
オードの順方向電圧は０．７Ｖ程度であるから、定電圧
ＳＥｂとして３■を使用するとｎ＝４または３などとし
てよい。即ちｎ”４なら５．８■で、ｎ＝３なら５．１
■で保護ダイオード側がオンするから、トランジスタＱ
１、Ｑ、のベース・エミッタ接合のブレークダウンは回
避できる。
るが、同様な部分には同じ符号が付しである。保護ダイ
オードＤＩｌ〜Ｄ Ｉｌｌ＋ Ｄ１、〜Ｄ１の個数ｎ
は、定電圧源Ｅ１の電圧とトランジスタＱｌｌＱ２のベ
ース・エミッタ接合の耐圧で決まる。トランジスタＱ１
、Ｑ、のベース・エミッタ接合の耐圧は６Ｖ程度、ダイ
オードの順方向電圧は０．７Ｖ程度であるから、定電圧
ＳＥｂとして３■を使用するとｎ＝４または３などとし
てよい。即ちｎ”４なら５．８■で、ｎ＝３なら５．１
■で保護ダイオード側がオンするから、トランジスタＱ
１、Ｑ、のベース・エミッタ接合のブレークダウンは回
避できる。
ダイオードは集積回路ではベース・コレクタ短絡のトラ
ンジスタで構成するのが普通である。第３図のツェナー
ダイオード０３，０４なども同様で、そしてこの場合は
トランジスタのベース・エミッタより耐圧が低いように
するので高不純物濃度にする、つれて容量は大きくなる
。
ンジスタで構成するのが普通である。第３図のツェナー
ダイオード０３，０４なども同様で、そしてこの場合は
トランジスタのベース・エミッタより耐圧が低いように
するので高不純物濃度にする、つれて容量は大きくなる
。
電源Ｅ、は８〜１２Ｖが普通で、つれて書込み電流、そ
の切換時の誘導電圧は大きい。読取り時のヘッド誘起電
圧は微小であり、これによる接合のブレークダウンなど
はない。保護ダイオードＤ１１〜ＤＩ＋１＋ Ｄ！ｌ
〜Ｄ１はリード時にはオフしている。
の切換時の誘導電圧は大きい。読取り時のヘッド誘起電
圧は微小であり、これによる接合のブレークダウンなど
はない。保護ダイオードＤ１１〜ＤＩ＋１＋ Ｄ！ｌ
〜Ｄ１はリード時にはオフしている。
以上説明したように本発明では書込み時に大きな電圧に
対して保護ダイオードがオンして読取り回路の人力トラ
ンジスタＱ１、Ｑ、を保護する。読取り時には保護ダイ
オードはオンしない。またこの保護ダイオードは読取り
回路の雑音特性を悪化せず、またこの保護ダイオードは
交流的なグランドに対して直列に接続され、容量が小さ
く見えて、人力容量特性を悪化しない。
対して保護ダイオードがオンして読取り回路の人力トラ
ンジスタＱ１、Ｑ、を保護する。読取り時には保護ダイ
オードはオンしない。またこの保護ダイオードは読取り
回路の雑音特性を悪化せず、またこの保護ダイオードは
交流的なグランドに対して直列に接続され、容量が小さ
く見えて、人力容量特性を悪化しない。
こうして本発明によれば、読み出し回路の雑音特性およ
び入力容量特性の両特性を悪くさせることなく、書き込
み回路動作時の過電圧から、読み出し回路を保護するこ
とができる。
び入力容量特性の両特性を悪くさせることなく、書き込
み回路動作時の過電圧から、読み出し回路を保護するこ
とができる。
第１図は本発明の原理図、
第２図は本発明の実施例を示す回路図、第３図は従来例
を示す回路図である。 第１図で１０は差動増幅回路、１２は電流切換器、１４
はインダクタンス、Ｔ 、Ｔ ！は入出力端子である。
を示す回路図である。 第１図で１０は差動増幅回路、１２は電流切換器、１４
はインダクタンス、Ｔ 、Ｔ ！は入出力端子である。
Claims (1)
- 【特許請求の範囲】 １、２つのトランジスタ（Ｑ＿１、Ｑ＿２）のそれぞれ
のベースが差動入力端子となっており、それぞれのエミ
ッタが共通に定電流源（Ｉ＿Ｒ）に接続された１組の差
動増幅回路（１０）と、 前記２つの入力端子を出力端子とし、これらの出力端子
に交互に電流を流す電流切換器（１２）を備え、 これらの差動増幅回路と電流切換器はどちらか一方が選
択されて動作する差動増幅器において、前記２つの入出
力端子（Ｔ＿１、Ｔ＿２）と定電圧源との間に複数個の
保護用ダイオード（Ｄ＿１＿Ｉ〜Ｄ＿１■、Ｄ＿２＿Ｉ
〜Ｄ＿２＿■）を直列に、入出力端子側をアノード、定
電圧源側をカソードとして接続したことを特徴とする差
動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1147031A JPH0311809A (ja) | 1989-06-09 | 1989-06-09 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1147031A JPH0311809A (ja) | 1989-06-09 | 1989-06-09 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0311809A true JPH0311809A (ja) | 1991-01-21 |
Family
ID=15420973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1147031A Pending JPH0311809A (ja) | 1989-06-09 | 1989-06-09 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0311809A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100524858B1 (ko) * | 1999-01-22 | 2005-10-28 | 도레이새한 주식회사 | 전자부품용 접착테이프 제조방법 |
| JP2007184759A (ja) * | 2006-01-06 | 2007-07-19 | New Japan Radio Co Ltd | 演算増幅器 |
| DE102006019888A1 (de) * | 2006-04-28 | 2007-11-15 | Infineon Technologies Ag | Verstärker mit ESD-Schutz |
-
1989
- 1989-06-09 JP JP1147031A patent/JPH0311809A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100524858B1 (ko) * | 1999-01-22 | 2005-10-28 | 도레이새한 주식회사 | 전자부품용 접착테이프 제조방법 |
| JP2007184759A (ja) * | 2006-01-06 | 2007-07-19 | New Japan Radio Co Ltd | 演算増幅器 |
| DE102006019888A1 (de) * | 2006-04-28 | 2007-11-15 | Infineon Technologies Ag | Verstärker mit ESD-Schutz |
| US7835121B2 (en) | 2006-04-28 | 2010-11-16 | Infineon Technologies Ag | Semiconductor device with ESD protection |
| DE102006019888B4 (de) * | 2006-04-28 | 2012-10-04 | Infineon Technologies Ag | Verstärker mit ESD-Schutz |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2990889B2 (ja) | 磁気ヘッドドライブ回路 | |
| US5534818A (en) | Preamplifier noise filtering circuit | |
| US5257146A (en) | Magnetic head swing clamp and cross-talk eliminator for read/write preamplifier | |
| US4631419A (en) | Transistor switch and driver circuit | |
| JP3281093B2 (ja) | ダンピング回路 | |
| JPH0311809A (ja) | 差動増幅器 | |
| JPS63108505A (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| JP3516178B2 (ja) | プリアンプ回路装置 | |
| US4477846A (en) | Sensitive amplifier having a high voltage switch | |
| JPS6020169Y2 (ja) | 記録再生兼用ヘツドの切換回路 | |
| US2994003A (en) | Pulse amplifier including transistors | |
| JP3109387B2 (ja) | 磁気ヘッド駆動回路 | |
| US6107888A (en) | Method to equalize input currents to differential-to-single-ended amplifier configuration | |
| JP2834739B2 (ja) | 双方向スイッチング回路 | |
| JPS5864605A (ja) | 磁気記録再生装置 | |
| JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
| US4675559A (en) | Differential circuit having a high voltage switch | |
| JPH0426966Y2 (ja) | ||
| JPS63127403A (ja) | 磁気記録再生回路 | |
| JPS61261804A (ja) | リ−ド・ライト増幅器 | |
| JPH0755682Y2 (ja) | 磁気記録再生装置 | |
| JP3535330B2 (ja) | Ｖｔｒの記録・再生増幅回路 | |
| JPH0526827Y2 (ja) | ||
| JP2806681B2 (ja) | スイッチング回路 | |
| JP2512430Y2 (ja) | テ―プレコ―ダのイコライザ切換装置 |