JPH04586Y2

JPH04586Y2 -

Info

Publication number: JPH04586Y2
Application number: JP1170984U
Authority: JP
Priority date: 1984-01-30
Filing date: 1984-01-30
Publication date: 1992-01-09
Also published as: JPS60124135U

Description

【考案の詳細な説明】（技術分野）本考案は零ボルト信号発生回路に関する。

（従来技術と問題点）コンピユータ制御装置におけるリセツト信号な
ど、各種デイジタル制御装置において零ボルト信
号を発生する信号発生回路が種々の制御態様に応
じて必要とされる。従来の零ボルト信号発生回路
は、第１図に例示するように、Ｎチヤンネル接合
形電界効果トランジスタＱを半導体スイツチ素子
としてプルアツプ抵抗Ｒを持つて零ボルト信号出
力を得るようにしている。他の従来例としてはＣ
−MOSやバイポーラトランジスタの論理回路を
使うものが知られている。

しかし、何れのものも、停電などによる電源し
や断時には確実な零ボルト出力を得るのが難しか
つた。例えば、コンピユータ制御装置におけるリ
セツト信号は停電発生時にも発生させて該制御を
防止あるいは安全側に制御するのに使用される
が、第１図の構成では停電時にトランジスタＱの
負電圧及び5V電圧の消滅によつて出力に零ボル
トを得るも、該零ボルト出力は比較的高いインピ
ーダンスで接地され確実な接地状態を保持できな
い。また、この回路は零ボルト出力の解除に負電
圧をゲートに与える必要があり、必要電源数を多
くする。

（考案の目的）本考案の目的は、電源しや断時にも確実な零ボ
ルト出力を保持できるようにした１電源の零ボル
ト信号発生回路を提供するにある。

（考案の概要）本考案は、リレーの常閉接点と半導体スイツチ
素子を並列接続した零ボルト出力回路に構成し、
リレーと半導体スイツチ素子を出力制御信号に応
じて論理素子でオン・オフ駆動し、これらリレ
ー、スイツチ素子及び論理素子を共通の１つの論
理素子電源で動作させることを特徴とする。

（実施例）第２図は本考案の一実施例を示す回路図であ
る。Ｄ型フリツプフロツプ１は、データ(D)入力端
子に電源電圧（＋5V）が印加され、クロツク
（CK）入力端子にリセツト指令としてのパルス信
号が与えられてセツト状態になり、クリア（CL）
入力端子にリセツト解除指令としてのパルス信号
が与えられてリセツト状態になる。半導体スイツ
チ素子としてのトランジスタ２は、エミツタ接地
にされてフリツプフロツプ１のセツト出力（Ｑ）
でオンドライブされる。リレー３は、トランジス
タ２のコレクタ・エミツタ間に常閉接点３Ａが接
続され、コイル３Ｂがフリツプフロツプ１のリセ
ツト出力（）を反転する論理インバータ４の出
力で付勢、消勢される。トランジスタ２とリレー
接点３Ａの並列接続回路は、プルアツプ抵抗５を
介して電源電圧（＋5V）が与えられ、該抵抗５
との接続点が零ボルト信号出力端子にされる。同
様に、リレーコイル３Ｂの電源も同じ電源電圧
（＋5V）にされ、これら電源はフリツプフロツプ
１、インバータ４と同じに他の論理素子の電源が
共通に使用される。

こうした構成において、第３図に動作タイムチ
ヤートを示すように、リセツト指令（第３図ａ）
のパルス信号がフリツプフロツプ１に与えられた
とき（時刻t₁）、フリツプフロツプ１がセツトさ
れる。これにより、そのＱ出力端子のハイレベル
でトランジスタ２がオン動作すると共に、出力
端子のローレベルを反転するインバータ４のハイ
レベル出力（第３図ｂ）でリレーコイル３Ｂを消
勢して常閉接点３Ａが閉路する。このトランジス
タ２のオン動作は、リレー接点３Ａの閉動作より
も高速で行なわれ、しかも接点３Ａのチヤータリ
ングによる零ボルト出力の不安定を取除く。な
お、接点３Ａの閉動作終了後は、該接点３Ａがト
ランジスタ２に代つて出力を零ボルトに保持する
し、零ボルト電流の吐出又は吸込み電流路にな
る。

このようにしてリセツト指令が与えられたとき
に高速に零ボルト出力（第３図ｃ）を得ることが
できるのに加えて、リセツト指令後に停電等によ
る電源しや断発生があるとき（時刻t₂）、フリツ
プフロツプ１、インバータ４及びトランジスタ２
は高インピーダンス状態になるが、リレーコイル
３Ｂは消勢状態を保持してその常閉接点３Ａの閉
状態により零ボルト出力を確実に保持する。

なお、電源の正常状態での零ボルト出力解除
は、リセツト解除指令パルスでフリツプフロツプ
１をクリア（リセツト状態）することで行なわれ
る。

（考案の効果）以上のとおり、本考案によれば、１つの電源を
使つて零ボルト出力制御を可能にし、しかも電源
しや断時にも確実な零ボルト出力を得ることがで
きる効果がある。

【図面の簡単な説明】

第１図は従来の零ボルト出力回路図、第２図は
本考案の一実施例を示す回路図、第３図は第２図
の動作説明のためのタイムチヤートである。１……Ｄ型フリツプフロツプ、２……トランジ
スタ、３……リレー、４……論理インバータ、５
……プルアツプ抵抗、３Ａ……リレーコイル、３
Ｂ……常閉接点。

Claims

【実用新案登録請求の範囲】

常閉接点を有するリレーと、このリレーの常閉
接点に並列接続されて零ボルト出力回路を構成す
る半導体スイツチ素子と、零ボルト出力指令が与
えられるときに上記リレーを消勢しかつ半導体ス
イツチ素子をオン状態にする論理素子と、上記リ
レーと半導体スイツチ素子と論理素子にその動作
に必要な１種類の電圧を与える論理素子電源とを
備えたことを特徴とする零ボルト信号発生回路。