JPH02153625A - バッフア回路 - Google Patents
バッフア回路Info
- Publication number
- JPH02153625A JPH02153625A JP63308090A JP30809088A JPH02153625A JP H02153625 A JPH02153625 A JP H02153625A JP 63308090 A JP63308090 A JP 63308090A JP 30809088 A JP30809088 A JP 30809088A JP H02153625 A JPH02153625 A JP H02153625A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- buffer circuit
- constant current
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 31
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
この発明はMESFETの論理回路に関し、更に詳しく
はバッファ回路に関するものである。 〔従来の技術〕 第1図を用いて従来のバッファ回路について説明する。 図において、電界効果トランジスタ(υのドレイン(l
D)は電源に接続され、ゲート〔lG)は入力信号が印
加され、ソース(IS)は他の電界効果トランジスタ(
2)のドレインC2D)と接続され、この接続点より出
力信号を得る。また、電界効果トランジスタ12)のソ
ース(28)とゲート(2G)は互いに接続され接地さ
れている。 それぞれの電界効果型トランジスタ(υ、(2)のしき
い値電圧(vth)は同じ値に設定されている。 次に動作について説明する。 入力信号のHighレベルが電界効果トランジスタ(υ
のゲートCIG)に印加されると、1界効果トランジス
タ(13はONの状態となり出力にH3ghレベルの電
位が発生する。入力信号がLowレベルのときは、電果
効果トランジスタはOFF状態となり出力にLowレベ
ルの電位を発生ず為。 〔発明が解決しようとする課題〕 従来のバッファ回路は以上の様に構成されていたので、
低インピーダンス回路に接続した場合安定した出力が得
られないという問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、低インピーダンスの回路に接続しても安定し
た出力が得られるバッファ回路を得ることを目的とする
。 〔課題を解決するための手段〕 この発明に係るバッファ回路はスイッチ用電界効果トラ
ンジスタと定電流用電界効果トランジスタとのしきい値
電圧(vth)に差異をもたせたものである。 〔作用〕 この発明におけるバッファ回路はスイッチング用電界効
果トランジスタのしきい値電圧に対し、定電流用電界効
果トランジスタのしきい値電圧を0.5v以上低くする
事により、低インピーダンスの回路に接続した際にも安
定した出力が得られる。 〔実施例〕 以下、この発明の一実施例を図について説明する。第1
図において、この発明のバッファ回路は従来のバッファ
回路と全く同じ構成で、スイッチング用電界効果トラン
ジスタ
はバッファ回路に関するものである。 〔従来の技術〕 第1図を用いて従来のバッファ回路について説明する。 図において、電界効果トランジスタ(υのドレイン(l
D)は電源に接続され、ゲート〔lG)は入力信号が印
加され、ソース(IS)は他の電界効果トランジスタ(
2)のドレインC2D)と接続され、この接続点より出
力信号を得る。また、電界効果トランジスタ12)のソ
ース(28)とゲート(2G)は互いに接続され接地さ
れている。 それぞれの電界効果型トランジスタ(υ、(2)のしき
い値電圧(vth)は同じ値に設定されている。 次に動作について説明する。 入力信号のHighレベルが電界効果トランジスタ(υ
のゲートCIG)に印加されると、1界効果トランジス
タ(13はONの状態となり出力にH3ghレベルの電
位が発生する。入力信号がLowレベルのときは、電果
効果トランジスタはOFF状態となり出力にLowレベ
ルの電位を発生ず為。 〔発明が解決しようとする課題〕 従来のバッファ回路は以上の様に構成されていたので、
低インピーダンス回路に接続した場合安定した出力が得
られないという問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、低インピーダンスの回路に接続しても安定し
た出力が得られるバッファ回路を得ることを目的とする
。 〔課題を解決するための手段〕 この発明に係るバッファ回路はスイッチ用電界効果トラ
ンジスタと定電流用電界効果トランジスタとのしきい値
電圧(vth)に差異をもたせたものである。 〔作用〕 この発明におけるバッファ回路はスイッチング用電界効
果トランジスタのしきい値電圧に対し、定電流用電界効
果トランジスタのしきい値電圧を0.5v以上低くする
事により、低インピーダンスの回路に接続した際にも安
定した出力が得られる。 〔実施例〕 以下、この発明の一実施例を図について説明する。第1
図において、この発明のバッファ回路は従来のバッファ
回路と全く同じ構成で、スイッチング用電界効果トラン
ジスタ
【1】において、ドレイン(ID)は電源に接続
され、ゲート〔IG)は入力信号が印加され、さらにリ
ース(IS)は定電流用電界効果トランジスタ(2)の
ドレイン(2D)と接続され、この接続点より出力信号
を得る。また、定電流用電界効果トランジスタ(2)の
ソース(2S)とゲート(2G)は互いに接続され接地
されている。 ここで、スイッチング用電界効果トランジスタtlJの
しきい値電圧に対して、定電流用電界効果トランジスタ
(2)のしきい値電圧を0.5 V以上低く設定する。 次に動作について説明する。 第2図はバッファ回路の出力波形図である。図において
、(3)は比較的高いインピーダンスの回路を接続した
際の出力波形で、従来のものもこの発明の場合もほぼ同
様の波形となるが、低インピーダンスの回路を接続した
際、従来のものでは出力波形(5)のように出力波形が
低下するが、この発明の場合は高いインピーダンスの際
よりやや低い出力波形(4)になるだけで、インピーダ
ンスの違いによっても比較的安定した出力波形を得るこ
とができる。 〔発明の効果〕 以上のようにこの発明によれば、スイッチング用電界効
果トランジスタと定電流用電界効果トランジスタのしき
い値(vth)に差異を持たせるようにしたので、低イ
ンピーダンス回路を接続した際暑こも安定した出力が得
られる効果がある。
され、ゲート〔IG)は入力信号が印加され、さらにリ
ース(IS)は定電流用電界効果トランジスタ(2)の
ドレイン(2D)と接続され、この接続点より出力信号
を得る。また、定電流用電界効果トランジスタ(2)の
ソース(2S)とゲート(2G)は互いに接続され接地
されている。 ここで、スイッチング用電界効果トランジスタtlJの
しきい値電圧に対して、定電流用電界効果トランジスタ
(2)のしきい値電圧を0.5 V以上低く設定する。 次に動作について説明する。 第2図はバッファ回路の出力波形図である。図において
、(3)は比較的高いインピーダンスの回路を接続した
際の出力波形で、従来のものもこの発明の場合もほぼ同
様の波形となるが、低インピーダンスの回路を接続した
際、従来のものでは出力波形(5)のように出力波形が
低下するが、この発明の場合は高いインピーダンスの際
よりやや低い出力波形(4)になるだけで、インピーダ
ンスの違いによっても比較的安定した出力波形を得るこ
とができる。 〔発明の効果〕 以上のようにこの発明によれば、スイッチング用電界効
果トランジスタと定電流用電界効果トランジスタのしき
い値(vth)に差異を持たせるようにしたので、低イ
ンピーダンス回路を接続した際暑こも安定した出力が得
られる効果がある。
第1図はこの発明および従来共通のバッファ回路を示す
回路図、第2図はこの発明の出力波形図である。 図において、(1)(2)は電界効果トランジスタ、(
3)は高インピーダンス出力波形、(4)はこの発明の
低インピーダンス出力波形、(5)は従来の低インピー
ダンス出力波形を示す。
回路図、第2図はこの発明の出力波形図である。 図において、(1)(2)は電界効果トランジスタ、(
3)は高インピーダンス出力波形、(4)はこの発明の
低インピーダンス出力波形、(5)は従来の低インピー
ダンス出力波形を示す。
Claims (1)
- 第1の電界効果トランジスタのドレインは電源に接続さ
れ、ゲートには入力信号が印加され、リースは第2の電
界効果トランジスタのドレインに接続され、この接続点
より出力信号を得、また第2の電界効果トランジスタの
ソースとゲートは接続され接地されたバッファ回路にお
いて、前記第2の電界効果トランジスタのしきい値電圧
を第1の電界効果トランジスタのしきい値電圧よりも0
.5V以上低くしたことを特徴とするバッファ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63308090A JPH02153625A (ja) | 1988-12-05 | 1988-12-05 | バッフア回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63308090A JPH02153625A (ja) | 1988-12-05 | 1988-12-05 | バッフア回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02153625A true JPH02153625A (ja) | 1990-06-13 |
Family
ID=17976746
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63308090A Pending JPH02153625A (ja) | 1988-12-05 | 1988-12-05 | バッフア回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02153625A (ja) |
-
1988
- 1988-12-05 JP JP63308090A patent/JPH02153625A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03235517A (ja) | スイッチ回路 | |
US5608344A (en) | Comparator circuit with hysteresis | |
US4988894A (en) | Power supply switching circuit | |
US5095230A (en) | Data output circuit of semiconductor device | |
US3946245A (en) | Fast-acting feedforward kicker circuit for use with two serially connected inverters | |
JPH02892B2 (ja) | ||
JPH02153625A (ja) | バッフア回路 | |
US4571509A (en) | Output circuit having decreased interference between output terminals | |
JPH0160973B2 (ja) | ||
JP2638252B2 (ja) | 高速バス回路 | |
JP2646771B2 (ja) | 半導体集積回路 | |
JP2882193B2 (ja) | 信号制御回路 | |
JPH0385918A (ja) | 大電流・高速ドライバ回路 | |
JPH027534B2 (ja) | ||
JP2647923B2 (ja) | 論理回路 | |
JP3066645B2 (ja) | 半導体装置 | |
KR940005873Y1 (ko) | 슬루레이트 조절 트라이 스테이트 출력버퍼 | |
JPH0323712A (ja) | 半導体集積回路 | |
JPH03248619A (ja) | 半導体出力回路 | |
JPH0537343A (ja) | 双方向バツフア | |
KR200141166Y1 (ko) | 고전압 발생회로 | |
JPS644695B2 (ja) | ||
JPH0347012B2 (ja) | ||
JPH0685638A (ja) | カレントミラー回路のスイッチ回路 | |
JPH0695614B2 (ja) | 増幅回路 |