JP2882193B2 - 信号制御回路 - Google Patents
信号制御回路Info
- Publication number
- JP2882193B2 JP2882193B2 JP20336192A JP20336192A JP2882193B2 JP 2882193 B2 JP2882193 B2 JP 2882193B2 JP 20336192 A JP20336192 A JP 20336192A JP 20336192 A JP20336192 A JP 20336192A JP 2882193 B2 JP2882193 B2 JP 2882193B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input terminal
- signal
- clock
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はディジタル回路の信号出
力系において、信号の出力を制御する制御信号に関する
ものである。
力系において、信号の出力を制御する制御信号に関する
ものである。
【０００２】
【従来の技術】ディジタル回路において制御信号の立ち
上がり時間をコントロールするためには、前段の出力系
の回路を変えるか、出力系の回路に容量を付けなければ
ならなかった。しかし、この方法では、制御信号の立ち
上がり時間を正確にコントロールすることが出来なかっ
た。以下、従来の信号制御回路の構成の一例を図面を参
照しながら説明する。
上がり時間をコントロールするためには、前段の出力系
の回路を変えるか、出力系の回路に容量を付けなければ
ならなかった。しかし、この方法では、制御信号の立ち
上がり時間を正確にコントロールすることが出来なかっ
た。以下、従来の信号制御回路の構成の一例を図面を参
照しながら説明する。
【０００３】図３に示すように、Ｐチャンネルトランジ
スタ１３、Ｎチャンネルトランジスタ１４及び容量１５
によりＣＭＯＳ型インバータが構成されている。Ｐチャ
ンネルトランジスタ１３及びＮチャンネルトランジスタ
１４のゲートには、制御信号入力端子１２が共通接続さ
れている。Ｐチャンネルトランジスタ１３のソースには
入力端子１０が接続され、Ｎチャンネルトランジスタ１
４のソースは接地されている。Ｐチャンネルトランジス
タ１３及びＮチャンネルトランジスタ１４のドレインは
共通接続されているＮチャンネルトランジスタ１６のゲ
ートに接続されている。またＮチャンネルトランジスタ
１４のソース及びドレインは容量１５を介して接続さ
れ、Ｎチャンネルトランジスタ１６のソースは入力端子
１０が接続され、ドレインは出力端子１１となる。
スタ１３、Ｎチャンネルトランジスタ１４及び容量１５
によりＣＭＯＳ型インバータが構成されている。Ｐチャ
ンネルトランジスタ１３及びＮチャンネルトランジスタ
１４のゲートには、制御信号入力端子１２が共通接続さ
れている。Ｐチャンネルトランジスタ１３のソースには
入力端子１０が接続され、Ｎチャンネルトランジスタ１
４のソースは接地されている。Ｐチャンネルトランジス
タ１３及びＮチャンネルトランジスタ１４のドレインは
共通接続されているＮチャンネルトランジスタ１６のゲ
ートに接続されている。またＮチャンネルトランジスタ
１４のソース及びドレインは容量１５を介して接続さ
れ、Ｎチャンネルトランジスタ１６のソースは入力端子
１０が接続され、ドレインは出力端子１１となる。
【０００４】以上のように構成された信号制御回路では
制御信号入力端子１２から入力される制御信号を、Ｐチ
ャンネルトランジスタ１３、Ｎチャンネルトランジスタ
１４及び容量１５で構成されているＣＭＯＳ型インバー
タ回路を介してＮチャンネルトランジスタ１６のゲート
に入力することによって、制御信号（Ｎチャンネルトラ
ンジスタ１６のゲート入力）の立ち上がり時間をコント
ロールしていた。つまり信号出力系の制御信号となるＮ
チャンネルトランジスタ１６へのゲート入力の立ち上が
り時間は容量１５の大きさと、Ｐチャンネルトランジス
タ１３及びＮチャンネルトランジスタ１４のオン抵抗に
依存していた。
制御信号入力端子１２から入力される制御信号を、Ｐチ
ャンネルトランジスタ１３、Ｎチャンネルトランジスタ
１４及び容量１５で構成されているＣＭＯＳ型インバー
タ回路を介してＮチャンネルトランジスタ１６のゲート
に入力することによって、制御信号（Ｎチャンネルトラ
ンジスタ１６のゲート入力）の立ち上がり時間をコント
ロールしていた。つまり信号出力系の制御信号となるＮ
チャンネルトランジスタ１６へのゲート入力の立ち上が
り時間は容量１５の大きさと、Ｐチャンネルトランジス
タ１３及びＮチャンネルトランジスタ１４のオン抵抗に
依存していた。
【０００５】
【発明が解決しようとする課題】このような従来の信号
制御回路では、容量１５の大きさは固定されているた
め、外部から任意に制御信号の立ち上がり時間をコント
ロールすることが出来なかった。また、制御信号の立ち
上がり時間をコントロールするには、容量１５の大きさ
を変えるか、ＣＭＯＳ型インバータのオン抵抗を変える
しか手段はなかった。
制御回路では、容量１５の大きさは固定されているた
め、外部から任意に制御信号の立ち上がり時間をコント
ロールすることが出来なかった。また、制御信号の立ち
上がり時間をコントロールするには、容量１５の大きさ
を変えるか、ＣＭＯＳ型インバータのオン抵抗を変える
しか手段はなかった。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、入力端子が第一のトランジスタを介して出
力端子に接続されている信号出力系の前記第一のトラン
ジスタの信号制御回路において、前記第一のトランジス
タのゲート及び第二のトランジスタのゲートが共通接続
され、前記第一及び前記第二のトランジスタのソースが
入力端子に共通接続され、前記第一のトランジスタのド
レインが出力端子に接続され、前記第二のトランジスタ
のドレインが容量を介してクロック入力端子に接続さ
れ、前記第二のトランジスタのゲートとドレインとの間
にダイオード手段が接続され、さらに前記ゲート共通接
続点が制御信号入力端子に接続され、前記クロックの電
位は前記入力信号の電位より低く、前記制御信号入力端
子からの入力により前記第一のトランジスタ及び第二の
トランジスタがオン状態になると同時に、前記第一及び
第二のトランジスタのゲート入力が前記クロックの周期
及び振幅に依存して上昇し、併せて前記出力端子からの
出力が前記クロックの周期及び振幅に依存して上昇する
ことを特徴とするものである。
するために、入力端子が第一のトランジスタを介して出
力端子に接続されている信号出力系の前記第一のトラン
ジスタの信号制御回路において、前記第一のトランジス
タのゲート及び第二のトランジスタのゲートが共通接続
され、前記第一及び前記第二のトランジスタのソースが
入力端子に共通接続され、前記第一のトランジスタのド
レインが出力端子に接続され、前記第二のトランジスタ
のドレインが容量を介してクロック入力端子に接続さ
れ、前記第二のトランジスタのゲートとドレインとの間
にダイオード手段が接続され、さらに前記ゲート共通接
続点が制御信号入力端子に接続され、前記クロックの電
位は前記入力信号の電位より低く、前記制御信号入力端
子からの入力により前記第一のトランジスタ及び第二の
トランジスタがオン状態になると同時に、前記第一及び
第二のトランジスタのゲート入力が前記クロックの周期
及び振幅に依存して上昇し、併せて前記出力端子からの
出力が前記クロックの周期及び振幅に依存して上昇する
ことを特徴とするものである。
【０００７】
【作用】本発明は上記した構成により、ソースに入力端
子が接続されドレインに出力端子が接続されているトラ
ンジスタのゲートに入力される制御信号はクロック入力
端子からのクロック入力により昇圧することができ、制
御信号の立ち上がり時間をクロックの周波数により任意
にコントロールすることができるものである。
子が接続されドレインに出力端子が接続されているトラ
ンジスタのゲートに入力される制御信号はクロック入力
端子からのクロック入力により昇圧することができ、制
御信号の立ち上がり時間をクロックの周波数により任意
にコントロールすることができるものである。
【０００８】
【実施例】以下、本発明の一実施例について図面を参照
にしながら説明する。
にしながら説明する。
【０００９】図１に示すように、Ｎチャンネルトランジ
スタ６のソースは制御信号入力端子３に接続され、ドレ
インはＣ点に接続されている。ディプレッション型トラ
ンジスタ８（Ｎチャンネル型のものを使用）のソースは
Ｃ点に接続され、ドレイン及びソースはＤ点に接続され
ている。Ｎチャンネルトランジスタ７及びＮチャンネル
トランジスタ５のゲートはそれぞれＣ点に接続されてお
り、ソースはそれぞれ入力端子１に接続されている。Ｎ
チャンネルトランジスタ７のドレインはＤ点に接続され
ており、Ｎチャンネルトランジスタ５のドレインは出力
端子２に接続されている。また、容量９の一方の端子は
Ｄ点に接続されており、他方の端子はクロック入力端子
４が接続されている。
スタ６のソースは制御信号入力端子３に接続され、ドレ
インはＣ点に接続されている。ディプレッション型トラ
ンジスタ８（Ｎチャンネル型のものを使用）のソースは
Ｃ点に接続され、ドレイン及びソースはＤ点に接続され
ている。Ｎチャンネルトランジスタ７及びＮチャンネル
トランジスタ５のゲートはそれぞれＣ点に接続されてお
り、ソースはそれぞれ入力端子１に接続されている。Ｎ
チャンネルトランジスタ７のドレインはＤ点に接続され
ており、Ｎチャンネルトランジスタ５のドレインは出力
端子２に接続されている。また、容量９の一方の端子は
Ｄ点に接続されており、他方の端子はクロック入力端子
４が接続されている。
【００１０】以上のように構成された信号制御回路の動
作について、図１及び図２を参照にしながら一例を用い
て説明する。ただし、図２のＡ〜Ｅの信号波形図は、そ
れぞれ図１のＡ点〜Ｅ点における信号波形を表してい
る。なお、図２に示した信号波形図は入力端子１の電圧
を２０Ｖ、クロック入力端子４の振幅を５Ｖ、制御信号
入力端子３の入力を５Ｖとした時、容量９の容量カップ
リングによるＤ点への振幅の加算が２．５Ｖ、容量９の
容量カップリングによるＤ点の振幅の減少が１．２５Ｖ
の場合の一例である。図２に示す例では、ディプレッシ
ョン型トランジスタ８はしきい値が約−０.１Ｖのもの
を用いることによってダイオード手段として働くものを
採用している。
作について、図１及び図２を参照にしながら一例を用い
て説明する。ただし、図２のＡ〜Ｅの信号波形図は、そ
れぞれ図１のＡ点〜Ｅ点における信号波形を表してい
る。なお、図２に示した信号波形図は入力端子１の電圧
を２０Ｖ、クロック入力端子４の振幅を５Ｖ、制御信号
入力端子３の入力を５Ｖとした時、容量９の容量カップ
リングによるＤ点への振幅の加算が２．５Ｖ、容量９の
容量カップリングによるＤ点の振幅の減少が１．２５Ｖ
の場合の一例である。図２に示す例では、ディプレッシ
ョン型トランジスタ８はしきい値が約−０.１Ｖのもの
を用いることによってダイオード手段として働くものを
採用している。
【００１１】まず制御信号入力端子３から制御信号が入
力されＢ点からＨの信号が入力されると、Ｎチャンネル
トランジスタ６はオン状態となり、Ｄ点及びＣ点の電圧
も制御信号入力端子３と同じレベルまで上がる。そし
て、次にＨのクロックがクロック入力端子４から容量９
に入力されると容量９の容量カップリングによりＤ点は
昇圧され、同時にＣ点も昇圧される。次にクロック入力
端子４からＬのクロックが容量９に入力されると、その
瞬間にＤ点が減圧されるが、ダイオード手段としてのデ
ィプレッション型トランジスタ８はオフ状態となる。よ
ってＣ点は減圧されない。
力されＢ点からＨの信号が入力されると、Ｎチャンネル
トランジスタ６はオン状態となり、Ｄ点及びＣ点の電圧
も制御信号入力端子３と同じレベルまで上がる。そし
て、次にＨのクロックがクロック入力端子４から容量９
に入力されると容量９の容量カップリングによりＤ点は
昇圧され、同時にＣ点も昇圧される。次にクロック入力
端子４からＬのクロックが容量９に入力されると、その
瞬間にＤ点が減圧されるが、ダイオード手段としてのデ
ィプレッション型トランジスタ８はオフ状態となる。よ
ってＣ点は減圧されない。
【００１２】Ｎチャンネルトランジスタ５及びＮチャン
ネルトランジスタ７のゲートにはＣ点の電圧がかかって
おりオン状態であるため、Ｄ点の電圧は入力端子１から
の供給によりＣ点と同じレベルまで引き上げられる。そ
してＤ点とＣ点の電圧が同じレベルになった時点で、デ
ィプレッション型トランジスタ８はオン状態になる。
ネルトランジスタ７のゲートにはＣ点の電圧がかかって
おりオン状態であるため、Ｄ点の電圧は入力端子１から
の供給によりＣ点と同じレベルまで引き上げられる。そ
してＤ点とＣ点の電圧が同じレベルになった時点で、デ
ィプレッション型トランジスタ８はオン状態になる。
【００１３】また、Ｎチャンネルトランジスタ５のゲー
トに入力される制御信号の立ち上がり時間はＣ点の電圧
に依存しているので、Ｃ点の昇圧にともない出力端子２
の電圧は上昇していく。
トに入力される制御信号の立ち上がり時間はＣ点の電圧
に依存しているので、Ｃ点の昇圧にともない出力端子２
の電圧は上昇していく。
【００１４】以上の動作を繰り返し、Ｄ点及びＣ点の電
圧が２０Ｖまで昇圧されるのに伴って、出力端子２の電
圧も上昇していく。
圧が２０Ｖまで昇圧されるのに伴って、出力端子２の電
圧も上昇していく。
【００１５】そして、Ｄ点の電圧が２０Ｖに達した後
も、Ｈのクロック入力端子４が容量９に入力されると容
量９の容量カップリングによりＤ点は２０Ｖ以上に昇圧
され、同時にＣ点もＤ点と同様に昇圧される。次にＬの
クロック入力端子４が容量９に入力されると、その瞬間
にＤ点は２０Ｖ以下まで減圧されるが、同時にディプレ
ッション型トランジスタ８がオフ状態となるため、Ｃ点
は減圧されないことになる。
も、Ｈのクロック入力端子４が容量９に入力されると容
量９の容量カップリングによりＤ点は２０Ｖ以上に昇圧
され、同時にＣ点もＤ点と同様に昇圧される。次にＬの
クロック入力端子４が容量９に入力されると、その瞬間
にＤ点は２０Ｖ以下まで減圧されるが、同時にディプレ
ッション型トランジスタ８がオフ状態となるため、Ｃ点
は減圧されないことになる。
【００１６】Ｎチャンネルトランジスタ５及びＮチャン
ネルトランジスタ７のゲートにはＣ点の電圧がかかって
おり、Ｄ点の電圧は入力端子１からの供給により２０Ｖ
まで引き上げられる。そしてＤ点とＣ点の電圧が同じレ
ベルになった時点で、ディプレッション型トランジスタ
８はオン状態になる。
ネルトランジスタ７のゲートにはＣ点の電圧がかかって
おり、Ｄ点の電圧は入力端子１からの供給により２０Ｖ
まで引き上げられる。そしてＤ点とＣ点の電圧が同じレ
ベルになった時点で、ディプレッション型トランジスタ
８はオン状態になる。
【００１７】Ｄ点の電圧が２０Ｖに達した以降は、以上
の動作を繰り返し、Ｃ点は２０Ｖ以上に、Ｅ点は２０Ｖ
に維持される。
の動作を繰り返し、Ｃ点は２０Ｖ以上に、Ｅ点は２０Ｖ
に維持される。
【００１８】なお、Ｃ点の電圧において２０Ｖに達した
時点以降の、容量９の容量カップリングによる加算が行
われた後、クロック入力端子４からのＬのクロック入力
があった瞬間に多少の減圧が見られるのは、電位差によ
ってＤ点からＣ点に電流が、多少逆流されるためであ
る。
時点以降の、容量９の容量カップリングによる加算が行
われた後、クロック入力端子４からのＬのクロック入力
があった瞬間に多少の減圧が見られるのは、電位差によ
ってＤ点からＣ点に電流が、多少逆流されるためであ
る。
【００１９】このように本発明の信号制御回路によれ
ば、Ｎチャンネルトランジスタ５のゲートには容量９の
容量カップリングによって昇圧された制御信号が入力さ
れるので、クロック入力端子４からのクロック入力によ
ってＮチャンネルトランジスタ５のゲートに入力される
制御信号の立ち上がり時間を任意にコントロールするこ
とができる。また、Ｎチャンネルトランジスタ５に入力
される制御信号の電位が上昇するのに伴って、出力端子
２からの出力信号の電位も上昇する。クロック入力端子
４からのクロック入力の周波数スピードが速いとＮチャ
ンネルトランジスタ５のゲートに入力される制御信号
は、速く立ち上がり、クロック入力の周波数スピードが
遅いとＮチャンネルトランジスタ５のゲートに入力され
る制御信号は、遅く立ち上がる。また、制御信号の立ち
上がりのスピードに依存して出力信号の電位も上昇す
る。さらに、本発明では、Ｎチャンネルトランジスタ５
のゲートに入力される制御信号の電圧を入力端子１より
高いレベルにすることができるものである。
ば、Ｎチャンネルトランジスタ５のゲートには容量９の
容量カップリングによって昇圧された制御信号が入力さ
れるので、クロック入力端子４からのクロック入力によ
ってＮチャンネルトランジスタ５のゲートに入力される
制御信号の立ち上がり時間を任意にコントロールするこ
とができる。また、Ｎチャンネルトランジスタ５に入力
される制御信号の電位が上昇するのに伴って、出力端子
２からの出力信号の電位も上昇する。クロック入力端子
４からのクロック入力の周波数スピードが速いとＮチャ
ンネルトランジスタ５のゲートに入力される制御信号
は、速く立ち上がり、クロック入力の周波数スピードが
遅いとＮチャンネルトランジスタ５のゲートに入力され
る制御信号は、遅く立ち上がる。また、制御信号の立ち
上がりのスピードに依存して出力信号の電位も上昇す
る。さらに、本発明では、Ｎチャンネルトランジスタ５
のゲートに入力される制御信号の電圧を入力端子１より
高いレベルにすることができるものである。
【００２０】なお、本発明で用いたディプレッション型
トランジスタ８のしきい値は約−０.１Ｖのものを用い
たが、ダイオード手段であればそれに限定されない。
トランジスタ８のしきい値は約−０.１Ｖのものを用い
たが、ダイオード手段であればそれに限定されない。
【００２１】また、本発明では、トランジスタにＮチャ
ンネル型のものを用いていたが、それに限定されるもの
ではない。
ンネル型のものを用いていたが、それに限定されるもの
ではない。
【００２２】
【発明の効果】以上の実施例から明らかなように、本発
明によればソースに高電位電源端子が接続されドレイン
に出力端子が接続されているトランジスタのゲート信号
の立ち上がり時間をクロックの周波数によりコントロー
ルすることができるので、外部から任意の立ち上がり時
間にコントロールすることができる。
明によればソースに高電位電源端子が接続されドレイン
に出力端子が接続されているトランジスタのゲート信号
の立ち上がり時間をクロックの周波数によりコントロー
ルすることができるので、外部から任意の立ち上がり時
間にコントロールすることができる。
【００２３】また、本発明によれば前記トランジスタの
ゲート信号を高電位電源より高いレベルにすることがで
きるので、前記トランジスタのスレシホールド電圧の低
減を図ったりＴＧを用いたりする必要が無い信号立ち上
がり時間制御回路を提供できる。
ゲート信号を高電位電源より高いレベルにすることがで
きるので、前記トランジスタのスレシホールド電圧の低
減を図ったりＴＧを用いたりする必要が無い信号立ち上
がり時間制御回路を提供できる。
【図１】本発明の一実施例の信号制御回路
【図２】本発明の一実施例の信号波形図
【図３】従来の信号制御回路
１ 入力端子 ２ 出力端子 ３ 制御信号入力端子 ４ クロック入力端子 ５，６，７ Ｎチャンネルトランジスタ ８ ディプレッション型トランジスタ ９ 容量 １０ 入力端子 １１ 出力端子 １２ 制御信号入力端子 １３ Ｐチャンネルトランジスタ １４，１６ Ｎチャンネルトランジスタ １５ 容量
Claims (1)
- 【請求項１】入力端子が第一のトランジスタを介して出
力端子に接続されている信号出力系の前記第一のトラン
ジスタの信号制御回路において、前記第一のトランジス
タのゲート及び第二のトランジスタのゲートが共通接続
され、前記第一及び前記第二のトランジスタのソースが
入力端子に共通接続され、前記第一のトランジスタのド
レインが出力端子に接続され、前記第二のトランジスタ
のドレインが容量を介してクロック入力端子に接続さ
れ、前記第二のトランジスタのゲートとドレインとの間
にダイオード手段が接続され、さらに前記ゲート共通接
続点が制御信号入力端子に接続され、前記クロックの電
位は前記入力信号の電位より低く、前記制御信号入力端
子からの入力により前記第一のトランジスタ及び第二の
トランジスタがオン状態になると同時に、前記第一及び
第二のトランジスタのゲート入力が前記クロックの周期
及び振幅に依存して上昇し、併せて前記出力端子からの
出力が前記クロックの周期及び振幅に依存して上昇する
ことを特徴とする信号制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20336192A JP2882193B2 (ja) | 1992-07-30 | 1992-07-30 | 信号制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20336192A JP2882193B2 (ja) | 1992-07-30 | 1992-07-30 | 信号制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653792A JPH0653792A (ja) | 1994-02-25 |
| JP2882193B2 true JP2882193B2 (ja) | 1999-04-12 |
Family
ID=16472760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20336192A Expired - Fee Related JP2882193B2 (ja) | 1992-07-30 | 1992-07-30 | 信号制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2882193B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072353A (en) * | 1995-04-26 | 2000-06-06 | Matsushita Electric Industrial Co., Ltd. | Logic circuit with overdriven off-state switching |
-
1992
- 1992-07-30 JP JP20336192A patent/JP2882193B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653792A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521547A (en) | Boost voltage generating circuit | |
| JPH0883486A (ja) | ブートストラップ回路 | |
| US5184030A (en) | Back bias generating circuit | |
| JP3123463B2 (ja) | レベル変換回路 | |
| JPH0158896B2 (ja) | ||
| KR0128512B1 (ko) | 승압회로 | |
| JPH06153493A (ja) | チャージポンプ回路 | |
| JPH10173511A (ja) | 電圧レベルシフチング回路 | |
| JPS61112426A (ja) | Ｃｍｏｓ駆動回路 | |
| US4352996A (en) | IGFET Clock generator circuit employing MOS boatstrap capacitive drive | |
| US6191624B1 (en) | Voltage comparator | |
| JP2882193B2 (ja) | 信号制御回路 | |
| US4488061A (en) | Drive circuit | |
| US5670908A (en) | Circuit for controlling output voltage from charge pump | |
| EP0101947B1 (en) | Driving circuit | |
| US6566938B2 (en) | System for a constant current source | |
| JPH0234022A (ja) | パルス出力回路 | |
| KR19990024891A (ko) | 파워 업 회로 | |
| JPH06132806A (ja) | Ｃｍｏｓ出力バッファ回路 | |
| JPH03248619A (ja) | 半導体出力回路 | |
| KR100186345B1 (ko) | 레벨시프트 회로 | |
| JPH0462494B2 (ja) | ||
| JPS6051322A (ja) | Ｃｍｏｓ電圧変換回路 | |
| JPH06140898A (ja) | トランスファゲート・トランジスタのゲート昇圧回路 | |
| JP2933466B2 (ja) | 入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |