JPS6333734B2 - - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は、大規模集積電界効果トランジスタ
回路の非接続入力結合パツドに電位を設定するた
めの集積回路に関する。

＜発明の背景＞ デジタル時計、携帯用電算機、電子ゲーム等の
電子装置は一般に電池、各種スイツチおよび表示
器その他の出力装置に接続された集積回路を備え
ているが、この集積回路の価格は装置完成品の価
格の小部分を占めるに過ぎない。この集積回路の
価格が安いため、装置の組立業者はある集積回路
で得られる回路機能の全部を利用せずにおくこと
ができる。例えばデジタル時計用のタイミング集
積回路は12時間または24時間サイクルの計数機能
を持つが、24時間式にする場合にある制御入力端
子を電源端子に接続するとすれば、12時間式の場
合その制御入力端子は浮動状態のまゝにしてお
く。

この浮動した制御入力端子は特に金属酸化物半
導体（MOS）型集積回路の場合、静電荷のため
種々の電位に帯電される傾向があり、この帯電に
よる電位のためにその浮動した端子が、その端子
が接続された対応回路を不時的且つ不用意に作動
させることがある。この現象が予想されるため集
積回路業者はこのような浮動状態のまゝにされる
可能性のある端子と基準電位点または電源とを高
インピーダンスで接続して静電荷の放散を計つて
いる。しかしある機能を行わせるためにその端子
を電源電位に接続すると、この高インピーダンス
回路に電源電流が流れてエネルギを消費するの
で、この状態は電力が時計用電池のような限られ
た電源から供給される場合は特に不都合である。

＜発明の概要＞ この発明は集積回路の入力端子となる入力結合
パツドが利用回路に接続されていないときその端
子を基準電位にクランプするトランジスタを含
み、その入力結合パツドが付勢される状態になる
とそのトランジスタが効果的にオフ状態に切離さ
れるようにするものである。このクランプ回路は
１次電源からのエネルギを要しないように構成さ
れている。

この発明による集積回路は、後ほど説明する実
施例について言えば、第１の電源端子２０および
第２の電源端子V_DDと；使用状態によつては非接
続状態に置かれる可能性のある入力結合パツド１
０と；第１の電極と第２の電極と制御電極と上記
第１の電極と第２の電極との間の主導電路とを有
し、上記制御電極と第１の電極との間に上記主導
電路の導通状態を制御する電位が供給されるトラ
ンジスタと１６と；このトランジスタの第１の電
極を上記第１の電源端子２０に接続する第１の接
続手段（第２図の実施例では導線、第３図の実施
例では抵抗７′）および第２の電極を上記入力結
合パツドに接続する第２の接続手段（第１図の実
施例では導線、第３図の実施例では抵抗７）と；
このトランジスタ１６の制御電極に接続された出
力と、上記入力結合パツド１０に接続された第１
入力と、第２入力とを具えた制御回路（第２図の
実施例では１８、第３図の実施例では１２）とか
らなつている。

上記制御回路１８または１２は、その第１入力
が接続された上記入力結合パツド１０の電位が上
記第１電源端子２０の電位に接近するとその出力
に上記トランジスタを導通させる電位を持つた信
号を発生し、上記第２電源端子V_DDに電位が印加
されると、上記第２入力に予め定められた信号が
供給されて上記第１入力に印加される電位には関
係なく上記出力に予め定められた期間上記トラン
ジスタ１６を導通させる電位を持つた信号を発生
する。

また、上記トランジスタ１６の主導電路が導通
状態にあるときの上記入力結合パツド１０から上
記第１の接続手段、トランジスタの主導電路およ
び第２の接続手段を経て第１の電源端子２０に至
る導電路の全インピーダンスは、上記第２の電源
端子の電位が上記予め定められた期間上記入力結
合パツド１０に供給されても、上記制御回路１８
または１２の第１入力の電位は、上記制御回路が
上記トランジスタ１６を導通させる出力を発生す
ることが出来ないレベルに維持されるのに充分高
い値となるように設定されている。

＜従来の技術その問題点＞ この発明の回路について説明する前に先づ第１
図に示す従来の回路について説明する。第１図の
回路はモノリシツク回路板上に形成された集積回
路の一部であるとする。領域１０はこの集積回路
と他の外部回路との接続を行うための回路入力端
子すなわち入力結合パツドである。この結合パツ
ド１０とこの集積回路内に設けられていて、この
集積回路の使用目的に応じて随意選択して使用さ
れる回路（以下、随意回路と称す）４０との間の
電気的連絡は接続手段１７によつて与えられてい
る。結合パツド１０は集積回路がある電子回路シ
ステム中に組み込まれたときは未接続状態に置か
れ得る形式のもので、随意回路４０を作動させる
にはこの結合パツド１０が接続手段９によつて集
積回路の外部の電源電位に接続される。

トランジスタ８はソース電極Ｓが基準電位点
に、ドレン電極Ｄおよびゲート電極Ｇが共通接続
点１７に接続された、ゲート−ソース間電位が基
準電位より電源電位V_DDの方に上昇したとき導通
する形式のものである。ソース電極Ｓの電位より
V_DDが正のときトランジスタ８はｎチヤンネル装
置であり、逆に負のときはｐチヤンネル装置であ
る。従つて結合パツド１０が浮動していて外部接
続がなく、静電気または集積回路の漏洩電流のた
めにこれが電源電位V_DDの方向の電位に荷電し
て、これがトランジスタ８の導通転換閾値電位に
達すると、そのトランジスタ８のドレン−ソース
導電路が導通し始める。トランジスタが一旦導通
を開始すると結合パツド１０の帯電が阻止されて
該結合パツド１０は基準電位にクランプされるた
め、不使用の随意回路４０が不時的且つ不用意に
作動するのが防止される。トランジスタ８のター
ン・オン電位は随意回路４０に含まれるトランジ
スタのターン・オン電位と同様であり得るから、
随意回路４０の不時的、不用意な動作防止効果は
限界すれすれに近く、雑音不感性は低い。

結合パツド１０がV_DDに接続された状態で当該
集積回路を使用する場合に、上記トランジスタ８
の導通電流を制限するために、トランジスタ８の
ドレン−ソース間インピーダンスは比較的高い。
ダイオード接続されたこのトランジスタ８の代表
的インピーダンス値は数ＭΩであるため、結合パ
ツド１０に入力電位が与えられたとき、トランジ
スタ８のクランプ作用を実効的に無効状態にし
て、接続手段１７の電位をV_DDに維持して随意回
路４０を作動状態とすることができる。このとき
トランジスタ８を流れる電流は極めて小さく、
100nA程度であるが、電池で作動する装置特に時
計や携帯用電算機等においてはどのような電流損
失も重大である。

第２図に示すこの発明の第１の実施例の回路は
パツド１０をV_DDに接続したときの分路電流の損
失を防止しつつ、そのパツドが浮動状状態のとき
これを基準電位点２０にクランプするものであ
る。トランジスタ１６は、そのドレン電極が接続
手段１７に、ソース電極が基準電位点２０に接続
され、選択的に導通して結合パツド１０を基準電
位点に接続するようになつている。このトランジ
スタ１６のゲート電極に制御回路として作用する
ナンドゲート１８の出力から印加される制御電圧
は、該トランジスタ１６の選択的導通を決定す
る。トランジスタ１６のドレン−ソース間インピ
ーダンスは高いため、結合パツド１０に電位が印
加されたとき、この電位は維持され、該結合パツ
ド１０が基準電位にクランプされることはない。

第１入力２３および第２入力２２を持つナンド
ゲート１８は、その入力のどちらか一方の電位が
論理「低」レベルのときはその出力に常にトラン
ジスタ１６を導通させ得るに足る論理「高」レベ
ル電位を発生する。上記「低」レベルは点２０の
基準電位近傍の電位範囲に等価である。接続手段
１７およびナンドゲートの入力２３の電位を引下
げるトランジスタ１６のクランプ作用は再生帰還
回路を完成し、これが接続手段１７および結合パ
ツド１０を低電位にラツチして随意回路４０を不
作動状態にする。

ナンドゲート１８の出力の電位は、論理状態の
「高」、「低」にそれぞれ対応する実質的にV_DDと
基準電位との間で変化するが、トランジスタ１６
のゲートに論理「高」電位が印加されると、該ト
ランジスタ１６はそのドレン−ソース回路に直流
電流が流れなければ、ドレン−ソース間電圧が零
に近付くような３極管動作領域すなわち非線形領
域に入る。従つて結合パツド１０に正電位が印加
されず、しかもトランジスタ１６が導通状態にさ
れると、パツド１０の電位が基準電位に接近して
随意回路４０が不時的且つ不用意に付勢される可
能性は大幅に低下する。ナンドゲート１８の第２
入力２２に接続された抵抗１９およびコンデンサ
２１を含む回路は、集積回路に電源電位V_DDが印
加された直後にナンドゲート１８の出力を「高」
状態にする働きをする。普通のナンドゲートは入
力電位が電源電位の1/2すなわちV_DD／２を超え
ると出力を「高」状態から「低」状態に変える。
コンデンサ２１は集積回路に電源が印加される前
は最初放電されているとすると、ナンドゲートの
第２入力２２の電位はV_DD｛１−exp（−ｔ／RC）｝
に従つて上昇する。抵抗１９の値をＲ、コンデン
サ２１の値をＣとしたとき、この第２入力２２の
電位は約0.7RCに等しい時間は論理「低」レベル
の範囲にある。0.7RC以上の期間にわたつて電源
電位が印加され、且つこの電位が継続して印加さ
れる限り、第２入力２２は論理「高」レベル状態
にある。従つて電源電位が印加されるとナンドゲ
ート１８は少なくとも0.7RCに等しい時間「高」
出力を示し、トランジスタ１６を導通させて、結
合パツド１０が浮動しているときは、その電位を
基準電位に引下げる。接続手段１７の電位が一旦
論理「低」レベルに低下すると、トランジスタ１
６とナンドゲート１８の回路は上述のように結合
パツド１０に正電位が印加されない限りこれを基
準電位に固定維持する。

このRC回路はその回路のラツチ作用の適正な
初期設定を行う。電源電位V_DDが印加されたとき
結合パツド１０が静電的に「高」レベル状態に帯
電していると、第１入力２３を介する帰還作用の
ためトランジスタ１６はターン・オンせず、遮断
状態に維持される。従つてナンドゲート１８を最
初制御するために上記のような第２入力２２が必
要である。

一方、結合パツド１０がV_DD母線に接続され、
電源電位が集積回路に印加されるときは、ナンド
ゲート１８は再び最初の「高」出力を発生してト
ランジスタ１６を導通させる。トランジスタ１６
の導通時のドレン−ソース間インピーダンスは充
分高く、接続手段１７の電位が論理「高」レベル
状態の範囲外に引出されないようになつている。
RCに等しい時間後ナンドゲートの第２入力２２
の電位もまた論理「高」レベル状態に達してその
出力を「低」レベル状態に引下げ、トランジスタ
１６を遮断する。トランジスタ１６はRC時定数
で決まる準備期間だけ電源からの電流を分路する
ことによりこの引下げ回路の電力消費を最小にす
る。これはナンドゲート１８が直流電力を消費し
ない相補型MOS回路に用いられたとき特に言え
る。

抵抗１９およびコンデンサ２１の各値はトラン
ジスタ１６の導通インピーダンスおよび結合パツ
ド１０および接続手段１７に付随する漂遊容量に
従つて決定すべきである。時定数RCの期間は導
通状態のトランジスタ１６のインピーダンスを介
して漂遊容量に貯えられた静電荷が論理「低」レ
ベルにまで放電される時間でなければならない。

第２図に示すRC遅延回路はナンドゲート１８
の第２入力２２に一時的に論理「低」電位を生成
する１手段にすぎず、最初集積回路に電力を印加
するとき特定の回路にリセツトパルスを与える電
力オン・リセツト（POR）回路からの反転信号
のような他の手段を用いてこの過渡的「低」電位
レベルを生成することもできるのは言うまでもな
い。

第４図の電圧と時間の関係を示す図は電源電位
V_DDの印加に対するRC回路およびPOR回路にお
けるナンドゲートの第２入力２２の電位の関係を
示す。曲線ａは電源電圧V_DDの印加を示し、曲線
ｂはコンデンサ２１の充電の結果としてのナンド
ゲートの第２入力２２の電位を示し、曲線ｃは
RC回路で発生される電位の代りに第２入力２２
に印加し得る反転PORパルスのタイミング関係
を示す。

＜他の実施例の説明＞ 第３図に示す他の実施例の回路は結合パツド１
０からナンドゲート１２とインバータ１４との直
列回路を介して随意回路４０を制御するもので、
この装置では随意回路４０に印加される制御電位
が第２図の回路で起り得るように電源電圧がない
とき「導通」レベルまで充電するのが防止され
る。接続手段１５におけるインバータ１４の出力
電位はその入力接続点１３、すなわちナンドゲー
ト１２の出力に「低」電位が印加され、且つ電源
電位が印加されるまで「低」レベル状態を保つ。

第２図の実施例と同様に２入力ナンドゲート１
２は制御回路として働き、その第１入力は結合パ
ツド１０およびクランプトランジスタ１６に接続
されており、そのトランジスタと共にその電位が
論理「低」レベルに設定されたとき再生ラツチを
形成する。トランジスタ１６の主導電路と直列に
抵抗７，７′が接続され、結合パツド１０を電源
電位に接続したとき、その電源電位が短絡すなわ
ち装荷されないように充分高いインピーダンスを
与えている。ナンドゲート１２の第２入力１１
は、電源が回路に印加されたとき最初のトランジ
スタ１６が確実にターン・オンするように一時的
または過渡的論理「低」レベルの電位を発生する
回路に接続され、その電位は電源電位が連続的に
印加される限り「高」レベルに留まつて、ナンド
ゲート１２が接続手段１７の入力電位によつて制
御されるようになつている。

結合パツド１０と接続手段１５との間のナンド
ゲート１２およびインバータ１４は結合パツド１
０に印加された電位を２回反転する働きをするか
ら、接続手段１５の論理レベルは結合パツド１０
に対して「真」である。

第３図の回路はPOR回路６からナンドゲート
入力１１の一時信号が引出されたとき、リセツト
機能が完結するまで随意回路４０が作動されない
ようにする。

以上この発明を図示の特定実施例について説明
したが、集積回路分野の当業者にとつてこの発明
の技術的範囲内で種々の改変をなすことは容易で
あるから、特許請求の範囲はそのように解釈すべ
きである。例えばクランプトランジスタ１６はバ
イポーラ装置とすることもできるし、ナンドゲー
トの過渡入力電位はワンシヨツト・マルチバイブ
レータによつて生成することもできる。さらにク
ランプ・トランジスタをV_DDと制御端子との間に
接続して制御端子を基準電位でなく電源電位にク
ランプするようにすることもできる。この場合は
２入力ナンドゲートを２入力ノアゲートに置換
し、制御電位すなわちゲート電位が基準電位に移
行すると導通する形式のクランプ・トランジスタ
を用いる。

【図面の簡単な説明】

第１図は従来の引下げ回路を示す図、第２図お
よび第３図はこの発明の実施例を示す回路図、第
４図は第１図および第２図の回路の回路点の相対
電位関係を示す電圧−時間図である。 ２０……第１電源端子、V_DD……第２電源端
子、１０……入力結合パツド、１６……トランジ
スタ、１７……第２の接続手段、１８……制御回
路、２２……第２入力、２３……第１入力。

Claims (1)

1. 【特許請求の範囲】 １ 第１の電源端子および第２の電源端子と； 使用状態によつては非接続状態に置かれる可能
   性のある入力結合パツドと； 第１の電極と第２の電極と制御電極と上記第１
   の電極と第２の電極との間の主導電路とを有し、
   上記制御電極と第１の電極との間に上記主導電路
   の導通状態を制御する電位が供給されるトランジ
   スタと； このトランジスタの第１の電極を上記第１の電
   源端子に接続する第１の接続手段および第２の電
   極を上記入力結合パツドに接続する第２の接続手
   段と； 上記トランジスタの制御電極に接続された出力
   と、上記入力結合パツドに接続された第１入力
   と、第２入力とを具えた制御回路とからなり； 上記制御回路は、その第１入力が接続された上
   記入力結合パツドの電位が上記第１電源端子の電
   位に接近するとその出力に上記トランジスタを導
   通させる電位を持つた信号を発生し、上記第２電
   源端子に電位が印加されると、上記第２入力に予
   め定められた信号が供給されて上記第１入力に印
   加される電位には関係なく上記出力に予め定めら
   れた期間上記トランジスタを導通させる電位を持
   つた信号を発生し、 また、上記トランジスタの主導電路が導通状態
   にあるときの上記入力結合パツドから上記第１の
   接続手段、トランジスタの主導電路および第２の
   接続手段を経て第１の電源端子に至る導電路の全
   インピーダンスは、上記第２の電源端子の電位が
   上記予め定められた期間上記入力結合パツドに供
   給されても、上記制御回路の第１入力の電位は、
   上記制御回路が上記トランジスタを導通させる出
   力を発生することが出来ないレベルに維持される
   のに充分高い値となるように設定されている、 上記入力結合パツドが非接続状態にあるとき、
   それが帯電して当該入力結合パツドが不所望な電
   位を呈するのを防止するように構成された集積回
   路。