JPH0621324A - 半導体装置の入出力保護回路 - Google Patents
半導体装置の入出力保護回路Info
- Publication number
- JPH0621324A JPH0621324A JP4195981A JP19598192A JPH0621324A JP H0621324 A JPH0621324 A JP H0621324A JP 4195981 A JP4195981 A JP 4195981A JP 19598192 A JP19598192 A JP 19598192A JP H0621324 A JPH0621324 A JP H0621324A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- voltage
- output
- output pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 入出力ピンに所要の電圧よりも一定以上の電
圧が加わったときに半導体装置に生じるラッチアップを
防止して、半導体装置の破損を防止する入出力保護回路
を得る。 【構成】 入出力ピン１に所要の電圧（ＶDD）より一定
以上の電圧が印加された状態を検出する回路２と、この
検出された信号に基づいて出力バッファ９を動作させ、
トランジスタ１０をＯＮさせて入出力ピン１を低電位源
に接続する回路（ＡＮＤ回路）８とを備える。入出力ピ
ン電圧検出回路２は、トランジスタ３，４の電圧降下を
利用することで、入出力ピンの電圧に応じて出力レベル
が変化され、一定電圧以上のときにＡＮＤ回路８をＯＮ
させる。
圧が加わったときに半導体装置に生じるラッチアップを
防止して、半導体装置の破損を防止する入出力保護回路
を得る。 【構成】 入出力ピン１に所要の電圧（ＶDD）より一定
以上の電圧が印加された状態を検出する回路２と、この
検出された信号に基づいて出力バッファ９を動作させ、
トランジスタ１０をＯＮさせて入出力ピン１を低電位源
に接続する回路（ＡＮＤ回路）８とを備える。入出力ピ
ン電圧検出回路２は、トランジスタ３，４の電圧降下を
利用することで、入出力ピンの電圧に応じて出力レベル
が変化され、一定電圧以上のときにＡＮＤ回路８をＯＮ
させる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の入出力保護
回路に関し、特に入出力ピンに電源電圧（ＶDD電圧）よ
りも一定以上の電圧が加わることを防止して半導体装置
の内部回路の破損を防止する半導体装置の入出力保護回
路に関する。
回路に関し、特に入出力ピンに電源電圧（ＶDD電圧）よ
りも一定以上の電圧が加わることを防止して半導体装置
の内部回路の破損を防止する半導体装置の入出力保護回
路に関する。
【０００２】
【従来の技術】従来の半導体装置の入出力保護回路とし
て図３に示す回路が利用されている。この回路は、Ｎch
トランジスタ１０とＰchトランジスタ１１を直列接続し
て出力バッファ９を構成し、その接続点に入出力ピン１
を接続し、各ゲートを内部回路の出力信号線に接続して
いる。この回路では、各トランジスタで構成されるダイ
オードを利用してＶDD電圧以上の電圧をリークさせ、こ
の電圧が内部回路に加えられることを防止する。
て図３に示す回路が利用されている。この回路は、Ｎch
トランジスタ１０とＰchトランジスタ１１を直列接続し
て出力バッファ９を構成し、その接続点に入出力ピン１
を接続し、各ゲートを内部回路の出力信号線に接続して
いる。この回路では、各トランジスタで構成されるダイ
オードを利用してＶDD電圧以上の電圧をリークさせ、こ
の電圧が内部回路に加えられることを防止する。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
の入出力保護回路では、入出力ピン１にＶDD電圧以上の
電圧が加わった場合に各トランジスタ１０，１１で構成
される保護ダイオードが動作し、入出力ピンを保護して
いるが、この保護ダイオードからリークされる電流が半
導体装置の内部回路に流れたときに、これが原因して半
導体装置にラッチアップが発生し、半導体装置を破損す
るおそれがあるという問題点があった。本発明の目的
は、半導体装置の内部回路にリーク電流が流れないよう
にした入出力保護回路を提供することにある。
の入出力保護回路では、入出力ピン１にＶDD電圧以上の
電圧が加わった場合に各トランジスタ１０，１１で構成
される保護ダイオードが動作し、入出力ピンを保護して
いるが、この保護ダイオードからリークされる電流が半
導体装置の内部回路に流れたときに、これが原因して半
導体装置にラッチアップが発生し、半導体装置を破損す
るおそれがあるという問題点があった。本発明の目的
は、半導体装置の内部回路にリーク電流が流れないよう
にした入出力保護回路を提供することにある。
【０００４】
【課題を解決するための手段】本発明は、入出力ピンに
所要の電圧より一定以上の電圧が印加された状態を検出
する回路と、この検出された信号に基づいて入出力ピン
につながる出力バッファを動作させ、入出力ピンを低電
位源に接続する回路とを備える。
所要の電圧より一定以上の電圧が印加された状態を検出
する回路と、この検出された信号に基づいて入出力ピン
につながる出力バッファを動作させ、入出力ピンを低電
位源に接続する回路とを備える。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例の回路図である。入出力
ピン１は直列接続したＮchトランジスタ１０とＰchトラ
ンジスタ１１で構成される出力バッファ９に接続され、
Ｐchトランジスタ１１のゲートは内部回路の出力信号線
に接続される。又、Ｎchトランジスタ１０のゲートはＡ
ＮＤ回路８の出力に接続されており、このＡＮＤ回路８
の一方の入力は内部回路の出力信号線に接続される。
又、ＡＮＤ回路８の他方の入力は、入出力ピン電圧検出
回路２を介して前記入出力ピン１に接続される。この入
出力ピン電圧検出回路２は、２つのＮchトランジスタ３
と、１つのＰchトランジスタ４と、インバータ６を直列
接続し、かつインバータ６の入力にプルダウン抵抗５を
接続した回路構成とされている。
る。図１は本発明の第１実施例の回路図である。入出力
ピン１は直列接続したＮchトランジスタ１０とＰchトラ
ンジスタ１１で構成される出力バッファ９に接続され、
Ｐchトランジスタ１１のゲートは内部回路の出力信号線
に接続される。又、Ｎchトランジスタ１０のゲートはＡ
ＮＤ回路８の出力に接続されており、このＡＮＤ回路８
の一方の入力は内部回路の出力信号線に接続される。
又、ＡＮＤ回路８の他方の入力は、入出力ピン電圧検出
回路２を介して前記入出力ピン１に接続される。この入
出力ピン電圧検出回路２は、２つのＮchトランジスタ３
と、１つのＰchトランジスタ４と、インバータ６を直列
接続し、かつインバータ６の入力にプルダウン抵抗５を
接続した回路構成とされている。
【０００６】この回路の動作を説明する。先ず入出力ピ
ン１にある値の電圧Ｘ〔ｖ〕が加わるとする。この電圧
は入出力ピン電圧検出回路２に入力され、２つのＮchト
ランジスタ３により２倍のＶTn分の電圧が降下し、Ａ点
の電圧はＸ−２ＶTN〔ｖ〕になる。次に、Ｐchトランジ
スタ４にＡ点での電圧が入力されるが、Ｘ−２ＶTN≧Ｖ
DD−ＶTPの場合にはＰchトランジスタ４はＯＦＦとな
り、Ｂ点ではプルダウン抵抗５により論理値は“Ｌ”に
なる。逆に、Ｘ−２ＶTN＜ＶDD−ＶTpの場合にはＰchト
ランジスタ４はＯＮとなり、Ｂ点での論理値は“Ｈ”に
なる。Ｂ点での論理値はインバータ６で反転され、Ｃ点
ではＸ−２ＶTN≧ＶDD−ＶTPの場合に論理値は“Ｈ”に
なり、Ｘ−２ＶTN＜ＶDD−ＶTPの場合に論理値は“Ｌ”
になる。
ン１にある値の電圧Ｘ〔ｖ〕が加わるとする。この電圧
は入出力ピン電圧検出回路２に入力され、２つのＮchト
ランジスタ３により２倍のＶTn分の電圧が降下し、Ａ点
の電圧はＸ−２ＶTN〔ｖ〕になる。次に、Ｐchトランジ
スタ４にＡ点での電圧が入力されるが、Ｘ−２ＶTN≧Ｖ
DD−ＶTPの場合にはＰchトランジスタ４はＯＦＦとな
り、Ｂ点ではプルダウン抵抗５により論理値は“Ｌ”に
なる。逆に、Ｘ−２ＶTN＜ＶDD−ＶTpの場合にはＰchト
ランジスタ４はＯＮとなり、Ｂ点での論理値は“Ｈ”に
なる。Ｂ点での論理値はインバータ６で反転され、Ｃ点
ではＸ−２ＶTN≧ＶDD−ＶTPの場合に論理値は“Ｈ”に
なり、Ｘ−２ＶTN＜ＶDD−ＶTPの場合に論理値は“Ｌ”
になる。
【０００７】そして、このＣ点の信号は内部回路の出力
信号線７とＡＮＤ回路８を介して、出力バッファ９のＮ
chトランジスタ１０に伝えられる。したがって、Ｘ−２
ＶTN≧ＶDD−ＶTPの場合には、出力バッファ９のＮchト
ランジスタ１０がＯＮになるため、入出力ピン１の電圧
が降下する。ここで仮に、ＶTh＝ 0.6ｖ，ＶTP＝ 0.6
ｖ，ＶDD＝ 5.0ｖとした場合、 5.6ｖ以上の電圧が入出
力ピン１に加わった場合、出力バッファ９のＮchトラン
ジスタ１０がＯＮになり入出力ピン１を接地側に接続さ
せ、入出力ピン１に加わる電圧を降下させる。したがっ
て、出力バッファ９を構成するトランジスタ１０，１１
を通して内部回路にリーク電流が流れることはなく、こ
のリーク電流が原因とされるラッチアップを防止するこ
とができ、半導体装置の破損を有効に防止することがで
きる。
信号線７とＡＮＤ回路８を介して、出力バッファ９のＮ
chトランジスタ１０に伝えられる。したがって、Ｘ−２
ＶTN≧ＶDD−ＶTPの場合には、出力バッファ９のＮchト
ランジスタ１０がＯＮになるため、入出力ピン１の電圧
が降下する。ここで仮に、ＶTh＝ 0.6ｖ，ＶTP＝ 0.6
ｖ，ＶDD＝ 5.0ｖとした場合、 5.6ｖ以上の電圧が入出
力ピン１に加わった場合、出力バッファ９のＮchトラン
ジスタ１０がＯＮになり入出力ピン１を接地側に接続さ
せ、入出力ピン１に加わる電圧を降下させる。したがっ
て、出力バッファ９を構成するトランジスタ１０，１１
を通して内部回路にリーク電流が流れることはなく、こ
のリーク電流が原因とされるラッチアップを防止するこ
とができ、半導体装置の破損を有効に防止することがで
きる。
【０００８】次に本発明の第２実施例を図２を参照して
説明する。ここでは、入出力ピン電圧検出回路２の出力
段にプルアップ抵抗１２を接続している点が第１実施例
の回路とは相違している。この回路によれば、先ず入出
力ピン１にある値の電圧Ｘ〔ｖ〕が加わり、この電圧が
入出力ピン電圧検出回路２に入力されると、２つのＮch
トランジスタ３により２倍のＶTN分の電圧が降下し、Ａ
点での電圧はＸ−２ＶTN〔ｖ〕になる。
説明する。ここでは、入出力ピン電圧検出回路２の出力
段にプルアップ抵抗１２を接続している点が第１実施例
の回路とは相違している。この回路によれば、先ず入出
力ピン１にある値の電圧Ｘ〔ｖ〕が加わり、この電圧が
入出力ピン電圧検出回路２に入力されると、２つのＮch
トランジスタ３により２倍のＶTN分の電圧が降下し、Ａ
点での電圧はＸ−２ＶTN〔ｖ〕になる。
【０００９】次に、Ｐchトランジスタ４にＡ点での電圧
が入力されるが、Ｘ−２ＶTN≧ＶDD−ＶTPの場合にはＰ
chトランジスタ４はＯＦＦとなり、Ｂ点ではプルダウン
抵抗５により論理値は“Ｌ”になる。逆に、Ｘ−２ＶTN
＜ＶDD−ＶTPの場合にはＰchトランジスタ４はＯＮにな
り、Ｂ点での論理値は“Ｈ”になる。Ｂ点での論理値は
インバータ６で反転され、Ｃ点ではＸ−２ＶTN≧ＶDD−
ＶTPの場合に論理値は“Ｈ”となり、Ｘ−２ＶTN＜ＶDD
−ＶTPの場合に論理値は“Ｌ”になる。Ｃ点ではプルア
ップ抵抗１２により、“Ｈ”になる場合には第１実施例
よりも高速動作する。このＣ点での信号は内部回路の出
力信号線７とＡＮＤ回路８を介して出力バッファ９のＮ
chトランジスタ１０に入力される。したがって、Ｘ−２
ＶTN≧ＶDD−ＶTPの場合、出力バッファ９のＮchトラン
ジスタ１０がＯＮになるため入出力ピン１の電圧が降下
する。
が入力されるが、Ｘ−２ＶTN≧ＶDD−ＶTPの場合にはＰ
chトランジスタ４はＯＦＦとなり、Ｂ点ではプルダウン
抵抗５により論理値は“Ｌ”になる。逆に、Ｘ−２ＶTN
＜ＶDD−ＶTPの場合にはＰchトランジスタ４はＯＮにな
り、Ｂ点での論理値は“Ｈ”になる。Ｂ点での論理値は
インバータ６で反転され、Ｃ点ではＸ−２ＶTN≧ＶDD−
ＶTPの場合に論理値は“Ｈ”となり、Ｘ−２ＶTN＜ＶDD
−ＶTPの場合に論理値は“Ｌ”になる。Ｃ点ではプルア
ップ抵抗１２により、“Ｈ”になる場合には第１実施例
よりも高速動作する。このＣ点での信号は内部回路の出
力信号線７とＡＮＤ回路８を介して出力バッファ９のＮ
chトランジスタ１０に入力される。したがって、Ｘ−２
ＶTN≧ＶDD−ＶTPの場合、出力バッファ９のＮchトラン
ジスタ１０がＯＮになるため入出力ピン１の電圧が降下
する。
【００１０】このように、この実施例では、Ｃ点にプル
アップ抵抗１２を設けているので、保護回路が高速動作
することになり、第１実施例よりも半導体装置の破損防
止効果を高めることができる。この実施例においても、
ＶTN＝ 0.6ｖ，ＶTP＝ 0.6ｖ，ＶDD＝ 5.0ｖとした場合
には、 5.6ｖ以上の電圧が入出力ピン１に加わった場合
に、出力バッファ９のＮchトランジスタ１０がＯＮにな
り、入出力ピン１に加わる電圧を降下させる。
アップ抵抗１２を設けているので、保護回路が高速動作
することになり、第１実施例よりも半導体装置の破損防
止効果を高めることができる。この実施例においても、
ＶTN＝ 0.6ｖ，ＶTP＝ 0.6ｖ，ＶDD＝ 5.0ｖとした場合
には、 5.6ｖ以上の電圧が入出力ピン１に加わった場合
に、出力バッファ９のＮchトランジスタ１０がＯＮにな
り、入出力ピン１に加わる電圧を降下させる。
【００１１】
【発明の効果】以上説明したように本発明は、入出力ピ
ンに電源電圧より一定電圧以上の電圧が加わった場合、
出力バッファのトランジスタをＯＮさせて入出力ピンに
加わっている電圧を降下させるので、ラッチアップの発
生を防ぎ、半導体装置の破損を防止できるという効果を
有する。
ンに電源電圧より一定電圧以上の電圧が加わった場合、
出力バッファのトランジスタをＯＮさせて入出力ピンに
加わっている電圧を降下させるので、ラッチアップの発
生を防ぎ、半導体装置の破損を防止できるという効果を
有する。
【図１】本発明の入出力保護回路の第１実施例の回路図
である。
である。
【図２】本発明の第２実施例の回路図である。
【図３】従来の入出力保護回路の一例の回路図である。
１ 入出力ピン ２ 入出力ピン電圧検出回路 ３ Ｎchトランジスタ ４ Ｐchトランジスタ ６ インバータ ７ 出力信号線 ８ ＡＮＤ回路 ９ 出力バッファ １０ Ｎchトランジスタ １１ Ｐchトランジスタ
Claims (1)
- 【請求項１】 入出力ピンを出力バッファを介して内部
回路に接続してなる半導体装置において、前記入出力ピ
ンに所要の電圧より一定以上の電圧が印加された状態を
検出する回路と、この検出された信号に基づいて前記出
力バッファを動作させ、入出力ピンを低電位源に接続す
る回路とを備えることを特徴とする半導体装置の入出力
保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4195981A JPH0621324A (ja) | 1992-06-30 | 1992-06-30 | 半導体装置の入出力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4195981A JPH0621324A (ja) | 1992-06-30 | 1992-06-30 | 半導体装置の入出力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621324A true JPH0621324A (ja) | 1994-01-28 |
Family
ID=16350228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4195981A Pending JPH0621324A (ja) | 1992-06-30 | 1992-06-30 | 半導体装置の入出力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621324A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275328B1 (ko) * | 1997-06-30 | 2000-12-15 | 김영환 | 출력장치 |
| CN105116814A (zh) * | 2015-09-28 | 2015-12-02 | 季春 | 一种编程器高速io与高压保护电路 |
-
1992
- 1992-06-30 JP JP4195981A patent/JPH0621324A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100275328B1 (ko) * | 1997-06-30 | 2000-12-15 | 김영환 | 출력장치 |
| CN105116814A (zh) * | 2015-09-28 | 2015-12-02 | 季春 | 一种编程器高速io与高压保护电路 |
| CN105116814B (zh) * | 2015-09-28 | 2017-11-10 | 季春 | 一种编程器高速io与高压保护电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5629634A (en) | Low-power, tristate, off-chip driver circuit | |
| EP0141681B1 (en) | Test input multiplexing circuit | |
| JPH09246942A (ja) | 半導体出力回路 | |
| US20080111606A1 (en) | Set/reset latch with minimum single event upset | |
| US6809565B2 (en) | Semiconductor device | |
| JPH01317022A (ja) | 電源切り換え回路 | |
| US5101119A (en) | CMOS type input buffer circuit for semiconductor device and semiconductor device with the same | |
| US5672982A (en) | Semiconductor integrated circuit | |
| JP2959449B2 (ja) | 出力回路 | |
| US4980792A (en) | BiCMOS power transition circuit | |
| US6888377B2 (en) | Duo-mode keeper circuit | |
| US4706159A (en) | Multiple power supply overcurrent protection circuit | |
| JPH0621324A (ja) | 半導体装置の入出力保護回路 | |
| US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
| EP0459457A2 (en) | Output driver | |
| US6292041B1 (en) | Circuit and method for limiting subthreshold leakage | |
| JP3557694B2 (ja) | 出力回路 | |
| JPH11281714A (ja) | 半導体装置の入力回路及びその半導体装置 | |
| TWI658667B (zh) | 驅動電路 | |
| JP2798510B2 (ja) | 半導体集積回路 | |
| JPH0448277A (ja) | 半導体集積回路 | |
| KR100278268B1 (ko) | 반도체메모리소자의출력전압천이검출장치 | |
| JPS61173518A (ja) | 信号断検出回路 | |
| JP2712411B2 (ja) | テスト回路 | |
| JPH07154236A (ja) | 半導体集積回路装置 |