-
-
Schaltungsanordnung zum Schutz von auf einem Halbleiter-Chip integrierten
MOS-Schaktkreisen Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Schutz
von auf einem Halbleiter-Ohip integrierten MOS-Schaltkreisen vor Zerstörung wegen
fehlerhafter den MOS-Schaltkreisen zugeführter Signale.
-
Integrierte MOS-Schaltkreise können auf mehrere Arten gegen Zerstörung
durch fehlerhafte Signale geschützt werden. Unter Signalen werden dabei die von
den MOS-Schaltkreisen zu verarbeitenden Nutzsignale und die den MOS-Schaltkreisen
zugeführten Takt signale verstanden.
-
Zum Beispiel können die gefährdeten Schaltungsteile des MOS-Schaltkreises,
die von mehreren Takt signalen gespeist werden, durch zusätzliche Schaltungen geschützt
werden, die niederohmige Strompfade bei Gefahr auftrennen. Jedoch werden dann solche
zusätzliche Schutzschaltungen an vielen Stellen gebraucht und vergrößern damit die
für den Schaltkreis erforderliche Ohip-Fläche.
-
In gefährdete Schaltung steile können auch den Strom begrenzende Widerstände
(MOS-Dioden) eingeschaltet werden, die die Zerstörung von Schaltungsteilen verhindern.
Strombegrenzende Widerstände begrenzen aber auch die Auf- und Entladeströme für
die Kapazitäten des MOS-Schaltkreises und vermindern dadurch die Schaltgeschwndigkeiten.
-
Alle Takte bis auf den Start- oder Auslösetakt können im Schaltkreis
selbst erzeugt werden. Durch geeignete Dimensionierung lassen sich fehlerhaft auftretende
Takte vermeiden. Eine Erzeugung aller Takte im Schaltkreis bedeutet aber eine erhebliche
Verzögerungszeit in der Verarbeitung der Nutzsignale und große Anforderungen an
die Toleranzen.
-
Außerdem ist die Struktur solcher Taktsteuerllugen im allgemeinen
sehr mpliziert.
-
Aufgabe der Erfindung ist es, eine Schaltungsanordnung zum Schutz
von auf einem Halbleiter-Chip integrierten NOS-Schaltkreisen anzugeben, die einfach
aufgebaut ist und eine geringe Fläche auf dem Chip benötigt. Diese Aufgabe wird
dadurch gelöst, daß m»zischen der dem Halbleiter-Ohip zugefi#iirten Versorgungsspannung
und den Versorgungsspannungsanschlüssen der auf dem Halbleiter-Chip integrierten
NOS-Schaltkreise ein normalerweise leitender MOS-Transistor (Schutztransistor) mit
seiner gesteuerten Strecke angeordnet ist, daß die Transistorkonstante W/L dieses
Schutztransistors so gewählt ist, daß er im leitenden Zustand einen kleinen Widerstandswert
hat und daß auf dem Halbleiter-Cbip eine Steuerschaltung vorgesehen ist, die bei
einer ungewünschten Kombination der Signale an den Steuereingang des Schutztransistors
eine Spannung anlegt, die diesen in den Sperrzustand überfuhrt, Vorteilhafterweise
wird der Schutztransistor auf dem Chip derart angeordnet, daß er weitgehend parallel
zum Chiprand verläuft. Dadurch wird ein großer NOS-Transistor erzeugt, der im leitenden
Zustand einen kleinen Widerstandswert hat.
-
Als Steuerschaltung kann ein Verstärker vorgesehen werden, der die
von dem Schutztransistor an die NOS-Schaltkreise weitergegebene Versorgungsspannung
mit einer Referenzspannung vergleicht und bei Erreichen der Referenz spannung den
Schutztransistor sperrt.
-
Eine andere Möglichkeit einer Steuerschaltung besteht in einem logischen
SchaltkrelsS dem die zu überprüfenden Signale zugeführt werden und der bei einer
bestimmten durch den Schaltkreis festgelegten kombination der Signale eine den Schutztransistor
sperrende Spannung erzeugt.
-
Anhand von Ausführungsbeispielen, die in den Figuren dargestellt sind,
wird die Erfindung weiter erläutert.
-
Es zeigen Fig. 1 einen Schutztransistor gesteuert von einem logischen
Schaltkreis, Fig. 2 einen Schutztransistor gesteuert von einem Verstärker, Fig.
3 eine Steuerschaltung, die aus einem logischen Schaltkreis besteht, Fig. 4 eine
Steuerschaltung, die aus einem Verstärker besteht, Fig. 5 eine schematische Darstellung
der anordnung des Schutz transistors auf einem Ralbleiter-Chip.
-
Anstelle vieler Schutzschaltungen für verschiedene Schaltungsteile
der MOS-Schaltkreise besteht die erfindungsgemäße Schaltungsanordnung aus einer
einzigen Schaltungsanordnung. Sie ist aus einem Schutztransistor und einer Steuerschaltung
aufgebaut.
-
Die gesteuerte Strecke des Schutztransistors, der ein großer NOS-Transistor
ist, ist in der Versorgungsspannungszuleitung angeordnet. Bei Gefahr wird dann der
Schutztransistor durch die Steuerschaltung gesperrt. Da alle Ströme eines MOS-Schaltkreises
über diese Leitung laufend ist mit dieser i4aßnahme der gesamte Schaltkreis geschützt.
-
In Pige 1 ist der Schutztransistor mit BE bezeichnet. Die gesteuerte
Strecke des Schutztransistors MS liegt zwischen der Versorgungsspannungsquelle VSS
und der Versorgungsspannung VSSX, die an einen MOS-Schaltkreis SCK weitergegeben
wird, der an der Versorgungsspannung VDD liegt. Über der gesteuerten Strecke des
Schutztransistors I# liegt die Spannung UDS, es
fließt der Strom
ID. An den Steuereingang A des Schutztransistors MS wird eine Steuerschaltung angeschaltet,
die in Fig. 1 aus einem logischen Schaltkreis LS besteht.
-
Dem logischen Schaltkreis LS werden an den Eingängen Ei bis EN Signale
zugeführt, die auch dem MOS-Schaltkreis -angeboten werden.
-
Der logische Schaltkreis LS ist derart aufgebaut, daß er an seinem
Ausgang eine Spannung UGS, die den Transistor 145 sperrt, abgibt, wenn eine Kombination
der Signale Ei bis EN vorliegt, die den MOS-Schaltkreis gefährdet. In einem solchen
Falle wird also der Schutztransistor Iff in den gesperrten Zustand überführt und
damit der MOS-Schaltkreis von der Versorgungsspannungsquelle VSS getrennt. Normalerweise
liefert der logische Schaltkreis LS eine Spannung an den Steuereingang des Schutztransistors
MS, die diesen im leitenden Zustand hält.
-
In Fig. 2 ist wiederum ein Schutztransistor MS vorgesehen, der in
derselben Weise zwischen der Versorgungsspannungsquelle VSS und der dem NOS-Schaltkreis
angebotenen Spannung VSSX geschaltet ist. Am Steuereingang des Schutztransistors
MS liegt jedoch ein Verstärker V. Diesem Verstärker V wird an einem Eingang eine
Referenzspannung VR zugeleitet, an einem anderen Eingang die Spannung VSSX. Der
Verstärker V vergleicht diese Spannungen. Sobald der Strom ID durch den Schutztransistor
FIS einen vorgegebenen Grenzwert überschreitet, übersteigt die Spannung VSSX die
Referenzspannung VR. Dadurch reduziert der Verstärker V die Spannung UGS, so daß
der Schutztransistor MS gesperrt wird. Damit ist wiederum der MOS-Schaltkreis geschützt.
-
Eine mögliche Realisierung des logischen Schaltkreises der Fig. 1
ergibt sich aus Fig. 3. Er ist in bekannter Weise aufgebaut, so daß auf seine Funktion
nicht weiter eingegangen werden muß. Mit dem logischen Schaltkreis wird folgende
logische Funktion realisiert:
= (E1#. E2 . E3) + (E3 . E4) +(E4
~ B5) Wenn die angegebene logische Funktion erfüllt ist, erscheint am Ausgang A
des logischen Schaltkreises eine Spannung UGS, die den Schutztransistor 115 sperrt.
M1 bis 147 sind MOS-Transistoren, VDD ist eine weitere Versorgungsspannung.
-
Eine mögliche Realisierung der Steuerschaltung der Fig. 2 ist in Fig.
4 gezeigt. Mit 118 bis M11 sind wiederum MOS-Transistoren bezeichnet, VSU ist eine
Versorgungsspannung.
-
Im normalen Zustand, wenn der Schutztransistor 115 leitend gesteuert
ist, ist der Transistor M10 im leitenden Zustand und es fließt ein Strom IST über
den Transistor 118. Wenn nun in der bei Fig. 2 beschriebenen Weise die Spannung
VSSX angehoben wird, fängt der transistor 119 an zu leiten und die Spannung am Punkt
A wird heraufgesetzt. Dadurch wird der Schutztransistor MS gesperrt.
-
Die in Fig. 3 und Fig. 4 gezeigten Steuerschaltungen sind mögliche
Ausführungsformen. Je nachdem, welche Signalkombinationen als schädlich angesehen
werden, wird die Schaltung der Fig. 3 anders aussehen, ebenso ist eine andere Ausführung
der Schaltungsanordnung der Fig. 4 durchaus möglich. Somit kann durch geeignete
Bemessungen der Steuerschaltung erreicht werden, daß der Schutztransistor anspricht,
wenn ein Grenzwert entweder durch einen kurzzeitigen Spitzenstrom oder durch einen
zeitlichen I4ittelwert des Stromes überschritten wird.
-
Ebenso kann durch entsprechende Bemessung eine noch ungefährliche
zeitliche Überlappung kritischer Takt signale zugelassen werden.
-
Um einen möglichst kleinen Spannungsabfall UDS am Schutztransistor
MS im Normalbetrieb zu erhalten, muß der Schutztransistor im leitenden Zustand einen
möglichst kleinen Widerstandswert haben0 Das bedeutet, daß die Transistorkonstante
W/L
einen großen Wert haben muß. W ist dabei die Breite des Kanals, L die Länge des
Kanals des MOS-Transistors.
-
W kann z. B. 10 OOO/u, L z. B. 8 /u sein. Der MOS-Schutztransistor
wird also sehr groß sein und damit sein Drain-Source-Widerstand sehr klein, z. B.
45L . Für einen so großen Transistor ist es günstig, wenn er am Chiprand untergebracht
wird. Dies ist in Fig. 5 dargestellt. Das Halbleiter-Chip wird mit GH bezeichnet.
Es ist in Fig. 5 nur gezeigt, wie der Schutztransistor auf dem Halbleiter-Chip CH
untergebracht werden kann. Der Schutztransistor MS nimmt einen Bereich 3, der am
Rand des Chips OH liegt, ein. Dieser Bereich ist mit einer durchgezogenen Linie
umfahren. Er liegt parallel zum Chiprand. Der Bereich 3 ist in drei, für den Aufbau
eines MOS-Transistors notwendige Teilbereiche unterteilt. Im ersten Teilbereich
(gestrichelt) befindet sich die Source S des IIOS-Transistors; sie ist mit dem Anschluß
VSS für die Versorgungsspannungsquelle verbunden. Im zweiten Teilbereich (gestrichelt)
ist die Drain D des MOS-Transistors angeordnet, an der die Spannung VSSX abgegeben
wird. Zwischen diesen beiden Teilbereichen verläuft dann der Kanal des MOS-Transistors,
über dem der Steuereingang G angeordnet ist. Die auszgezogenen Teilbereiche sind
Kontaktflächen, die z. B. für Testzwecke verwendet werden können. Auf eine genauere
Erläuterung des Aufbaus eines NOS-Transistors braucht nicht eingegangen zu werden,
da dieser aus dem Stand der Technik entnommen werden kann. Aus Fig. 5 ergibt sich
aber klar, daß die Breite des Kanals sehr groß ist im Verhältnis zur Länge des Kanals.
-
Innerhalb des von dem Schutztransistor 115 eingenommenen Bereichs
des Chips CH ist dann der NOS-Schaltkreis angeordnet.
-
Da der Anschluß für die Spannung VSSX nach innen liegt, besteht eine
günstige Verbindungsmöglichkeit mit dem MOS-Schaltkreis.
-
4 Patentansprüche 5 Figuren