DE4131237A1 - Ausgangspufferschaltung und betriebsverfahren fuer dieselbe - Google Patents

Ausgangspufferschaltung und betriebsverfahren fuer dieselbe

Info

Publication number
DE4131237A1
DE4131237A1 DE4131237A DE4131237A DE4131237A1 DE 4131237 A1 DE4131237 A1 DE 4131237A1 DE 4131237 A DE4131237 A DE 4131237A DE 4131237 A DE4131237 A DE 4131237A DE 4131237 A1 DE4131237 A1 DE 4131237A1
Authority
DE
Germany
Prior art keywords
logic level
output
input signal
charging
buffer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4131237A
Other languages
English (en)
Other versions
DE4131237C2 (de
Inventor
Satoshi Kumaki
Shinichi Uramoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4131237A1 publication Critical patent/DE4131237A1/de
Application granted granted Critical
Publication of DE4131237C2 publication Critical patent/DE4131237C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

Die Erfindung bezieht sich auf eine Ausgangspufferschaltung und im besonderen auf die Verringerung des Stromverbrauches einer Ausgangspufferschaltung.
Die Ausgänge verschiedener Schaltungen wie etwa logischer Schaltungen und Speicherschaltungen sind mit Ausgangspuffer­ schaltungen versehen, um deren Laststeuerfähigkeit zu erhöhen. Fig. 7 ist ein Schaltbild, das ein Beispiel der Schaltungs­ konfiguration einer herkömmlichen Pufferschaltung zeigt.
Wie Fig. 7 zeigt, hat eine Ausgangspufferschaltung 10a einen Eingangsanschluß 13, der Signale von verschiedenen Schaltungen aufnimmt, und einen Ausgangsanschluß 14 zur Erzeugung von Ausgangssignalen. Eine externe Last 20 ist mit dem Ausgangs­ anschluß 14 verbunden. Die Ausgangspufferschaltung 10a weist einen durch einen PMOS-Transistor gebildeten Hochziehtransistor und einen durch einen NMOS-Transistor gebildeten Absenk­ transistor auf. Der Hochziehtransistor 11 ist zwischen den Stromversorgungssanschluß 15 und den Ausgangsanschluß 14 geschaltet. Ein Absenktransistor 12 ist zwischen den Masseanschluß und den Ausgangsanschluß 14 geschaltet. Die Gates des Hochziehtransistors 11 und des Absenktransistors 12 sind mit einem Eingangsanschluß 13 verbunden. Die externe Last 20 weist eine externe Lastkapazität 21 und einen externen Lastwiderstand 22 auf.
Wenn das an den Eingangsanschluß 13 angelegte Signal "L" (niedriger Pegel) ist, wird der Hochziehtransistor 11 eingeschaltet und der Absenktransistor 12 ausgeschaltet. Im Ergebnis nimmt das vom Ausgangsanschluß 14 abgenommene Signal "H" (hohen logischen Pegel) an, und die externe Lastkapazität 21 wird aufgeladen. Wenn das an den Eingangsanschluß 13 angelegte Signal auf "H" ist, wird der Hochziehtransistor 11 ausgeschaltet und der Absenktransistor 12 eingeschaltet. Im Ergebnis dessen fällt das vom Ausgangsanschluß 14 abgenommene Signal auf "L" ab, und die externe Lastkapazität 21 wird entladen.
Der Hochziehtransistor 11 und der Absenktransistor 12 sind normalerweise 10-mal so groß wie der kleinste Transistor in einer integrierten Halbleiterschaltung, so daß die Laststeuerkapazität ansteigt.
Wie oben erwähnt, fließen in einer herkömmlichen Ausgangspuf­ ferschaltung der Aufladestrom und der Entladestrom für eine externe Lastkapazität 21 durch den Hochziehtransistor 11 oder den Absenktransistor 12, was das Problem aufwirft, daß infolge von Wärmeverlusten am Transistorwiderstand der Stromverbrauch ansteigt.
Es ist Aufgabe der Erfindung, den Stromverbrauch in einem Ausgangspuffer zu reduzieren, das heißt eine Ausgangspuf­ ferschaltung mit verringertem Stromverbrauch und ein Betriebsverfahren für dieselbe bereitzustellen, bei der insbesondere der durch einen Transistor zum Zeitpunkt des Aufladens und des Entladens der externen Last fließende Strom verringert ist.
Eine Ausgangspufferschaltung entsprechend der Erfindung weist einen Ausgangsanschluß zur Erzeugung eines Ausgangssignals, eine Aufladeschaltung zum Aufladen des Ausgangsanschlusses in Reaktion auf ein Eingangssignal, eine Entladeschaltung zum Entladen des Ausgangsanschlusses in Reaktion auf ein Eingangssignal und eine Ladungsspeichereinrichtung zum Speichern von Ladung auf. Die Ausgangspufferschaltung weist weiter einen Schalter auf. Der Schalter führt Ladung von der Ladungsspeichereinrichtung während einer vorbestimmten Zeitperiode des Aufladevorganges durch die Aufladeschaltung dem Ausgangsanschluß zu bzw. führt in einer vorbestimmten Zeitperiode während des Entladevorgangs durch die Entladeschaltung der Ladungsspeichereinrichtung Ladung vom Ausgangsanschluß zu.
Bei der Ausgangspufferschaltung wird, wenn der Ausgangsanschluß durch die Ladeschaltung aufgeladen oder durch die Entladeschaltung entladen wird, ein Teil des Aufladens oder Entladens des Ausgangsanschlusses durch die Ladungsspeicher­ einrichtung und den Schalter bewirkt, so daß der Auflade- und Entladestrom der Ladeschaltung und der Entladeschaltung verringert ist. Damit werden die Wärmeverluste in der Aufla­ deschaltung und in der Entladeschaltung und damit der Stromverbrauch der Ausgangspufferschaltung verringert.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Erläuterung eines Ausführungsbeispieles anhand der Figuren.
Von den Figuren zeigen
Fig. 1 ein Schaltbild, das die Konfiguration einer Aus­ gangspufferschaltung nach einer Ausführungsform zeigt,
Fig. 2 ein Schaltbild, das die Konfiguration eines Steuer­ signals zum Steuern der Ausgangspufferschaltung nach Fig. 1 zeigt,
Fig. 3 ein Wellenformdiagramm zum Beschreiben des Betriebes der Ausgangspufferschaltung nach Fig. 1,
Fig. 4 und Fig. 5 Darstellungen, die Simulationsergebnisse für den Transistorstrom in einer herkömmlichen Ausgangs­ pufferschaltung und in der Ausgangspufferschaltung gemäß der Ausführungsform nach Fig. 1 zeigen,
Fig. 6 ein Diagramm, das ein Beispiel einer integrierten Halbleiterschaltung unter Nutzung der Ausgangspuf­ ferschaltung nach der Ausführungsform der Fig. 1 zeigt,
Fig. 7 ein Schaltbild, das die Konfiguration einer herkömm­ lichen Ausgangspufferschaltung zeigt.
Eine Ausgangsschaltung 10 nach einer Ausführungsform der Erfin­ dung weist Eingangsanschlüsse 3a und 3b, die Eingangssignale A1 bzw. A2 aufnehmen, und einen Ausgangsanschluß 4 zur Erzeugung eines Ausgangsignals B auf. Die Ausgangspufferschaltung 10 weist einen durch einen PMOS-Transistor gebildeten Hochziehtransistor 1 und einen durch einen NMOS-Transistor gebildeten Absenktransistor 2, einen durch einen NMOS-Transi­ stor gebildeten Schalter 5 und einen Ladungsspeicherkonden­ sator 6 auf. Der Hochziehtransistor 1 ist zwischen einen Stromversorgungsanschluß 7 und den Ausgangsanschluß 4 geschal­ tet. Der Absenktransistor 2 ist zwischen einen Masseanschluß 8 und den Ausgangsanschluß 4 geschaltet. Das Gate des Hochziehtransistors 1 ist mit dem Eingangsanschluß 3a verbunden, und das Gate des Absenktransistors 2 ist mit dem Eingangsanschluß 3b verbunden. Der Schalter 5 und die Lastspeicherkapazität 6 sind in Reihe zwischen den Ausgangsanschluß 4 und den Masseanschluß 8 geschaltet. Ein Steuersignal S wird an das Gate des Schalters 5 durch eine unten zu beschreibende Steuerschaltung angelegt.
Eine externe Last 20 ist mit dem Ausgangsanschluß 4 verbunden. Die externe Last 20 weist eine externe Lastkapazität 21 und einen externen Lastwiderstand 22 auf.
Fig. 2 ist ein Schaltbild, das die Konfiguration einer Steuerschaltung zeigt.
Wie Fig. 2 zeigt, nimmt die Steuerschaltung 30 ein Ausgangs­ signal einer vorgeschalteten Schaltung als Eingangssignal A auf und erzeugt Eingangssignale A1, A2 und ein Steuersignal S. Die Steuerschaltung 30 weist eine Verzögerungsschaltung 31, ein ODER-Gatter 32, ein UND-Gatter 33 und EXKLUSIV-ODER-Gatter 34 auf. Ein Eingangsanschluß 3, der ein Eingangssignal A aufnimmt, ist mit einem Eingangsanschluß der Verzögerungsschaltung 31, einem Eingangsanschluß des ODER-Gatters 32, einem Eingangsanschluß des UND-Gatters 33 und einem Eingangsanschluß des EXKLUSIV-ODER-Gatters 34 verbunden. Ein Ausgangsanschluß der Verzögerungsschaltung 31 ist mit dem anderen Eingangs­ anschluß des ODER-Gatters 32, dem anderen Eingangsanschluß des UND-Gatters 33 und dem anderen Eingangsanschluß des EXKLUSIV- ODER-Gatters 34 verbunden. Das Eingangssignal A1 wird von einem Ausgangsanschluß des ODER-Gatters 32 abgenommen, und das Eingangssignal A2 wird vom Ausgangsanschluß des UND-Gatters 33 abgenommen. Das Steuersignal S wird vom Aussgangsanschluß des EXKLUSIV-ODER-Gatters 34 abgenommen. Eine Ausgangspuffer­ schaltung 10 und die Steuerschaltung 30 bilden eine Ausgangsschaltung 40.
Unter Bezugnahme auf das Wellenformdiagramm der Fig. 3 wird im folgenden der Betrieb der in den Fig. 1 und 2 gezeigten Ausgangspufferschaltung 10 beschrieben.
"C" stellt eine Potentialdifferenz zwischen beiden Enden eines Ladungsspeicherkondensators 6 dar.
Wenn das Eingangssignal A und die Eingangssignale A1 und A2 sämtlich "L" sind, wird der Hochziehtransistor 1 im eingeschalteten Zustand gehalten, und der Absenktransistor 2 und der Schalter 5 sind im ausgeschalteten Zustand. Die externe Lastkapazität 21 der externen Last 20 befindet sich im Zustand des Aufladens.
Wenn der Pegel des Eingangssignals A von "L" auf "H" wechselt, ändert sich der Pegel des Eingangssignals A1 von "L" auf "H". Im Ergebnis dessen wird der Hochziehtransistor 1 ausgeschaltet. Gleichzeitig nimmt das Steuersignal S "H"-Pegel an. Infolgedessen wird der Schalter 5 eingeschaltet, und die in der externen Lastkapazität 21 gespeicherte Ladung wird dem Ladungsspeicherkondensator 6 zugeführt. Wenn im Ladungsspei­ cherkondensator 6 eine gewisse Menge Ladung gespeichert ist, steigt das Eingangssignal A2 von "L" auf "H" an. Im Ergebnis dessen wird der Absenktransistor 2 eingeschaltet. Gleichzeitig fällt das Steuersignal S auf "L" so daß der Schalter 5 ausgeschaltet wird. Im Ergebnis wird die in der externen Lastkapazität 21 verbliebene Ladung über den Absenktransistor 2 auf Masse entladen, und damit fällt das Ausgangssignal B auf "L".
Demnach wird, wenn das Ausgangssignal B auf "L" ist, der Hochziehtransistor 1 eingeschaltet gehalten, und der Absenktransistor 2 wird eingeschaltet gehalten und der Ladungsspeicherkondensator 6 aufgeladen, und in der externen Lastkapazität 21 wird keine Ladung gespeichert.
Wenn das Eingangssignal A von "H" auf "L" abfällt, fällt das Eingangssignal A2 von "H" auf "L" ab, so daß der Absenktransistor 2 ausgeschaltet wird. Gleichzeitig steigt das Steuersignal S auf "H" an. Im Ergebgnis dessen wird der Schalter 5 eingeschaltet und die im Ladungsspeicherkondensator 6 gespeicherte Ladung wird der externen Lastkapazität 21 zugeführt. Wenn in der externen Lastkapazität 21 eine gewisse Ladungsmenge gespeichert ist, fällt das Eingangssignal A1 von "H" auf "L" ab, so daß der Hochziehtransistor 1 eingeschaltet wird. Gleichzeitig fällt das Steuersignal S auf "L" ab. Infolgedessen wird der Schalter 5 ausgeschaltet. Im Ergebnis dessen wird die externe Lastkapazität 21 durch den Hochziehtransistor 1 vollends aufgeladen, und damit nimmt das Ausgangssignal B "H"-Pegel an.
Damit wird, wenn das Ausgangssignal B auf "H" ist, der Hochziehtransistor eingeschaltet gehalten, und der Absenktransistor 2 wird ausgeschaltet gehalten und der Ladungsspeicherkondensator 6 entladen, und die Ladung wird in der externen Lastkapazität 21 gespeichert.
Im folgenden wird der Auflade- und Entladevorgang des Ladungs­ speicherkondensators 6 im einzelnen beschrieben.
Es sei angenommen, daß der Kapazitätswert des Ladungsspeicher­ kondensators 6 CS sei und daß der Kapazitätswert der externen Lastkapazität 21 CL sei. Es sei auch angenommen, daß das Potential des Ausgangsanschlusses 4, wenn das Ausgangssignal B auf "H" ist, V sei, und daß das Potential des Ausgangan­ schlusses 4, wenn das Ausgangssignal 8 auf "L" ist, 0 sei.
Wenn der Ladungsspeicherkondensator 6 aufgeladen wird, wird die externe Lastkapazität 21 mit dem Potential V des Ausgangs­ anschlusses 4 aufgeladen. Wenn unter dieser Bedingung der Schalter 5 eingeschaltet wird, wird ein Teil der in der externen Lastkapazität 21 gespeicherten Ladung CL×V auf den Ladungsspeicherkondensator 6 verteilt, und der Ladungsspeicherkondensator 6 wird aufgeladen. Zu diesem Zeit­ punkt ist das am Ausgangsanschluß 4 anliegende Potential CL·V/(CS + CL), und damit wird eine Ladung vom Betrag CS·CL·V/(CS + CL) im Ladungsspeicherkondensator 6 gespeichert.
Wenn der Ladungsspeicherkondensator 6 entladen wird, wird die Ladung nicht in der externen Lastkapazität 21 gespeichert, da das Potential des Ausgangsanschlusses 4 0 ist. Wenn der Schal­ ter 5 unter dieser Bedingung eingeschaltet wird, wird ein Teil der Ladung CS·CL·V/(CS + CL), die im Ladungsspeicherkondensa­ tor 6 gespeichert ist, auf die externe Lastkapazität 21 ver­ teilt. Zu diesem Zeitpunkt ist das am Ausgangsanschluß 4 anlie­ gende Potential CS·CL·V/(CS + CL)2. Damit wird eine Ladung CS·CL 2·V/(CS + CL)2 in der externen Lastkapazität 21 gespei­ chert und die Ladung CS·CL·V/(CS + CL)2 verbleibt im Ladungs­ speicherkondensator 6.
Wie oben beschrieben, kann beim Wiederaufladen der externen Lastkapazität 21 eine Ladung von CS·CL 2·V/(CS + CL)2 aus der durch die externe Lastkapazität 21 gelieferten Ladung zum Zeit­ punkt des Entladens verwendet werden. Unter der Annahme, daß die maximal in der externen Lastkapazität 21 gespeicherte La­ dung CL·V sei, kann die durch die folgende Gleichung ausge­ drückte Ladung benutzt werden:
Darin wird, wenn CL = CS ist, das heißt wenn der Kapazitätswert der externen Lastkapazität 2 gleich dem Kapazitätswert des La­ dungsspeicherkondensators 6 ist, der Anteil der zum Wieder­ aufladen verwendeten Ladung maximal. Theoretisch können 25% der in der externen Lastkapazität 21 gespeicherten Ladung zum Wiederaufladen verwendet werden.
Daher kann der durch den Hochziehtransistor 1 und den Absenk­ transistor 2 fließende Strom verringert werden, weil durch die Nutzung des Ladungsspeicherkondensators 6 die in der externen Lastkapazität 21 gespeicherte Ladung zum Wiederaufladen der ex­ ternen Lastkapazität 21 verwendet werden kann.
Die Fig. 4 und 5 sind Darstellungen, die Simulationsergeb­ nisse für den Transistorstrom in der Ausgangspufferschaltung nach dieser Ausführungsform im Vergleich zu einem herkömmlichen Ausgangspuffer zeigen.
Unter Bezugnahme auf die Fig. 4 und 5 ist der durch den Hochziehtransistor 1 und den Absenktransistor 2, die in Reihe geschaltet sind, fließende Strom auf der Ordinate und die Zeit auf der Abszisse aufgetragen. Fig. 4 zeigt Simulationsergeb­ nisse für den Fall, daß der Kapazitätswert CL der externen Lastkapazität 21 5pF und der Kapazitätswert CS des Ladungs­ speicherkondensators 6 1pF sei. Fig. 5 zeigt Simulations­ ergebnisse für den Fall, daß der Kapazitätswert CL der externen Lastkapazität 21 5pF und der Kapazitätswert CS der Ladungsspei­ cherkondensators 6 5pF sei.
In Fig. 4 stellt die gestrichelte Linie L1 das Simulationser­ gebnis für eine herkömmliche Ausgangspufferschaltung dar, und die durchgezogene Linie L2 ist das Simulationsergebnis der Ausgangspufferschaltung nach dieser Ausführungsform. In Fig. 5 zeigt die gestrichelte Linie L1 das Simulationsergebnis einer herkömmlichen Ausgangspufferschaltung, und die durchgezogene Linie L3 ist das Simulationsergebnis der Ausgangspuffer­ schaltung nach dieser Ausführungsform.
Wenn die Simulationsergebnisse L2 und L3 der Ausgangspuf­ ferschaltung nach dieser Ausführungsform mit dem Simulationser­ gebnis L1 für eine herkömmliche Ausgangspufferschaltung ver­ glichen werden, ist zu sehen, daß der Transistorstrom in der Ausgangspufferschaltung nach dieser Ausführungsform geringer als bei einer herkömmlichen Ausgangspufferschaltung ist.
Beim Aufladen und Entladen der externen Last 20 kann die in der externen Last 20 gespeicherte Ladung mittels des Ladungsspei­ cherkondensators 6 effektiv im Ausgangspuffer 10 dieser Ausführungsform verwendet werden, wodurch der durch den Hochziehtransistor 1 und den Absenktransistor 2 fließende Strom und der Leistungsverbrauch des Ausgangspuffers 10 verringert werden können.
Der Effekt der Reduzierung des Leistungsverbrauches kann maximiert werden, indem man den Kapazitätswert der externen Lastkapazität 21 gleich dem Kapazitätswert des Ladungsspei­ cherkondensators 6 macht.
Da das Steuersignal S zum Steuern des Aufladens und Entladens des Ladungsspeicherkondensators 6 vom Eingangssignal A abgeleitet wird, gibt es keine Notwendigkeit, einen Steueranschluß zum Anlegen eines externen Steuersignals vorzusehen.
Fig. 6 ist eine Darstellung, die ein Beispiel einer die Ausgangspufferschaltung nach der obigen Ausführungsform benutzenden integrierten Halbleiterschaltung zeigt.
Die integrierte Halbleiterschaltung 100 weist logische Schaltungen 101 und 102 und eine Speicherschaltung 103 auf. Die Ausgangsschaltungen 40 sind jeweils mit den Ausgangsanschlüssen der logischen Schaltungen 101 und 102 und der Speicherschaltung 103 verbunden. Jede Ausgangsschaltung 40 weist eine Ausgangs­ pufferschaltung 10 und eine Steuerschaltung 30, wie in Fig. 2 gezeigt, auf. Die Ausgangsanschlüsse dieser Ausgangsschaltungen 40 sind jeweils mit Anschlußflächen P versehen.
Bei der integrierten Halbleiterschaltung 100 der Fig. 6 ist der Leistungsverbrauch verringert, weil die Ausgangspuf­ ferschaltung nach der beschriebenen Ausführungsform verwendet wird.
Die Ausgangspufferschaltung nach dieser Ausführungsform kann nicht nur für die integrierte Halbleiterschaltung der Fig. 6 verwendet werden, sondern für verschiedene Schaltungen, die Binärsignale ausgeben.
Obgleich der Schalter 5 der Ausgangspufferschaltung 10 bei der beschriebenen Ausführungsform durch ein durch eine Steuerschal­ tung 30 ausgegebenes Steuersignal S gesteuert wird, kann der Schalter 5 auch durch ein extern angelegtes Steuersignal gesteuert werden.
Der Schaltungsaufbau der Steuerschaltung 30 muß nicht dem in Fig. 2 gezeigten Aufbau entsprechen; es können auch andere Schaltungskonfigurationen verwendet werden.
Wie oben beschrieben, wird entsprechend der Erfindung beim Aufladen oder Entladen eines Ausgangsanschlusses die Ladung einer mit dem Ausgangsanschluß verbundenen externen Last mittels einer Ladungsspeichereinrichtung effektiv verwendet, so daß die Auflade- und Entladeströme in einer Aufladeschaltung und einer Entladeschaltung verringert werden können. Damit kann der Leistungsverbrauch der Ausgangspufferschaltung verringert werden.

Claims (8)

1. Ausgangspufferschaltung mit
einem Ausgangsanschluß (4) zur Erzeugung eines Ausgangssignals,
einer Aufladeeinrichtung (1) zum Aufladen des Ausgangsan­ schlusses (4) in Reaktion auf ein Eingangssignal,
einer Entladeeinrichtung (2) zum Entladen des Ausgangsanschlus­ ses (4) in Reaktion auf ein Eingangssignal
einer Ladungsspeichereinrichtung (6) zum Speichern von Ladung und
einer Schalteinrichtung (5) zum Zuführen von Ladung von der Ladungsspeichereinrichtung (6) zum Ausgangsanschluß (4) in einer vorbestimmten Zeitperiode während des Aufladesvorganges durch die Aufladeeinrichtung und zum Zuführen von Ladung vom Ausgangsanschluß (4) zur Ladungsspeichereinrichtung (6) in einer vorbestimmten Zeitperiode während des Entladevorganges durch die Entladeeinrichtung (2).
2. Ausgangspufferschaltung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die vorbestimmte Zeitperiode während des Aufladevorganges eine vorbestimmte Zeitperiode vor dem Aufladen einschließt und die vorbestimmte Zeitperiode während des Entladevorganges eine vorbestimmte Zeitperiode vor dem Entladen einschließt.
3. Ausgangspufferschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß die Aufladeeinrichtung eine erste Feldeffekteinrichtung (1) eines ersten Kanalleitungstyps, die zwischen ein erstes Potential und den Ausgangsanschluß (4) geschaltet ist,
die Entladeeinrichtung eine zweite Feldeffekteinrichtung (2) eines zweiten Kanalleitungstyps, die zwischen ein zweites Potential und den Ausgangsanschluß (4) geschaltet ist,
die Ladungsspeichereinrichtung eine Kondensatoreinrichtung (6), die mit dem zweiten Potential verbunden ist, und
die Schalteinrichtung eine dritte Feldeffekteinrichtung (5) des zweiten Kanalleitungstyps, die zwischen die Kondensator­ einrichtung (6) und den Ausgangsanschluß (4) geschaltet ist, aufweist.
4. Ausgangspufferschaltung nach Anspruch 3, dadurch gekenn­ zeichnet, daß das erste Potential ein vorbestimmtes Stromversorgungspotential und das zweite Potential das Massepotential ist und daß die Feldeffekteinrichtung vom ersten Leitungstyp einen PMOS- Transistor und die Feldeffekteinrichtung vom zweiten Kanallei­ tungstyp einen NMOS-Transistor aufweist.
5. Ausgangspufferschaltung nach Anspruch 3 oder 4, gekenn­ zeichnet durch eine Steuereinrichtung (30) zum Einschalten der ersten und zweiten Feldeffekteinrichtung in der vorbestimmten Zeitperiode vor dem Aufladen, zum nachfolgenden Einschalten der ersten Feldeffekteinrichtung und Ausschalten der zweiten und dritten Feldeffekteinrichtung und zum Ausschalten der ersten und zweiten Feldeffekteinrichtung und Einschalten der dritten Feldeffekteinrichtung in der vorbestimmten Zeitperiode vor dem Entladen und nachfolgenden Einschalten der zweiten Feldeffekteinrichtung und Ausschalten der ersten und dritten Feldeffekteinrichtung.
6. Ausgangspufferschaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das Eingangssignal zwischen einem ersten logischen Pegel, der dem vorbestimmten Stromversorgungs­ potential entspricht, und einem zweiten logischen Pegel, der dem Massepotential entspricht, übergeht und die Ausgangspuffer­ schaltung eine Steuersignalerzeugungseinrichtung (30) aufweist zum Erzeugen eines ersten Signals, das zum Zeitpunkt des Übergangs des Eingangssignals vom zweiten logischen Pegel auf den ersten logischen Pegel vom zweiten logischen Pegel auf den ersten logischen Pegel übergeht und nach einer vorbestimmten Zeit, dem Übergang des Eingangssignals vom ersten logischen Pegel auf den zweiten logischen Pegel folgend, vom ersten logischen Pegel auf den zweiten logischen Pegel übergeht,
eines zweiten Signals, das nach einer vorbestimmten Zeit, dem Übergang des Eingangssignals vom zweiten logischen Pegel auf den ersten logischen Pegel folgend, vom zweiten logischen Pegel auf den ersten logischen Pegel übergeht und zum Zeitpunkt des Übergangs des Eingangssignals vom ersten logischen Pegel auf den zweiten logischen Pegel vom ersten logischen Pegel auf den zweiten logischen Pegel übergeht,
und eines Steuersignals, das zur Zeit des Überganges des Eingangssignals vom zweiten logischen Pegel auf den ersten logischen Pegel vom zweiten logischen Pegel auf den ersten logischen Pegel übergeht und nach einer vorbestimmten Zeit vom ersten logischen Pegel auf den zweiten logischen Pegel übergeht.
7. Ausgangspufferschaltung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Steuersignalerzeugungseinrichtung (30) aufweist:
eine Verzögerungseinrichtung zur Aufnahme des Eingangssignals und zu dessen Verzögerung für eine vorbestimmte Zeit,
eine ODER-Gattereinrichtung (32) zur Aufnahme des Eingangs­ signals und eines Ausgangssignals der Verzögerungseinrichtung (31) und zur Ausgabe eines ersten Signals durch Ausführen eines ODER-Verarbeitungsvorganges,
eine UND-Gattereinrichtung (33) zur Aufnahme des Eingangssi­ gnals und eines Ausgangsignals der Verzögerungseinrichtung (31) und zur Ausgabe eines zweiten Signals durch Ausführen eines UND-Verarbeitungsvorganges und
eine EXKLUSIV-ODER-Einrichtung (34) zur Aufnahme des Eingangs­ signals und eines Ausgangssignals der Verzögerungseinrichtung (31) und zur Ausgabe eines Steuersignals durch Ausführen eines EXKLUSIV-ODER-Verarbeitungsvorganges.
8. Verfahren zum Betrieb einer Ausgangspufferschaltung nach einem der Ansprüche 1-7 zum Ansteuern einer Last in Reaktion auf ein Eingangssignal mit den Schritten:
Entladen der Last in Reaktion auf ein Eingangssignal eines ersten logischen Pegels und
Aufladen der Last in Reaktion auf ein Eingangssignal eines zweiten logischen Pegels,
wobei der Entladeschritt die Schritte des Zuführens der Ladung von der Last zu einer Ladungsspeichereinrichtung in einer vorbestimmten Anfangsperiode innerhalb des Entladezeitraumes und des Zuführens von Ladung von der Last an Massepotential in der verbleibenden Zeitspanne des Entladezeitraumes aufweist und der Aufladeschritt die Schritte des Zuführens von Ladung von der Ladungsspeichereinrichtung an die Last in einer vorbestimmten Anfangsperiode innerhalb des Aufladezeitraumes und des Zuführens von Ladung vom Stromversorgungspotential an die Ladungsspeichereinrichtung in der verbleibenden Zeitspanne des Aufladezeitraumes aufweist.
DE4131237A 1990-09-22 1991-09-19 Ausgangsschaltung Expired - Fee Related DE4131237C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2252834A JPH04132309A (ja) 1990-09-22 1990-09-22 出力バッファ回路

Publications (2)

Publication Number Publication Date
DE4131237A1 true DE4131237A1 (de) 1992-03-26
DE4131237C2 DE4131237C2 (de) 1994-03-17

Family

ID=17242845

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4131237A Expired - Fee Related DE4131237C2 (de) 1990-09-22 1991-09-19 Ausgangsschaltung

Country Status (3)

Country Link
US (1) US5204558A (de)
JP (1) JPH04132309A (de)
DE (1) DE4131237C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995026077A1 (de) * 1994-03-24 1995-09-28 Siemens Aktiengesellschaft Verlustarme integrierte schaltung mit reduziertem takthub

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574633A (en) * 1994-02-23 1996-11-12 At&T Global Information Solubions Company Multi-phase charge sharing method and apparatus
JP2655096B2 (ja) * 1994-09-29 1997-09-17 日本電気株式会社 出力バッファ回路
JP2590758B2 (ja) * 1994-10-31 1997-03-12 日本電気株式会社 バスドライバ
US5514979A (en) * 1994-11-28 1996-05-07 Unisys Corporation Methods and apparatus for dynamically reducing ringing of driver output signal
US5555166A (en) * 1995-06-06 1996-09-10 Micron Technology, Inc. Self-timing power-up circuit
US6172528B1 (en) 1999-01-20 2001-01-09 Fairchild Semiconductor Corporation Charge sharing circuit for fanout buffer
DE19942688C2 (de) * 1999-09-07 2001-11-29 Siemens Ag Verfahren zum Betrieb einer elektronischen Schaltung und elektronische Schaltung
TWI277290B (en) * 2002-01-17 2007-03-21 Semiconductor Energy Lab Electric circuit
KR100568255B1 (ko) * 2004-01-26 2006-04-07 삼성전자주식회사 양방향 고전압 스위칭 소자 및 이를 포함하는 에너지 회수회로
US20070194974A1 (en) * 2006-02-21 2007-08-23 Sitronix Technology Corp. Structure and method for reducing the current consumption of a capacitive load
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2539876A1 (de) * 1975-09-08 1977-03-17 Siemens Ag Schaltungsanordnung zur verringerung der verlustleistung von signalgeneratoren

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4499387A (en) * 1981-12-15 1985-02-12 Tokyo Shibaura Denki Kabushiki Kaisha Integrated circuit formed on a semiconductor substrate with a variable capacitor circuit
JPS594223A (ja) * 1982-06-30 1984-01-11 Fujitsu Ltd クロツク発生回路
JPS61121518A (ja) * 1984-11-16 1986-06-09 Matsushita Electric Ind Co Ltd 入力信号レベル変換回路
US4707623A (en) * 1986-07-29 1987-11-17 Rca Corporation CMOS input level shifting buffer circuit
JPH0289292A (ja) * 1988-09-26 1990-03-29 Toshiba Corp 半導体メモリ
US4959565A (en) * 1989-02-10 1990-09-25 National Semiconductor Corporation Output buffer with ground bounce control
KR920004385B1 (ko) * 1989-11-18 1992-06-04 삼성전자 주식회사 파워 전원공급시 체인 프리챠아지 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2539876A1 (de) * 1975-09-08 1977-03-17 Siemens Ag Schaltungsanordnung zur verringerung der verlustleistung von signalgeneratoren

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 61-121518 A. In: Patents Abstr. of Japan, Sect. E, Vol. 10 (1986), Nr. 309 (E-447) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995026077A1 (de) * 1994-03-24 1995-09-28 Siemens Aktiengesellschaft Verlustarme integrierte schaltung mit reduziertem takthub

Also Published As

Publication number Publication date
DE4131237C2 (de) 1994-03-17
US5204558A (en) 1993-04-20
JPH04132309A (ja) 1992-05-06

Similar Documents

Publication Publication Date Title
DE3888220T2 (de) Datenausgabeschaltung.
DE3689296T2 (de) Ausgangsschaltung mit Pegelstabilisierung.
DE69011738T2 (de) Halbleiter-Speichereinrichtung.
DE69321040T2 (de) Zusatzspannungsgeneratorschaltung
DE69027705T2 (de) Spannungserhöhungsschaltung für dynamische Speicher
DE4128290C1 (de)
DE3911450A1 (de) Integrierte halbleiterschaltung mit waehlbaren betriebsfunktionen
DE4305864C2 (de) Ausgabepufferschaltung
DE4244555A1 (de) Integrierte Halbleiterschaltungsvorrichtung
DE4213311C2 (de) Spannungserhöhungs- und Halteschaltung und eine solche enthaltende Ausgabepufferschaltung
DE4131237C2 (de) Ausgangsschaltung
DE69725829T2 (de) Halbleiterausgangpufferschaltung
DE3614421C2 (de)
DE19937829A1 (de) Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten
DE69532071T2 (de) Aufwärtswandlerschaltung
DE3889211T2 (de) Speisespannungsschalteranordnung für nichtflüchtige Speicher in MOS-Technologie.
DE2734987B2 (de) Flip-Flop-Leseverstärker für integrierte Speichereinrichtungen
EP0635838B1 (de) Spannungserzeugungsschaltung
EP0127015B1 (de) Integrierte digitale MOS-Halbleiterschaltung
DE69522498T2 (de) Signalübertragungsverfahren, Signalübertragungsschaltkreis und dafür geeigneter integrierter Halbleiterschaltkreis
DE3336640A1 (de) Elektrische steueranordnung mit netz-ein-reset-schaltung
DE68905658T2 (de) Schaltung zum Erzeugen eines impulsförmigen Signals.
DE69415759T2 (de) Ausgangschaltung für Speicherschaltung mit mehreren Bits
DE4421419C2 (de) MOS-Treiberschaltung
DE69121804T2 (de) Halbleiterspeicheranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee