DE4131237C2

DE4131237C2 - Ausgangsschaltung

Info

Publication number: DE4131237C2
Application number: DE4131237A
Authority: DE
Inventors: Satoshi Kumaki; Shinichi Uramoto
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-09-22
Filing date: 1991-09-19
Publication date: 1994-03-17
Anticipated expiration: 2011-09-20
Also published as: US5204558A; DE4131237A1; JPH04132309A

Description

Die Erfindung bezieht sich auf eine Ausgangsschaltung der im Patentanspruch 1 angegebenen Gattung.

Die Ausgänge verschiedener Schaltungen wie etwa logischer Schaltungen und Speicherschaltungen sind mit Ausgangspuffer schaltungen versehen, um deren Laststeuerfähigkeit zu erhöhen. Fig. 7 ist ein Schaltbild, das ein Beispiel der Schaltungs konfiguration einer herkömmlichen Pufferschaltung zeigt, wie sie in der DE-OS 25 39 876 offenbart ist.

Wie Fig. 7 zeigt, hat eine Ausgangspufferschaltung 10a einen Eingangsanschluß 13, der Signale von verschiedenen Schaltungen aufnimmt, und einen Ausgangsanschluß 14 zur Erzeugung von Ausgangssignalen. Eine externe Last 20 ist mit dem Ausgangs anschluß 14 verbunden. Die Ausgangspufferschaltung 10a weist einen durch einen PMOS-Transistor gebildeten Hochziehtransistor und einen durch einen NMOS-Transistor gebildeten Absenk transistor auf. Der Hochziehtransistor 11 ist zwischen den Stromversorgungssanschluß 15 und den Ausgangsanschluß 14 geschaltet. Ein Absenktransistor 12 ist zwischen den Masseanschluß und den Ausgangsanschluß 14 geschaltet. Die Gates des Hochziehtransistors 11 und des Absenktransistors 12 sind mit dem Eingangsanschluß 13 verbunden. Die externe Last 20 weist eine externe Lastkapazität 21 und einen externen Lastwiderstand 22 auf.

Wenn das an den Eingangsanschluß 13 angelegte Signal "L" (niedriger Pegel) ist, wird der Hochziehtransistor 11 eingeschaltet und der Absenktransistor 12 ausgeschaltet. Im Ergebnis nimmt das vom Ausgangsanschluß 14 abgenommene Signal "H" (hohen logischen Pegel) an, und die externe Lastkapazität 21 wird aufgeladen. Wenn das an den Eingangsanschluß 13 angelegte Signal auf "H" ist, wird der Hochziehtransistor 11 ausgeschaltet und der Absenktransistor 12 eingeschaltet. Im Ergebnis dessen fällt das vom Ausgangsanschluß 14 abgenommene Signal auf "L" ab, und die externe Lastkapazität 21 wird entladen.

Der Hochziehtransistor 11 und der Absenktransistor 12 sind normalerweise 10mal so groß wie der kleinste Transistor in einer integrierten Halbleiterschaltung, so daß die Laststeuerkapazität ansteigt.

Wie oben erwähnt, fließen in einer herkömmlichen Ausgangspuf ferschaltung der Aufladestrom und der Entladestrom für eine externe Lastkapazität 21 durch den Hochziehtransistor 11 oder den Absenktransistor 12, was das Problem aufwirft, daß infolge von Wärmeverlusten am Transistorwiderstand der Stromverbrauch ansteigt.

Es ist Aufgabe der Erfindung, den Stromverbrauch in einer Ausgangsschaltung zu reduzieren.

Eine Ausgangsschaltung entsprechend der Erfindung weist die Merkmale des Patentanspruches 1 auf.

Bevorzugte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Wenn der Ausgangsansschluß durch die Aufladeeinrichtung aufgeladen oder durch die Entladeeinrichtung entladen wird, wird ein Teil des Aufladens oder Entladens des Ausgangsanschlusses durch die Ladungsspeichereinrichtung und die Schalteinrichtung bewirkt, so daß der Auflade- und Entladestrom der Aufladeeinrichtung und der Entladeeinrichtung verringert ist. Damit werden die Wärmeverluste in der Aufladeeinrichtung und in der Entladeeinrichtung und damit der Stromverbrauch der Ausgangsschaltung verringert.

Es folgt die Erläuterung eines Ausführungsbeispieles anhand der Figuren.

Von den Figuren zeigt

Fig. 1 ein Schaltbild, das die Konfiguration einer Aus gangspufferschaltung nach einer Ausführungsform der Erfindung zeigt,

Fig. 2 ein Schaltbild, das die Konfiguration eines Steuer signals zum Steuern der Ausgangspufferschaltung nach Fig. 1 zeigt,

Fig. 3 ein Signaldiagramm zum Beschreiben des Betriebes der Ausgangspufferschaltung nach Fig. 1,

Fig. 4 und Fig. 5 Darstellungen, die Simulationsergebnisse für den Transistorstrom in einer herkömmlichen Ausgangs pufferschaltung und in der Ausgangspufferschaltung gemäß der Ausführungsform nach Fig. 1 zeigen,

Fig. 6 ein Diagramm, das ein Beispiel einer integrierten Halbleiterschaltung unter Nutzung der Ausgangspuf ferschaltung nach der Ausführungsform der Fig. 1 zeigt,

Fig. 7 ein Schaltbild, das die Konfiguration einer herkömm lichen Ausgangspufferschaltung zeigt.

Eine Ausgangsschaltung 40 nach einer Ausführungsform der Erfin dung weist Eingangsanschlüsse 3a und 3b, die Eingangssignale A1 bzw. A2 aufnehmen, und einen Ausgangsanschluß 4 zur Erzeugung eines Ausgangsignals B auf. Eine Ausgangspufferschaltung 10 weist einen durch einen PMOS-Transistor gebildeten Hochziehtransistor 1 und einen durch einen NMOS-Transistor gebildeten Absenktransistor 2, einen durch einen NMOS-Transi stor gebildeten Schalter 5 und einen Ladungsspeicherkonden sator 6 auf. Der Hochziehtransistor 1 ist zwischen einen Stromversorgungsanschluß 7 und den Ausgangsanschluß 4 geschal tet. Der Absenktransistor 2 ist zwischen einen Masseanschluß 8 und den Ausgangsanschluß 4 geschaltet. Das Gate des Hochziehtransistors 1 ist mit dem Eingangsanschluß 3a verbunden, und das Gate des Absenktransistors 2 ist mit dem Eingangsanschluß 3b verbunden. Der Schalter 5 und die Lastspeicherkapazität 6 sind in Reihe zwischen den Ausgangsanschluß 4 und den Masseanschluß 8 geschaltet. Ein Steuersignal S wird an das Gate des Schalters 5 durch eine unten zu beschreibende Steuerschaltung angelegt.

Eine externe Last 20 ist mit dem Ausgangsanschluß 4 verbunden. Die externe Last 20 weist eine externe Lastkapazität 21 und einen externen Lastwiderstand 22 auf.

Fig. 2 ist ein Schaltbild, das die Konfiguration einer Steuerschaltung zeigt.

Wie Fig. 2 zeigt, nimmt eine Steuerschaltung 30 ein Ausgangs signal einer vorgeschalteten Schaltung als ein Eingangssignal A auf und erzeugt Eingangssignale A1, A2 und ein Steuersignal S. Die Steuerschaltung 30 weist eine Verzögerungsschaltung 31, ein ODER-Gatter 32, ein UND-Gatter 33 und EXKLUSIV-ODER-Gatter 34 auf. Ein Eingangsanschluß 3, der das Eingangssignal A aufnimmt, ist mit einem Eingangsanschluß der Verzögerungsschaltung 31, einem Eingangsanschluß des ODER-Gatters 32, einem Eingangsanschluß des UND-Gatters 33 und einem Eingangsanschluß des EXKLUSIV-ODER-Gatters 34 verbunden. Ein Ausgangsanschluß der Verzögerungsschaltung 31 ist mit dem anderen Eingangs anschluß des ODER-Gatters 32, dem anderen Eingangsanschluß des UND-Gatters 33 und dem anderen Eingangsanschluß des EXKLUSIV- ODER-Gatters 34 verbunden. Das Eingangssignal A1 wird von einem Ausgangsanschluß des ODER-Gatters 32 abgegeben, und das Eingangssignal A2 wird vom Ausgangsanschluß des UND-Gatters 33 abgegeben. Das Steuersignal S wird vom Aussgangsanschluß des EXKLUSIV-ODER-Gatters 34 abgegeben. Eine Ausgangspuffer schaltung 10 und die Steuerschaltung 30 bilden die Ausgangsschaltung 40.

Unter Bezugnahme auf das Signaldiagramm der Fig. 3 wird im folgenden der Betrieb der in den Fig. 1 und 2 gezeigten Ausgangspufferschaltung 10 beschrieben.

"C" stellt eine Potentialdifferenz zwischen beiden Enden des Ladungsspeicherkondensators 6 dar.

Wenn das Eingangssignal A und die Eingangssignale A1 und A2 sämtlich "L" sind, wird der Hochziehtransistor 1 im eingeschalteten Zustand gehalten, und der Absenktransistor 2 und der Schalter 5 sind im ausgeschalteten Zustand. Die externe Lastkapazität 21 der externen Last 20 befindet sich im Zustand des Aufladens.

Wenn der Pegel des Eingangssignals A von "L" auf "H" wechselt, ändert sich der Pegel des Eingangssignals A1 von "L" auf "H". Im Ergebnis dessen wird der Hochziehtransistor 1 ausgeschaltet. Gleichzeitig nimmt das Steuersignal S "H"-Pegel an. Infolgedessen wird der Schalter 5 eingeschaltet, und die in der externen Lastkapazität 21 gespeicherte Ladung wird dem Ladungsspeicherkondensator 6 zugeführt. Wenn im Ladungsspei cherkondensator 6 eine gewisse Menge Ladung gespeichert ist, steigt das Eingangssignal A2 von "L" auf "H" an. Im Ergebnis dessen wird der Absenktransistor 2 eingeschaltet. Gleichzeitig fällt das Steuersignal S auf "L" so daß der Schalter 5 ausgeschaltet wird. Im Ergebnis wird die in der externen Lastkapazität 21 verbliebene Ladung über den Absenktransistor 2 auf Masse entladen, und damit fällt das Ausgangssignal B auf "L".

Demnach ist das Ausgangssignal B auf "L", der Hochziehtransistor 1 wird ausgeschaltet gehalten, der Absenktransistor 2 wird eingeschaltet gehalten, der Ladungsspeicherkondensator 6 ist aufgeladen, und in der externen Lastkapazität 21 wird keine Ladung gespeichert.

Wenn das Eingangssignal A von "H" auf "L" abfällt, fällt das Eingangssignal A2 von "H" auf "L" ab, so daß der Absenktransistor 2 ausgeschaltet wird. Gleichzeitig steigt das Steuersignal S auf "H" an. Im Ergebgnis dessen wird der Schalter 5 eingeschaltet und die im Ladungsspeicherkondensator 6 gespeicherte Ladung wird der externen Lastkapazität 21 zugeführt. Wenn in der externen Lastkapazität 21 eine gewisse Ladungsmenge gespeichert ist, fällt das Eingangssignal A1 von "H" auf "L" ab, so daß der Hochziehtransistor 1 eingeschaltet wird. Gleichzeitig fällt das Steuersignal S auf "L" ab. Infolgedessen wird der Schalter 5 ausgeschaltet. Im Ergebnis dessen wird die externe Lastkapazität 21 durch den Hochziehtransistor 1 vollends aufgeladen, und damit nimmt das Ausgangssignal B "H"-Pegel an.

Damit ist das Ausgangssignal B auf "H", der Hochziehtransistor 1 wird eingeschaltet gehalten, der Absenktransistor 2 wird ausgeschaltet gehalten, der Ladungsspeicherkondensator 6 ist entladen, und die Ladung wird in der externen Lastkapazität 21 gespeichert.

Im folgenden wird der Auflade- und Entladevorgang des Ladungs speicherkondensators 6 im einzelnen beschrieben.

Es sei angenommen, daß der Kapazitätswert des Ladungsspeicher kondensators 6 C_S sei und daß der Kapazitätswert der externen Lastkapazität 21 CL sei. Es sei auch angenommen, daß das Potential des Ausgangsanschlusses 4, wenn das Ausgangssignal B auf "H" ist, V sei, und daß das Potential des Ausgangan schlusses 4, wenn das Ausgangssignal 8 auf "L" ist, 0 sei.

Wenn die externe Lastkapazität 21 mit dem Potential V des Ausgangs anschlusses 4 aufgeladen ist und unter dieser Bedingung der Schalter 5 eingeschaltet wird, wird ein Teil der in der externen Lastkapazität 21 gespeicherten Ladung C_L×V auf den Ladungsspeicherkondensator 6 verteilt, und der Ladungsspeicherkondensator 6 wird aufgeladen. Zu diesem Zeit punkt ist das am Ausgangsanschluß 4 anliegende Potential C_L·V/(C_S + C_L), und damit wird eine Ladung vom Betrag C_S·C_L·V/(C_S + C_L) im Ladungsspeicherkondensator 6 gespeichert.

Wenn der Ladungsspeicherkondensator 6 entladen wird, wird die Ladung nicht in der externen Lastkapazität 21 gespeichert, da das Potential B des Ausgangsanschlusses 4 gleich 0 ist. Wenn der Schal ter 5 unter dieser Bedingung eingeschaltet wird, wird ein Teil der Ladung C_S·C_L·V/(C_S + C_L), die im Ladungsspeicherkondensa tor 6 gespeichert ist, auf die externe Lastkapazität 21 ver teilt. Zu diesem Zeitpunkt ist das am Ausgangsanschluß 4 anlie gende Potential C_S·C_L·V/(C_S + C_L)². Damit wird eine Ladung C_S·C_L ²·V/(C_S + C_L)² in der externen Lastkapazität 21 gespei chert und die Ladung C_S·C_L·V/(C_S + C_L)² verbleibt im Ladungs speicherkondensator 6.

Wie oben beschrieben, kann beim Wiederaufladen der externen Lastkapazität 21 eine Ladung von C_S·C_L ²·V/(C_S + C_L)² aus der durch die externe Lastkapazität 21 gelieferten Ladung zum Zeit punkt des Entladens verwendet werden. Unter der Annahme, daß die maximal in der externen Lastkapazität 21 gespeicherte La dung C_L·V sei, kann die durch die folgende Gleichung ausge drückte Ladung benutzt werden:

Darin wird, wenn C_L = C_S ist, das heißt wenn der Kapazitätswert der externen Lastkapazität 2 gleich dem Kapazitätswert des La dungsspeicherkondensators 6 ist, der Anteil der zum Wieder aufladen verwendeten Ladung maximal. Theoretisch können 25% der in der externen Lastkapazität 21 gespeicherten Ladung zum Wiederaufladen verwendet werden.

Daher kann der durch den Hochziehtransistor 1 und den Absenk transistor 2 fließende Strom verringert werden, weil durch die Nutzung des Ladungsspeicherkondensators 6 die in der externen Lastkapazität 21 gespeicherte Ladung zum Wiederaufladen der ex ternen Lastkapazität 21 verwendet werden kann.

Die Fig. 4 und 5 sind Darstellungen, die Simulationsergeb nisse für den Transistorstrom in der Ausgangspufferschaltung nach dieser Ausführungsform im Vergleich zu einem herkömmlichen Ausgangspuffer zeigen.

Zu den Fig. 4 und 5 ist der durch den Hochziehtransistor 1 und den Absenktransistor 2, die in Reihe geschaltet sind, fließende Strom auf der Ordinate und die Zeit auf der Abszisse aufgetragen. Fig. 4 zeigt Simulationsergeb nisse für den Fall, daß der Kapazitätswert C_L der externen Lastkapazität 21 5pF und der Kapazitätswert C_S des Ladungs speicherkondensators 6 1pF sei. Fig. 5 zeigt Simulations ergebnisse für den Fall, daß der Kapazitätswert C_L der externen Lastkapazität 21 5pF und der Kapazitätswert C_S der Ladungsspei cherkondensators 6 5pF sei.

In Fig. 4 stellt die gestrichelte Linie L1 das Simulationser gebnis für eine herkömmliche Ausgangspufferschaltung dar, und die durchgezogene Linie L2 ist das Simulationsergebnis der Ausgangspufferschaltung nach dieser Ausführungsform. In Fig. 5 zeigt die gestrichelte Linie L1 das Simulationsergebnis einer herkömmlichen Ausgangspufferschaltung, und die durchgezogene Linie L3 ist das Simulationsergebnis der Ausgangspuffer schaltung nach dieser Ausführungsform.

Wenn die Simulationsergebnisse L2 und L3 der Ausgangspuf ferschaltung nach dieser Ausführungsform mit dem Simulationser gebnis L1 für eine herkömmliche Ausgangspufferschaltung ver glichen werden, ist zu sehen, daß der Transistorstrom in der Ausgangspufferschaltung nach dieser Ausführungsform geringer als bei einer herkömmlichen Ausgangspufferschaltung ist.

Beim Aufladen und Entladen der externen Last 20 kann die in der externen Last 20 gespeicherte Ladung mittels des Ladungsspei cherkondensators 6 effektiv im Ausgangspuffer 10 dieser Ausführungsform verwendet werden, wodurch der durch den Hochziehtransistor 1 und den Absenktransistor 2 fließende Strom und der Leistungsverbrauch des Ausgangspuffers 10 verringert werden können.

Der Effekt der Reduzierung des Leistungsverbrauches kann maximiert werden, indem man den Kapazitätswert der externen Lastkapazität 21 gleich dem Kapazitätswert des Ladungsspei cherkondensators 6 macht.

Da das Steuersignal S zum Steuern des Aufladens und Entladens des Ladungsspeicherkondensators 6 vom Eingangssignal A abgeleitet wird, gibt es keine Notwendigkeit, einen Steueranschluß zum Anlegen eines externen Steuersignals vorzusehen.

Fig. 6 ist eine Darstellung, die ein Beispiel einer die Ausgangspufferschaltung nach der obigen Ausführungsform benutzenden integrierten Halbleiterschaltung zeigt.

Die integrierte Halbleiterschaltung 100 weist logische Schaltungen 101 und 102 und eine Speicherschaltung 103 auf. Die Ausgangsschaltungen 40 sind jeweils mit den Ausgangsanschlüssen der logischen Schaltungen 101 und 102 und der Speicherschaltung 103 verbunden. Jede Ausgangsschaltung 40 weist eine Ausgangs pufferschaltung 10 und eine Steuerschaltung 30, wie in Fig. 2 gezeigt, auf. Die Ausgangsanschlüsse dieser Ausgangsschaltungen 40 sind jeweils mit Anschlußflächen P versehen.

Bei der integrierten Halbleiterschaltung 100 der Fig. 6 ist der Leistungsverbrauch verringert, weil die Ausgangspuf ferschaltung nach der beschriebenen Ausführungsform verwendet wird.

Die Ausgangspufferschaltung nach dieser Ausführungsform kann nicht nur für die integrierte Halbleiterschaltung der Fig. 6 verwendet werden, sondern für verschiedene Schaltungen, die Binärsignale ausgeben.

Obgleich der Schalter 5 der Ausgangspufferschaltung 10 bei der beschriebenen Ausführungsform durch ein durch eine Steuerschal tung 30 ausgegebenes Steuersignal S gesteuert wird, kann der Schalter 5 auch durch ein extern angelegtes Steuersignal gesteuert werden.

Claims

1. Ausgangsschaltung (40) mit
einem Eingangsanschluß (3),
der mit dem Eingang einer Verzögerungsschaltung (31),
mit einem Eingang einer ODER-Gattereinrichtung (32),
mit einem Eingang einer UND-Gattereinrichtung (33) und
mit einem Eingang einer EXCLUSIV-ODER-Gattereinrichtung (34)
verbunden ist,
wobei der Ausgang der Verzögerungsschaltung (31) mit einem anderen Eingang der ODER-Gattereinrichtung (32), der UND-Gattereinrichtung (33) und der EXCLUSIV-ODER-Gattereinrichtung (34) verbunden ist;
einer Aufladeeinrichtung (1),
die eingangsseitig mit dem Ausgang der ODER-Gattereinrichtung (32) und ausgangsseitig mit einer Last (20) verbunden ist;
einer Entladeeinrichtung (2),
die eingangsseitig mit dem Ausgang der UND-Gattereinrichtung (33) und ausgangsseitig mit der Last (20) verbunden ist;
einer Schalteinrichtung (5),
die eingangsseitig mit den Ausgängen der Auflade- und Entladeeinrichtung (1, 2) und ausgangsseitig mit einer Ladungsspeichereinrichtung (6) verbunden ist
und deren Schalteingang mit dem Ausgang der EXCLUSIV-ODER-Gattereinrichtung (34) verbunden ist.

2. Ausgangsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Aufladeeinrichtung einen ersten Feldeffekttransistor (1) eines ersten Kanalleitungstypes, der zwischen ein erstes Potential und einen mit der Last (20) verbundenen Ausgangsanschluß geschaltet ist, aufweist.

3. Ausgangsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Entladeeinrichtung einen zweiten Feldeffekttransistor (2) eines zweiten Kanalleitungstypes, der zwischen ein zweites Potential und den Ausgangsanschluß (4) geschaltet ist, aufweist.

4. Ausgangsschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Ladungsspeichereinrichtung einen Kondensator (6), der mit dem zweiten Potential verbunden ist, aufweist.

5. Ausgangsschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schalteinrichtung einen dritten Feldeffekttransistor (5) des zweiten Kanalleitungstypes, der zwischen dem Kondensator (6) und dem Ausgangsanschluß (4) geschaltet ist, aufweist.

6. Ausgangsschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Last einen Lastkondensator (21) und einen Lastwiderstand (22) aufweist, die zwischen den Ausgangsanschluß (4) und das zweite Potential geschaltet sind.

7. Ausgangsschaltung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet,
daß das erste Potential ein vorbestimmtes Stromversorgungspotential und das zweite Potential das Massepotential ist und
daß die Feldeffekttransistoren des ersten Kanalleitungstypes einen PMOSS-Transistor und der Feldeffekttransistor vom zweiten Kanalleitungstyp einen NMOSS-Transistor aufweisen.