DE69011738T2 - Halbleiter-Speichereinrichtung. - Google Patents

Halbleiter-Speichereinrichtung.

Info

Publication number
DE69011738T2
DE69011738T2 DE69011738T DE69011738T DE69011738T2 DE 69011738 T2 DE69011738 T2 DE 69011738T2 DE 69011738 T DE69011738 T DE 69011738T DE 69011738 T DE69011738 T DE 69011738T DE 69011738 T2 DE69011738 T2 DE 69011738T2
Authority
DE
Germany
Prior art keywords
circuit
substrate
potential
burn
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69011738T
Other languages
English (en)
Other versions
DE69011738D1 (de
Inventor
Syuso Fujii
Shozo Saito
Mitsuru Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Publication of DE69011738D1 publication Critical patent/DE69011738D1/de
Application granted granted Critical
Publication of DE69011738T2 publication Critical patent/DE69011738T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die Erfindung betrifft eine Halbleiter-Speichereinrichtung und insbesondere eine Schaltung, um zum Zeitpunkt eines Burn- in-Tests (das heißt ein Betriebstest zur Aussortierung bzw. Untersuchung von Zellentransistoren) ein Wortleitungspotential auf einen höheren Wert als zu einer normalen Betriebszeit zu erhöhen.
  • Bisher wurde eine herkömmliche Wortleitungs-Ansteuerschaltung für Halbleiter-Speichereinrichtungen, wie beispielsweise dynamische Direktzugriffsspeicher (DRAMs) verwendet, wie in Figur 3 gezeigt. In Figur 3 bezeichnen die Bezugszeichen TN1 und TN2 jeweils einen ersten und einen zweiten N- Kanaltransistor vom Isolierschicht-Typ (MOS-Typ). Ein Zeilendekodierungs-Ausgangssignal A von einem (nicht dargestellten) Zeilendekoder wird einem Ende des ersten Transistors TN1 eingegeben, an sein Gate wird ein Energieversorgungspotential Vcc (beispielsweise 5 V) angelegt und sein anderes Ende ist mit dem Gate des zweiten Transistors TN2 verbunden. Ein Wortleitungsansteuerungs- Steuersignal WDRV ist an ein Ende des zweiten Transistors TN2 angelegt und ein von seinem anderen Ende geliefertes gebootetes Wortleitungs-Ansteuersignal C ist an eine Wortleitung Wl angelegt. Die Wortleitung ist mit den jeweiligen Gates einer großen Anzahl von (nicht dargestellten) Zellentransistoren verbunden.
  • Unter Bezugnahme auf Figur 4 wird der Betrieb erläutert, der in einem Fall durchgeführt wird, bei dem sich das Zeilendekodierungs-Ausgangssignal A auf einem aktivierten Pegel (in diesem Beispiel der Energieversorgungspegel Vcc von 5 V) befindet. In diesem Fall wird der erste Transistor TN1 eingeschaltet und ein-Potential am Knotenpunkt B an seinem anderen Ende (auf der Gateseite des zweiten Transistors TN2) wird "Vcc- Vtn " (Vtn ist die Gate-Schwellspannung des ersten Transistors TN1). Das Potential an dem Knotenpunkt B steigt an, bis durch die Kopplung des ersten Transistors TN1 ein Übergangs-Durchbruch bewirkt wird. Das Potential des Knotenpunktes B wird zu diesem Zeitpunkt "VBD- VBB " und das Potential des Wortleitungs-Ansteuersignals C steigt mit Vergrößerung des Potentials des Knotenpunktes B an.
  • Zu dieser Zeit ist VBD die Übergangs-Durchbruchspannung in Bereichen mit hoher N-Typ-Verunreinigungskonzentration, die als Source- und Drain-Bereiche des N-Kanal-Transistors dienen und VBB ist ein Spannung für ein Halbleitersubstrat (P-Typ-Substrat oder P-Typ-Wanne), in dem die N-Kanal- Transistoren vorgesehen sind. Eine Substrat-Vorspannung (im folgenden als Substrat-Biasspannung bezeichnet) ist an das Substrat von einer Substrat-Biaserzeugungsschaltung angelegt.
  • Wenn das Wortleitungsansteuerungs-Steuersignal WDRV 7,5 V ist, die Übergangs-Durchbruchspannung VBD 12V ist, die Substratspannung VBB -3V ist und die Gateschwellspannung Vtn 1,5 V ist, dann wird das Potential des Knotenpunktes B ungefähr 9 V und das Wortleitungs-Ansteuerungssignal C wird ungefähr 7,5 V, wenn der Energieversorgungspegel Vcc auf 5 V liegt.
  • Wenn der Energieversorgungspegel Vcc beispielsweise von 5 V auf 7 V zum Zeitpunkt eines Voralterungs-Testes oder Burn-in- Testes für ein DRAM mit der obigen Wortleitungs- Ansteuerungsschaltung erhöht wird, wird das Potential des Knotenpunktes B auf ungefähr 9 V gehalten, was im wesentlichen das gleiche Potential ist wie das zur Zeit eines normalen Betriebes eingestellte Potential und das Wortleitungs-Ansteuerungssignal C befindet sich auf ungefähr 7,5 V, was im wesentlichen das gleiche Potential wie das zur Zeit des normalen Betriebes eingestellte Potential ist und infolgedessen ist es nicht möglich, an den Zellen-Transistor ein Wortleitungs-Ansteuerungssignal mit hohem Pegel anzulegen, wodurch die Durchführung der richtigen Aussortierung für die Zellen-Transistoren unmöglich gemacht wird.
  • Eine in der Halbleiter-Speichereinrichtung enthaltene Substrat-Biaserzeugungsschaltung kann eine Substrat- Potentialbegrenzungsschaltung umfassen, um einen durch den Betrieb der Substrat-Biaserzeugungsschaltung selbst verursachten Stromverbrauch zu verkleinern. Ein Beispiel einer derartigen Substrat-Potentialbegrenzungsschaltung ist in Figur 5 dargestellt. Die Substrat- Potentialbegrenzungsschaltung umfaßt eine Substrat- Potentialerfassungsschaltung 62 zur Erfassung des Potentials eines Substrates 60 und eine Umschaltschaltung 63 zur Ein- /Aus-Steuerung des Betriebes eines Substrat- Biaserezgungsschaltung 61 entsprechend dem Ausgang der Substrat-Potentialerfassungsschaltung 62.
  • Wenn das Substratpotential zur Erreichung eines bestimmten Potentialpegels herabgesetzt wird, wird mit der Substrat- Potentialbegrenzungsschaltung die Substrat- Potentialerfassungsschaltung 62 betrieben und diese veranlaßt die Umschalt-Schaltung 63 den Betrieb der Substrat- Biaserzeugungsschaltung 61 zu unterbrechen, so daß die Substrat-Biaserzeugungsschaltung 61 keine Energie verbraucht, bis das Substratpotential wieder die Schwellspannung der Substrat-Potentialerfassungsschaltung 62 überschreitet.
  • Wie voranstehend beschrieben ist gemäß der herkömmlichen Halbleiter-Speichereinrichtung bei einer Erhöhung des Energieversorgungspegels Vcc zur Zeit des Burn-in-Testes die Spannung des Wortleitungs-Ansteuerungssignals im wesentlichen der gleiche Pegel, wie derjenige zur normalen Betriebszeit und das Wortleitungs-Ansteuerungssignal mit hohem Pegel kann an die Zellen-Transistoren nicht angelegt werden, wodurch die Durchführung der richtigen Aussortierung für die Zellen- Transistoren unmöglich gemacht wird.
  • Demzufolge ist eine Aufgabe dieser Erfindung eine Halbleiter- Speichereinrichtung vorzusehen, bei der die Spannung des Wortleitungs-Ansteuerungssignals auf einen höheren Wert als zur normalen Betriebszeit erhöht wird, wenn der Energieversorgungspegel Vcc zur Zeit des Burn-in-Testes erhöht wird und das Wortleitungs-Ansteuerungssignal mit hohem Pegel an die Zellen-Transistoren angelegt werden kann, wodurch die Durchführung der richtigen Aussortierung für die Zellen-Transistoren ermöglicht wird.
  • Eine Halbleiter-Speichereinrichtung gemäß der Erfindung umfaßt die folgenden Merkmale:
  • eine Wortleitungs-Ansteuerungsschaltung, umfassend: einen ersten MOS-Transistor mit zwei Anschlüssen (Source- und Drainanschlüssen) und einem Gate, wobei einem Anschluß des ersten MOS-Transistors ein Zeilendekodierungs-Ausgangssignal eingegeben wird und ein gewünschtes elektrisches Potential an das Gate des ersten MOS-Transistors gelegt wird, einen zweiten MOS-Transistor mit zwei Anschlüssen (Source- und Drainanschlüssen) und einem Gate, wobei das Gate des zweiten MOS-Transistors mit dem anderen Anschluß des ersten MOS- Transistors verbunden ist und ein Wortleitungsansteuerungs- Steuersignal an den einen Anschluß des zweiten MOS- Transistors angelegt wird, und eine Wortleitung, die mit dem anderen Anschluß des zweiten MOS-Transistors verbunden ist, wobei ein von dem anderen Anschluß des zweiten MOS- Transistors geliefertes Wortleitungs-Ansteuerungssignal an die Wortleitung geliefert wird; und eine Substrat- Biaserzeugungsschaltung zur Erzeugung einer Biasspannung an einem Halbleitersubstrat, indem die MOS-Transistoren vorgesehen sind; eine Burn-in-Moduserfassungsschaltung zur Erfassung einer Burn-in-Testmodussignaleingabe, welche von einer externen Einrichtung zugeführt wird; und eine Substrat- Biassteuerschaltung zur Steuerung der Substrat- Biaserzeugungsschaltung, um die Biasspannung gemäß einem Burn-in-Testmoduserfassungsausgang der Burn-in- Moduserfassungsschaltung zu verkleinern.
  • In der obigen Halbleiter-Speichereinrichtung wird der erste Transistor eingeschaltet und das Potential des Knotenpunktes B an seinem anderen Anschluß (auf der Gate-Seite des zweiten Transistors) wird "Vcc- Vtn " (Vtn ist die Gate- Schwellspannung des ersten Transistors), wenn das Zeilendekodierungs-Ausgangssignal zur Erreichung des Energieversorgungspegels Vcc aktiviert wird. Das Potential des Knotenpunktes B steigt an, bis durch die Kopplung des ersten Transistors ein Übergangs-Durchbruch bewirkt wird. Zu dieser Zeit wird das Potential des Knotenpunktes B auf eine Spannung erhöht, die durch (Übergangs-Durchbruchsspannung - Substrat-Biasspannung) gegeben ist. Dann steigt das Potential des Wortleitungs-Ansteuerungssignals C an, da das Potential des Knotenpunktes B erhöht wird.
  • Wenn der obige Betrieb zur Zeit des Burn-in-Testes durchgeführt wird, wird die Substrat-Biasspannung zur Verkleinerung mittels der Burn-in-Modus-Erfassungsschaltung und der Substrat-Bias-Steuerschaltung so gesteuert, daß das Potential des Knotenpunktes B auf einen ausreichend hohen Pegel erhöht wird. Infolgedessen wird die Spannung des Wortleitungs-Ansteuerungssignals auf eine höhere Spannung als zur normalen Betriebszeit erhöht und das Wortleitungs- Ansteuerungssignal mit hohem Pegel kann an die Zellen- Transistoren angelegt werden, wodurch die Durchführung einer richtigen Aussortierung für die Zellen-Transistoren ermöglicht wird.
  • Die neuen und charakteristischen Merkmale der Erfindung sind in den an die vorliegende Anmeldung angehängten Ansprüchen aufgeführt. Die Erfindung selbst kann jedoch zusammen mit ihrem weiteren Aufgaben und Vorteilen am besten unter Bezugnahme auf die nachstehende Beschreibung und die beiliegenden Zeichnungen verstanden werden. In den Zeichnungen zeigen:
  • Fig. 1 ein Diagramm, welches einen Teil eines Aufbaus eines DRAMs gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 2 ein Wellenformdiagramm zur Darstellung eines Betriebes einer in Figur 1 gezeigten Wortleitungs-Ansteuerungsschaltung;
  • Fig. 3 ein Schaltbild, welches eine Wortleitungs- Ansteuerungsschaltung in einem herkömmlichen DRAM zeigt;
  • Fig. 4 ein Wellenformdiagramm zur Darstellung eines Betriebs der in Figur 3 gezeigten Wortleitungs-Ansteuerungsschaltung; und
  • Fig. 5 ein Blockschaltbild, welches ein Beispiel einer herkömmlichen Substrat- Potentialbegrenzungsschaltung zeigt.
  • Nachstehend wird eine Ausführungsform der Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben.
  • Figur 1 zeigt einen Teil eines DRAMs, in dem das Bezugszeichen 10 ein Halbleitersubstrat bezeichnet, 11 eine Substrat-Biaserzeugungsschaltung zur Anlegung einer Biasspannung an das Substrat 10, 12 eine erste Substrat- Potentialerfassungsschaltung zur Erfassung des Substratpotentials, welches zur Zeit eines normalen Betriebes eingestellt werden soll, 13 eine erste Umschaltschaltung zur Ein-/Aus-Steuerung des Betriebes der Substrat- Biaserzeugungsschaltung 10 gemäß des Erfassungsausgangs der Substrat-Potentialerfassungsschaltung 12, 14 eine Burn-in- Modus-Erfassungsschaltung zur Erfassung einer Eingabe eines Burn-in-Testmodussignals, welches von einer externen Einrichtung geliefert wird, 15 eine Substrat- Biassteuerscha1tung zur Steuerung der Substrat- Biaserzeugungsschaltung 11, um die Biasspannung gemäß dem Burn-in-Testmodus-Erfassungsausgang der Burn-in-Modus- Erfassungsschaltung 14 zu verkleinern bzw. 16 eine auf dem Substrat 10 vorgesehene Wortleitungs-Ansteuerungsschaltung.
  • Die Wortleitungs-Ansteuerungsschaltung 16 besitzt einen ähnlichen Schaltungsaufbau wie derjenige der unter Bezugnahme auf Figur 3 beschriebenen herkömmlichen Wortleitungs- Ansteuerungsschaltung. Das heißt, ein Zeilendekodierungs- Ausgangssignal A wird einem Ende des ersten N-Kanal- Transistors TN1 von einem (nicht dargestellten) Zeilendekodierer eingegeben, ein Energieversorgungspotential Vcc (zum Beispiel 5 V) wird an sein Gate angelegt und sein anderes Ende ist mit dem Gate des zweiten N-Kanal-Transistors TN2 verbunden. An ein Ende des zweiten Transistors TN2 wird ein Wortleitungs-Ansteuerungssteuersignal WDRV angelegt und ein von seinem anderen Ende geliefertes gebootetes Wortleitungs-Ansteuerungssignal C wird an eine Wortleitung WL geliefert. Die Wortleitung ist mit den jeweiligen Gates einer großen Anzahl von (nicht dargestellten) Zellen-Transistoren verbunden.
  • Die Substrat-Biassteuerschaltung 15 umfaßt eine zweite Substrat-Potentialerfassungsschaltung 17 zur Erfassung des Substratpotentials, welches zur Zeit eines Burn-in-Testes eingestellt werden soll und eine zweite Umschaltschaltung 18, die durch den Erfassungsausgang der Burn-in-Modus- Erfassungsschaltung 14 in einen aktivierten Zustand gesteuert wird und die den Betrieb der Substrat-Biaserzeugungsschaltung 10 gemäß dem Erfassungsausgang der zweiten Substrat- Potentialerfassungsschaltung 17 ein-/aussteuert.
  • Beispielsweise ist die zweite Substrat- Potentialerfassungsschaltung 17 vorgesehen wie in Figur 1 gezeigt. Das heißt, ein erster P-Kanal-Transistor P1, dessen Gate mit einem Massepotential-Knotenpunkt (Vss) verbunden ist, ein erster N-Kanal-Transistor N1, dessen Gate mit einem Vcc-Energieversorgungsknotenpunkt verbunden ist und ein zweiter P-Kanal-Transistor P2, dessen Gate und Drain miteinander verbunden sind, sind zwischen dem Vcc- Energieversorgungsknotenpunkt und dem Substrat 10 in Reihe geschaltet, während ein dritter P-Kanal-Transistor P3, ein vierter P-Kanal-Transistor P4, dessen Gate mit dem Vss- Knotenpunkt verbunden ist und ein zweiter N-Kanal-Transistor N2 zwischen dem Vcc-Knotenpunkt und dem Vss-Knotenpunkt in Reihe geschaltet sind. Die Drain des ersten N-Kanal- Transistors N1 ist mit den jeweiligen Gates des dritten P- Kanal-Transistors P3 und des zweiten N-Kanal-Transistors N2 verbunden. Ein Inverter INV wird durch den dritten P-Kanal- Transistor P3, den vierten P-Kanal-Transistor P4 und den zweiten N-Kanal-Transistor N2 geschaffen.
  • Die Funktion des ersten P-Kanal-Transitors P1 und des ersten N-Kanal-Transistors N1 besteht darin, einen Verhältnisbetrieb zur Steuerung des dadurch fließenden Stroms und zur Bestimmung des Substratpotentials durchzuführen. Das Größenverhältnis des zweiten N-Kanal-Transistors N2 zu den dritten und vierten P-Kanal-Transistoren P3 und P4 wird groß gemacht und wird zur Anderung des Potentials an einem Ausgangsknotenpunkt D (der Drain des N-Kanals N2) auf einen niedrigeren Pegel sofort eingestellt, wenn das Gatepotential des dritten P-Kanal-Transistors P3 und des zweiten N-Kanal- Transistors N2 die Schwellspannung Vtn des zweiten N-Kanal- Transistors N2 geringfügig überschreitet.
  • Wenn die zweite Umschaltschaltung 18 durch den Erfassungsausgang der Burn-in-Modus-Erfassungsschaltung 14 in den Betriebszustand eingestellt wird, aktiviert oder deaktiviert sie den Betrieb der Substrat- Biaserzeugungsschaltung 11 jeweils gemäß einem niedrigen oder hohen Pegel, der durch den Erfassungsausgang an dem Ausgangsknotenpunkt D der zweiten Substrat- Potentialerfassungsschaltung 17 gegeben wird.
  • Nachstehend wird der Betrieb der Substrat-Biassteuerschaltung 15 zur Zeit des Burn-in-Testes erläutert. Wenn das Substratpotential kleiner ist als das zur Zeit des Burn-in- Testes einzustellenden Substratpotentials befindet sich das Potential des Ausgangsknotenpunktes D der zweiten Substrat- Potentialerfassungsschaltung 17 auf einem hohen Pegel und die zweite Umschaltschaltung 18 deaktiviert den Betrieb der Substrat-Biaserzeugungsschaltung 11. Wenn das Substratpotential beispielsweise durch ein Übergangsleck allmählich ansteigt und höher wird als das zur Zeit des Burn- in-Testes einzustellenden Substratpotentials wird die zweite Substrat-Potentialerfassungsschaltung 17 wirksam und stellt das Potential an dem Ausgangsknotenpunkt D auf einen niedrigen Pegel ein, während die zweite Umschaltschaltung 18 den Betrieb der Substrat-Biaserzeugungsschaltung 11 aktiviert.
  • Nachstehend wird unter Bezugnahme auf Figur 2 der Betrieb der Schaltung aus Figur 1 erläutert, der durchgeführt wird, wenn das Zeilendekodierungs-Ausgangssignal A einen aktivierten Pegel (in diesem Beispiel den Energieversorgungspegel Vcc von 5 V) annimmt. Wenn das Zeilendekodierungs-Ausgangssignal A den Energieversorgungspegel Vcc annimmt, wird der erste Transistor TN1 eingeschaltet und das Potential des Knotenpuntkes B an seinem anderen Ende (auf der Gate-Seite des zweiten Transistors TN2) wird "Vcc- Vtn " (Vtn ist die Gate-Schwellspannung des ersten Transistors TN1) . Das Potential des Knotenpunktes B steigt an, bis durch die Kopplung des ersten Transitors TN1 ein Übergangs-Durchbruch verursacht wird. Das Potential des Knotenpunktes B wird zu dieser Zeit "VBD- VBB " und das Potential des Wortleitungs- Ansteuerungssignals C steigt an, da das Potential des Knotenpunktes B erhöht wird. Zu dieser Zeit ist VBD die Übergangs-Durchbruchspannung von N-Typ-Bereichen mit hoher Verunreinigungskonzentration für die Source und die Drain des N-Kanal-Transistors und VBB ist die Spannung des Substrats 10 (P-Typ-Substrat oder P-Typ-Wanne), in dem die N-Kanal- Transistoren vorgesehen sind.
  • Wenn der obige Betrieb zur Zeit des Burn-in-Testes durchgeführt wird, wird die Substrat-Biasspanung so gesteuert, daß sie mittels der Burn-in-Modus- Erfassungsschaltung 14 und der Substrat-Biassteuerschaltung 15 verkleinert wird, so daß das Potential des Knotenpunktes B auf einen ausreichend hohen Pegel erhöht und die Spannung des Wortleitungs-Ansteuerungssignals C im Vergleich mit der Spannung zur Zeit eines normalen Betriebs erhöht wird.
  • Wenn beispielsweise das Wortleitungsansteuerungs-Steuersignal WDRV 7,5 V beträgt, die Übergangs-Durchbruchspannung VBD 12 V beträgt, die Substratspannung VBB zur Zeit eines normalen Betriebs (der Energieversorgungspegel Vcc ist 5 V) -3 V beträgt, die Substratspannung VBB in dem Burn-in-Test (der Energieversorgungspegel Vcc beträgt 7 V) 0 V beträgt und die Gate-Schwellspannung Vtn 1,5 V beträgt, dann nimmt das Potential des Knotenpunktes B zur Zeit eines normalen Betriebs ungefähr 9 V und das Wortleitungs-Ansteuerungssignal C ungefähr 7,5 V an. Demgegenüber wird zur Zeit des Burn-in- Testes das Potential des Knotenpunktes B auf ungefähr 12 V angehoben und das Wortleitungs-Ansteuerungssignal C wird auf ungefähr 11,5 V angehoben.
  • Die Burn-in-Testmodussignal-Eingabe, die von dem ausschließlich dem Burn-in-Modus zugeordneten externen Anschluß geliefert wird, wird in der in der Ausführungsform beschriebenen Burn-in-Modus-Erfassungsschaltung 14 erfaßt. Es ist jedoch möglich für die Burn-in-Modus- Erfassungsschaltungen verschiedenartige Konstruktionen vorzusehen. Beispielsweise wird eine an einen gewünschten externen Signalanschluß gelieferte Signaleingabe ternär gesteuert, um eine Burn-in-Testmodussignaleingabe zu erreichen und eine derartige Signaleingabe kann verwendet werden.
  • Ferner ist die Substrat-Biassteuerschaltung 15 nicht auf die voranstehend beschriebene beschränkt, sondern kann in irgendeiner anderen Konfiguration vorgesehen sein, um die Substrat-Biaserzeugungsschaltung 11 zu steuern, um die Substrat-Biasschaltung gemäß dem Burn-in- Testmoduserfassungsausgang der Burn-in- Moduserfassungsschaltung zu verkleinern.
  • Wie voranstehend beschrieben kann gemäß der Halbleiter- Speichereinrichtung der Erfindung das Wortleitungs- Ansteuerungssignal mit hohem Pegel an die Zellen-Transistoren angelegt werden, wodurch die Durchführung der richtigen Aussortierung der Zellen-Transistoren ermöglicht wird, da die Spannung des Wortleitungs-Ansteuerungssignals zur Zeit des Burn-in-Testes auf einen höheren Wert als zur Zeit des normalen Betriebs erhöht werden kann, wenn der Energieversorgungspegel Vcc angehoben wird.
  • Denjenigen, die mit der Technik vertraut sind, ist ferner offensichtlich, daß es sich bei der voranstehenden Beschreibung um eine bevorzugte Ausführungsform der offenbarten Einrichtung handelt und daß verschiedene Anderungen und Modifikationen in der Erfindung durchgeführt werden können, ohne von deren Umfang abzuweichen.
  • Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und schränken den Umfang nicht ein.

Claims (3)

1. Eine Halbleiter-Speichereinrichtung, umfassend:
eine Wortleitungs-Ansteuerungsschaltung (16), umfassend: einen ersten MOS-Transistor (TN1) mit zwei Anschlüssen und einem Gate, wobei einem Anschluß des ersten MOS- Transistors (TN1) ein Zeilendekodierungs-Ausgangssignal (A) eingegeben wird und ein gewünschtes elektrisches Potential (Vcc) an das Gate des ersten MOS-Transistors (TN1) gelegt wird;, einen zweiten MOS-Transistor (TN2) mit zwei Anschlüssen und einem Gate, wobei das Gate des zweiten MOS-Transistors (TN2) mit dem anderen Anschluß des ersten MOS-Transistors (TN1) verbunden ist und ein Wortleitungsansteuerungs-Steuersignal (WDRV) an den einen Anschluß des zweiten MOS-Transistors (TN2) angelegt wird, und eine Wortleitung (WL), die mit dem anderen Anschluß des zweiten MOS-Transistors (TN2) verbunden ist, wobei ein von dem anderen Anschluß des zweiten MOS-Transistors (TN2) geliefertes Wortleitungs- Ansteuerungssignal (C) an die Wortleitung (WL) geliefert wird; und
eine Substrat-Biaserzeugungsschaltung (11) zur Anlegung einer Biasspannung an ein Halbleitersubstrat (10), wobei die MOS-Transistoren (TN1), (TN2) in dem Halbleitersubstrat (10) vorgesehen sind,
gekennzeichnet durch:
eine Burn-in-Moduserfassungsschaltung (14) zur Erfassung einer Burn-in-Testmodussignaleingabe, welche von einer externen Einrichtung zugeführt wird; und
eine Substrat-Biassteuerschaltung (15) zur Steuerung der substrat-Biaserzeugungsschaltung (11), um die Biasspannung gemäß einem Burn-in- Testmoduserfassungsausgang der Burn-in- Moduserfassungsschaltung (14) zu verkleinern.
2. Die Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine erste Substrat-Potentialerfassungsschaltung (12) zur Erfassung eines elektrischen Potentials des Halbleitersubstrats (10) und eine erste Umschaltschaltung (13) zur Ein-/Aus-Steuerung eines Betriebs der Substrat-Biaserzeugungsschaltung (11) gemäß einem Ausgang der ersten Substrat- Potentialerfassungsschaltung (12) zwischen das Halbleitersubstrat (10) und die Substrat- Biaserzeugungsschaltung (11) geschaltet sind.
3. Die Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Substrat-Biassteuerschaltung (15) umfaßt:
eine zweite Substrat-Potentialerfassungsschaltung (17) zur Erfassung eines Substratpotentials, welches bei einem Burn-in-Test eingestellt werden soll; und
eine zweite Umschaltschaltung (18), die gemäß dem Burn- in-Testmoduserfassungsausgang der Burn-in- Moduserfassungsschaltung (14) in einen aktivierten Zustand gesteuert wird, wobei die zweite Umschaltschaltung (18) einen Betrieb der Substrat- Biaserzeugungsschaltung (11) gemäß einem erfaßten Ausgang der zweiten Substrat- Potentialerfassungsschaltung (17) ein-/aussteuert.
DE69011738T 1989-05-20 1990-04-26 Halbleiter-Speichereinrichtung. Expired - Fee Related DE69011738T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1127524A JPH07105160B2 (ja) 1989-05-20 1989-05-20 半導体記憶装置

Publications (2)

Publication Number Publication Date
DE69011738D1 DE69011738D1 (de) 1994-09-29
DE69011738T2 true DE69011738T2 (de) 1995-02-02

Family

ID=14962149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69011738T Expired - Fee Related DE69011738T2 (de) 1989-05-20 1990-04-26 Halbleiter-Speichereinrichtung.

Country Status (5)

Country Link
US (1) US5119337A (de)
EP (1) EP0399240B1 (de)
JP (1) JPH07105160B2 (de)
KR (1) KR930004177B1 (de)
DE (1) DE69011738T2 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063304A (en) * 1990-04-27 1991-11-05 Texas Instruments Incorporated Integrated circuit with improved on-chip power supply control
JP3158420B2 (ja) * 1990-08-30 2001-04-23 日本電気株式会社 温度検出回路および温度検出回路を備えた半導体装置
JP3050326B2 (ja) * 1990-11-30 2000-06-12 日本電気株式会社 半導体集積回路
JP3084759B2 (ja) * 1991-01-29 2000-09-04 日本電気株式会社 ダイナミックランダムアクセスメモリ装置
US5315598A (en) * 1991-04-04 1994-05-24 Texas Instruments Incorporated Method to reduce burn-in time and inducing infant failure
KR940004408B1 (ko) * 1991-08-23 1994-05-25 삼성전자 주식회사 반도체 메모리 장치의 자동 스트레스 모드 테스트장치
US5457695A (en) * 1992-02-27 1995-10-10 Texas Instruments Incorporated Method and system for screening logic circuits
US5212442A (en) * 1992-03-20 1993-05-18 Micron Technology, Inc. Forced substrate test mode for packaged integrated circuits
US5353254A (en) * 1992-05-21 1994-10-04 Texas Instruments Incorporated Semiconductor memory device having burn-in test circuit
JP3147991B2 (ja) * 1992-05-25 2001-03-19 株式会社東芝 半導体記憶装置
JP2848117B2 (ja) * 1992-05-27 1999-01-20 日本電気株式会社 半導体記憶回路
JPH0620471A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd ダイナミック型ｒａｍ
JPH0628853A (ja) * 1992-07-08 1994-02-04 Mitsubishi Electric Corp 半導体記憶装置の基板電圧発生回路
KR950003014B1 (ko) * 1992-07-31 1995-03-29 삼성전자 주식회사 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법
JP2977385B2 (ja) * 1992-08-31 1999-11-15 株式会社東芝 ダイナミックメモリ装置
KR960005387Y1 (ko) * 1992-09-24 1996-06-28 문정환 반도체 메모리의 번 인 테스트(Burn-In Test) 장치
JP3016998B2 (ja) * 1993-09-24 2000-03-06 日本電気株式会社 半導体記憶装置
KR0122100B1 (ko) * 1994-03-10 1997-11-26 김광호 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법
JP2822881B2 (ja) * 1994-03-30 1998-11-11 日本電気株式会社 半導体集積回路装置
US5497348A (en) * 1994-05-31 1996-03-05 Texas Instruments Incorporated Burn-in detection circuit
US5619459A (en) * 1995-05-31 1997-04-08 Micron Technology, Inc. On-chip mobile ion contamination test circuit
JP3629308B2 (ja) * 1995-08-29 2005-03-16 株式会社ルネサステクノロジ 半導体装置およびその試験方法
US5905682A (en) * 1997-08-22 1999-05-18 Micron Technology, Inc. Method and apparatus for biasing the substrate of an integrated circuit to an externally adjustable voltage
US6134144A (en) * 1997-09-19 2000-10-17 Integrated Memory Technologies, Inc. Flash memory array
US5949726A (en) * 1998-07-22 1999-09-07 Vanguard International Semiconductor Corporation Bias scheme to reduce burn-in test time for semiconductor memory while preventing junction breakdown
US6661253B1 (en) 2000-08-16 2003-12-09 Altera Corporation Passgate structures for use in low-voltage applications
US6563367B1 (en) * 2000-08-16 2003-05-13 Altera Corporation Interconnection switch structures
JP3866111B2 (ja) * 2002-01-18 2007-01-10 株式会社ルネサステクノロジ 半導体集積回路及びバーンイン方法
JP5528670B2 (ja) * 2004-03-01 2014-06-25 インテレクチュアル ベンチャー ファンディング エルエルシー バーンイン試験に関するシステムおよび方法
US6897671B1 (en) * 2004-03-01 2005-05-24 Transmeta Corporation System and method for reducing heat dissipation during burn-in
US6900650B1 (en) * 2004-03-01 2005-05-31 Transmeta Corporation System and method for controlling temperature during burn-in
US7248988B2 (en) * 2004-03-01 2007-07-24 Transmeta Corporation System and method for reducing temperature variation during burn in
US7292065B2 (en) * 2004-08-03 2007-11-06 Altera Corporation Enhanced passgate structures for reducing leakage current
US7800143B2 (en) * 2006-07-13 2010-09-21 Globalfoundries Inc. Dynamic random access memory with an amplified capacitor
US7679955B2 (en) 2006-08-02 2010-03-16 Advanced Micro Devices, Inc. Semiconductor switching device
JP5135608B2 (ja) * 2007-12-27 2013-02-06 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5187852B2 (ja) * 2009-03-30 2013-04-24 国立大学法人神戸大学 不良メモリセルの予知診断アーキテクチャーと予知診断方法
CN114487790B (zh) * 2022-04-06 2022-07-22 海光信息技术股份有限公司 老化监测电路、模组、方法及芯片

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55162257A (en) * 1979-06-05 1980-12-17 Fujitsu Ltd Semiconductor element having substrate bias generator circuit
JPS598913B2 (ja) * 1980-04-01 1984-02-28 富士通株式会社 記憶装置
US4527254A (en) * 1982-11-15 1985-07-02 International Business Machines Corporation Dynamic random access memory having separated VDD pads for improved burn-in
JPS59107493A (ja) * 1982-12-09 1984-06-21 Ricoh Co Ltd テスト回路付きｅｐｒｏｍメモリ装置
US4730279A (en) * 1985-03-30 1988-03-08 Kabushiki Kaisha Toshiba Static semiconductor memory device
JPS62114200A (ja) * 1985-11-13 1987-05-25 Mitsubishi Electric Corp 半導体メモリ装置
JPS62136919A (ja) * 1985-12-10 1987-06-19 Mitsubishi Electric Corp ドライバ−回路
JPS62170094A (ja) * 1986-01-21 1987-07-27 Mitsubishi Electric Corp 半導体記憶回路
JPS62229600A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 不揮発性半導体記憶装置
JPS62250593A (ja) * 1986-04-23 1987-10-31 Hitachi Ltd ダイナミツク型ｒａｍ
US4819212A (en) * 1986-05-31 1989-04-04 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with readout test circuitry
JPS6334796A (ja) * 1986-07-28 1988-02-15 Oki Electric Ind Co Ltd 半導体記憶装置
US4751679A (en) * 1986-12-22 1988-06-14 Motorola, Inc. Gate stress test of a MOS memory

Also Published As

Publication number Publication date
EP0399240A2 (de) 1990-11-28
DE69011738D1 (de) 1994-09-29
EP0399240B1 (de) 1994-08-24
EP0399240A3 (de) 1991-07-03
KR900019039A (ko) 1990-12-22
US5119337A (en) 1992-06-02
JPH07105160B2 (ja) 1995-11-13
KR930004177B1 (ko) 1993-05-21
JPH02306493A (ja) 1990-12-19

Similar Documents

Publication Publication Date Title
DE69011738T2 (de) Halbleiter-Speichereinrichtung.
DE3710865C2 (de)
DE10237995B4 (de) Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren
DE102013214258B4 (de) Vorrichtung mit mehreren statischen Direktzugriffsspeicherzellen und Verfahren zu ihrem Betrieb
DE68922787T2 (de) Statische RAM-Speicheranordnung mit einer Leistungsverminderungsfunktion.
DE69027705T2 (de) Spannungserhöhungsschaltung für dynamische Speicher
DE69835499T2 (de) Auswahlschaltkreis für eine DRAM-Matrix und Verfahren zum Testen der Datenspeicherfähigkeit einer DRAM-Matrix
DE102005061375B4 (de) NOR-Flashspeicherbauelement mit Mehrpegel-Speicherzelle und Bitwert-Detektionsverfahren
DE2757987A1 (de) Halbleiterspeicher
DE2556832B2 (de) Speicheranordnung und Verfahren zum Betrieb einer derartigen Speicheranordnung
DE102007059547A1 (de) Schaltung und Verfahren zum Unterdrücken eines gateinduzierten Drainleckstroms
DE3249749C2 (de)
DE19937829A1 (de) Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten
DE2327733A1 (de) Monolithischer speicher mit direktem zugriff
DE68918136T2 (de) Nichtflüchtige Speicherschaltung mit niedriger Leistung und grossem Betriebsspannungsbereich.
DE3432799A1 (de) Dynamische halbleiterspeicheranordnung mit geringerem energieverbrauch beim internen regenerationsbetrieb
DE3107902C2 (de) Integrierte MOS-Schaltung
DE19727262A1 (de) Halbleiterspeichervorrichtung
DE60102041T2 (de) Halbleitervorrichtug
DE4138102A1 (de) Halbleiterspeichereinrichtung mit zwei speicherfeldern, zwischen denen eine uebertragung und entgegennahme von daten ausgefuehrt wird
DE3888294T2 (de) Eingangsschaltung, die in eine Halbleiteranlage eingegliedert ist.
DE4131237A1 (de) Ausgangspufferschaltung und betriebsverfahren fuer dieselbe
DE2754987A1 (de) Leistungslose halbleiter-speichervorrichtung
DE4317382A1 (de) Halbleiterspeicher
DE2450882A1 (de) Komplementaere mos-logische schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee