DE19727262A1

DE19727262A1 - Halbleiterspeichervorrichtung

Info

Publication number: DE19727262A1
Application number: DE19727262A
Authority: DE
Inventors: Tatsuya Fukuda
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-12-19
Filing date: 1997-06-26
Publication date: 1998-06-25
Anticipated expiration: 2017-06-27
Also published as: KR100263529B1; US5761143A; KR19980063380A; CN1185629A; DE19727262B4; JPH10178108A; TW367496B

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterspei chervorrichtung.

Insbesondere bezieht sich die vorliegende Erfindung auf eine dynamische Speichervorrichtung mit wahlfreiem Zugriff, die Speicherauffrischbetriebsabläufe benötigt.

Bei einer dynamischen Speichervorrichtung mit wahlfreiem Zu griff (DRAM) als eine Art von Halbleiterspeichervorrichtung leckt eine elektrische Signalladung, die in einer der Elektro den eines MOS-Transistors, der als Speicherzelle verwendet wird, gespeichert ist, mit dem Lauf der Zeit, d. h. fließt im Lauf der Zeit durch einen Leckstrom ab. Es ist daher notwendig, die elektrische Signalladung zu regenerieren, das heißt einen Auffrischbetrieb auszuführen. Während eines Auffrischbetriebes kann ein Betrieb zum Schreiben oder Lesen eines Signals nicht ausgeführt werden. Es ist daher wünschenswert, einen langen Zwischenraum zwischen zwei aufeinanderfolgend benötigten Auf frischbetriebsabläufen zu haben. Anders gesagt, es ist wün schenswert, nur einen kleinen Betrag des Leckstroms der gespei cherten elektrischen Signalladung zu haben.

Bei dem herkömmlichen DRAM und anderen Halbleiterspeichervor richtungen, die Auffrischbetriebsabläufe benötigen, variiert die Haltezeit der elektrischen Signalladung von Vorrichtung zu Vorrichtung aufgrund von, neben anderen Gründen, Variationen in den Parametern des Vorrichtungsherstellungsprozesses. In eini gen Fällen kann die elektrische Signalladung wahrscheinlich nicht so lange gesichert bzw. gehalten werden, wie die vorge schriebene Haltezeit für eine Vorrichtung ist, so daß der Auf frischbetrieb für die Vorrichtung nicht effektiv ist. Eine sol che Vorrichtung wird unweigerlich als nicht effektiv betrach tet. In einem solchen Fall wird leicht das gesamte Los als nicht effektiv betrachtet, was zu einer niedrigen Ausbeute (bei der Herstellung) führt.

Fig. 11 ist eine Darstellung, die einen Querschnitt eines Auf baues eines MOS-Transistors, der eine Speicherzelle eines DRAM bildet, zeigt. In der Figur sind ebenfalls Bestimmungen bzw. Richtungen gezeigt, in die die elektrische Ladung aus der Spei cherzelle leckt bzw. durch den Leckstrom abfließt.

Wie in Fig. 11 gezeigt ist, sind n⁺-Typ Bereiche 2 bis 5 als eine Source oder ein Drain in einem p-Typ Halbleitersubstrat 1 ausgebildet. Eine Elementtrennungsisolierschicht (eine Oxid schicht) 6 von zum Beispiel dem LOCOS-Typ ist auf dem p-Typ Halbleitersubstrat 1 ausgebildet. Eine Gateisolierschicht (eine Oxidschicht) 7 ist auf der Oberfläche des p-Typ Halbleiter substrates 1 ausgebildet. Jeweilige Gateelektroden 8 bis 10 sind auf der Gateisolierschicht 7 ausgebildet und dienen als eine Wortleitung. Jeweilige Speicherknoten 11 und 12 sind je weils als eine der Elektroden eines Kondensators zum Sammeln einer elektrischen Ladung ausgebildet. Des weiteren ist eine Zwischenschicht-Oxidschicht 13 auf der gesamten Oberfläche des Halbleitersubstrates ausgebildet. Bei dem in Fig. 11 gezeigten Beispiel ist die Speicherzelle auf dem Halbleitersubstrat 1 ausgebildet. Es sollte jedoch bemerkt werden, daß eine Spei cherzelle ebenso auf einem Wannenbereich in dem Halbleiter substrat ausgebildet sein kann. Zum Zwecke der Erläuterung, die folgt, ist die in Fig. 11 gezeigte Speicherzelle, die auf dem Halbleitersubstrat 1 ausgebildet ist, repräsentativ. Es sollte ebenfalls bemerkt werden, daß die Strukturabschnitte der Spei cherzelle, die andere als die in Fig. 11 gezeigten Abschnitte sind, sich nicht direkt auf die folgende Beschreibung beziehen und daher in Fig. 11 zur Vereinfachung weggelassen sind.

In einer Speicherzelle mit einer solchen Struktur wird Informa tion als elektrische Ladung in den Speicherknoten 11 und 12, die mit den n⁺-Bereichen 3 bzw. 4 verbunden sind, gespeichert. Jedoch leckt die elektrische Ladung mit dem Lauf der Zeit. Zu Beginn wird eine Betrachtung des Leckstroms der elektrischen Ladung, die in dem n⁺-Bereich 3 gespeichert ist, gegeben. An erster Stelle leckt die elektrische Ladung aus dem n⁺-Bereich 3 in einer Richtung, die durch den Pfeil angezeigt ist, bezüg lich des p-Typ Substrates 1, an das eine Substratspannung VBB angelegt ist. Zusätzlich wird ebenfalls ein Leckstrom in einer Richtung erhalten, durch einen Pfeil angezeigt ist. In die sem Fall leckt die elektrische Ladung von dem n⁺-Bereich 3 zu dem n⁺-Bereich 2 durch einen Substratabschnitt unter der Ga teelektrode 8. Des weiteren wird außerdem ein Leckstrom in ei ner Richtung erhalten, die durch einen Pfeil angezeigt ist. In diesem Fall leckt die elektrische Ladung von dem n⁺-Bereich 3 zu dem benachbarten n⁺-Bereich 4 durch einen Substratab schnitt unter dem Elementtrennungsbereich 6, der durch eine LOCOS-Oxidschicht ausgebildet ist. Auf diese Art und Weise wird die angesammelte elektrische Ladung aufgrund von Lecks bzw. Leckströmen in drei Typen von Leckmodi verloren. Darum muß der Zwischenraum zwischen zwei aufeinanderfolgenden Auffrischbe triebsabläufen verkürzt werden, um zu verhindern, daß sich die Wirksamkeit der Auffrischbetriebsabläufe vermindert.

Um die oben beschriebenen Probleme, die mit der herkömmlichen Halbleiterspeichervorrichtung verbunden sind, zu lösen, ist es Aufgabe der vorliegenden Erfindung, eine Halbleiterspeichervor richtung anzugeben, die zum Erhalten der Wirksamkeit der Auf frischbetriebsabläufe in der Lage ist.

Diese Aufgabe wird gelöst durch eine Halbleiterspeichervorrich tung nach Anspruch 1.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange geben.

Bei der Halbleiterspeichervorrichtung wird der Betrag des Leck stromes aus der Speicherzelle durch Steuern des Pegels der Substratspannung VBB vermindert und eine hohe Ausbeute wird bei der Herstellung erhalten.

Entsprechend eines Aspektes der vorliegenden Erfindung weist eine Halbleiterspeichervorrichtung eine Speicherzelle, die auf einem Halbleitersubstrat ausgebildet ist. Eine Dummy-Speicher zelle ist auf dem Halbleitersubstrat in derselben Weise wie die Speicherzelle ausgebildet ist. Ein Leckdetektionsmittel, das in der Halbleitervorrichtung enthalten ist, detektiert eine Lecka ge von der Dummy-Speicherzelle und erzeugt ein Ausgabesignal, das den Betrag der Leckage darstellt. Ein Substratvorspannungs erzeugungsmittel, das in der Halbleitervorrichtung enthalten ist, steuert eine Substratspannung, die an das Halbleiter substrat angelegt ist, derart, daß der Betrag der Leckage aus der Speicherzelle in Übereinstimmung mit dem Ausgabesignal, das dem Substratspannungserzeugungsmittel durch das Leckdetektions mittel zugeführt wird, reduziert wird.

Bei einem anderen Aspekt der Halbleiterspeichervorrichtung wird die Substratspannung durch das durch das Leckdetektionsmittel erzeugte Ausgabesignal zu einem flacheren Pegel gesteuert.

Bei einem anderen Aspekt der Halbleiterspeichervorrichtung weist die Dummy-Speicherzelle einen MOS-Transistor, der auf ei nem Substratabschnitt für die Dummy-Speicherzelle ausgebildet ist, auf, und eine Leckage zwischen einem Drain des MOS-Tran sistors und dem Substratabschnitt wird detektiert.

Bei einem anderen Aspekt der Halbleiterspeichervorrichtung wird die Substratspannung durch das durch das Leckdetektionsmittel erzeugte Ausgabesignal zu einem tieferen Pegel gesteuert.

Bei einem anderen Aspekt der Halbleiterspeichervorrichtung weist die Dummy-Speicherzelle einen MOS-Transistor, der auf ei nem Substratabschnitt für die Dummy-Speicherzelle ausgebildet ist, auf, und eine Leckage zwischen einem Drain und einer Sour ce des MOS-Transistors wird detektiert.

Bei einem anderen Aspekt der Halbleiterspeichervorrichtung ist eine Gateisolierschicht der Dummy-Speicherzelle als eine Ele menttrennungsisolierschicht der Speicherzelle ausgebildet.

Entsprechend eines anderen Aspektes weist eine Halbleiterspei chervorrichtung Speicherzellen, die auf dem Halbleitersubstrat ausgebildet sind, auf. Mindestens zwei Dummy-Speicherzelle sind auf dem Halbleitersubstrat in derselben Weise wie die Speicher zellen ausgebildet. Mindestens zwei Leckdetektionsmittel, die mit den Dummy-Speicherzellen verbunden sind, detektieren je weils eine Leckage aus der entsprechenden Dummy-Speicherzelle und erzeugen ein Ausgabesignal, das den Betrag der Leckage dar stellt. Ein Vergleichsmittel vergleicht die Ausgabesignale, die durch die Leckdetektionsmittel erzeugt werden, miteinander und erzeugt ein Vergleichsausgabesignal. Des weiteren steuert ein Substratspannungserzeugungsmittel eine Substratspannung, die an das Halbleitersubstrat angelegt wird, derart, daß der Betrag der Leckage aus den Speicherzellen in Übereinstimmung mit dem Vergleichsausgabesignal, das der Substratspannungserzeugungs schaltung durch das Vergleichsmittel zugeführt wird, reduziert wird.

In einem anderen Aspekt der Halbleiterspeichervorrichtung wei sen die Dummy-Speicherzellen jeweils einen MOS-Transistor, der auf einem Substratabschnitt für die Dummy-Speicherzelle ausge bildet ist, auf, und eine Leckage zwischen einem Drain des MOS-Tran sistors und dem Substratabschnitt wird durch eines der Leckdetektionsmittel detektiert, während eine Leckage zwischen dem Drain und einer Source des MOS-Transistors durch das andere Leckdetektionsmittel detektiert wird.

Weitere Merkmale und Zweckmäßigkeiten von Ausführungsformen der vorliegenden Erfindung ergeben sich aus der folgenden Beschrei bung in Verbindung mit den Figuren. Von den Figuren zeigen:

Fig. 1 ein Schaltbild, das einen Aufbau eines Leck detektionsmittels oder eines Speicherzellen leckmonitors zum Detektieren eines Leck stroms von elektrischer Ladung aus einer Speicherzelle in einer Halbleiterspeicher vorrichtung entsprechend einer ersten Aus führungsform der vorliegenden Erfindung zeigt;

Fig. 2 eine Querschnittsansicht, die eine Verbin dung einer Dummy-Speicherzelle in der in Fig. 1 gezeigten Schaltung zeigt;

Fig. 3 ein Schaltbild, das den Aufbau einer Substratspannungserzeugungsschaltung zum Er zeugen einer Substratspannung in Überein stimmung mit einem Ausgangssignal, das die ser durch den in Fig. 1 gezeigten Speicher zellenleckmonitor zugeführt wird, zeigt;

Fig. 4 eine Darstellung, die den Schaltungsaufbau einer Dummy-Speicherzelle zeigt, die zum De tektieren eines Leckstromes verwendet wird, der von dem n⁺-Drainbereich zu dem p-Typ Substrat fließt;

Fig. 5 eine Darstellung, die den Querschnitt und die Verbindung des MOS-Transistors in der Dummy-Speicherzelle, die in Fig. 4 gezeigt ist, zeigt;

Fig. 6 eine Darstellung, die einen Speicherzellen leckmonitor zum Detektieren eines Leckstro mes zeigt, der von dem n⁺-Drainbereich zu dem n⁺-Sourcebereich fließt;

Fig. 7 eine Darstellung, die den Querschnitt und die Verbindung des MOS-Transistors in der Dummy-Speicherzelle, die in Fig. 6 gezeigt ist, zeigt;

Fig. 8 eine Darstellung, die den Schaltungsaufbau einer Dummy-Speicherzelle zeigt, die zum De tektieren des Leckstromes verwendet wird, der von dem n⁺-Bereich zu dem benachbarten n⁺-Bereich durch einen Abschnitt unter einer Elementtrennungsschicht fließt;

Fig. 9 eine Darstellung, die den Querschnitt und die Verbindung des MOS-Transistors der Dum my-Speicherzelle, die in Fig. 8 gezeigt ist, zeigt;

Fig. 10 eine Darstellung, die eine Speicherzellen leckmonitor in einer Halbleiterspeichervor richtung entsprechend einer abermals weite ren Ausführungsform der vorliegenden Erfin dung zeigt; und

Fig. 11 eine Darstellung, die einen Querschnitt ei nes Aufbaues eines MOS-Transistors zeigt, der eine Speicherzelle eines DRAM bildet.

Die vorliegende Erfindung wird aus der folgenden detaillierten Beschreibung einiger bevorzugter Ausführungsformen unter Bezug nahme auf die begleitenden Zeichnungen, die die Ausführungsfor men zeigen, noch verständlicher.

Erste Ausführungsform

Fig. 1 ist ein Schaltbild, das einen Aufbau eines Leckdetekti onsmittels oder eines Speicherzellenleckmonitors zum Detektie ren einer Leckage (Leckstrom) von elektrischer Ladung aus einer Speicherzelle in einer Halbleiterspeichervorrichtung entspre chend einer ersten Ausführungsform der vorliegenden Erfindung zeigt. Fig. 2 ist eine Querschnittsdarstellung, die eine Ver bindung einer Speicherzelle in der in Fig. 1 gezeigten Schal tung zeigt. Fig. 3 ist ein Schaltbild, das den Aufbau einer Substratspannungserzeugungsschaltung zum Erzeugen einer Substratspannung in Übereinstimmung mit einem Ausgangssignal, das dieser von dem in Fig. 1 gezeigten Speicherzellenleckmoni tor zugeführt wird, zeigt. Die Halbleiterspeichervorrichtung, die durch die erste Ausführungsform der vorliegenden Erfindung bereitgestellt wird, bei der diese Schaltungen auf einem Halb leitersubstrat zusammen mit Speicherzellen ausgebildet sind, reduziert den Betrag einer Leckage (eines Leckstroms) von elek trischer Ladung aus jeder der Speicherzellen durch Steuerung des elektrischen Potentials des Halbleitersubstrats.

Zuerst wird der Aufbau des Speicherzellenleckmonitors 100, der in Fig. 1 gezeigt ist, erläutert. Wie in Fig. 1 gezeigt ist, eine Dummy-Speicherzelle A10 zur Speicherzellenleckstromüberwa chung weist einen MOS-Transistor N10 auf. Die Dummy-Speicher zelle A10 ist so entworfen bzw. aufgebaut, daß sie denselben Aufbau wie die Speicherzelle (des Speicherzellenfeldes) auf weist. Der Speicherzellenleckmonitor 100 weist weiterhin n-Typ MOS-Transistoren N2 und N3 und p-Typ MOS-Transistoren P1 bis P5 auf. Ein Lastwiderstand R ist mit dem Ausgabetransistor PS ver bunden, und ein Ausgabesignal MC wird von der Sourceelektrode des Ausgabetransistors PS erzeugt. Eine Stromversorgungsspan nung VCC mit einem typischen Wert von 3,3 V gegenüber dem Mas sepotential des Masseanschluß GND wird zugeführt. Wie in Fig. 2 gezeigt ist, ist eine Substratspannung VBB von normalerweise -2 V an das Halbleitersubstrat 1a angelegt. Bei einem solchen Schaltungsaufbau variiert der Pegel des Ausgabesignals MC, um den ermittelten Betrag des Leckstromes der elektrischen Ladung aus der Dummy-Speicherzelle A10 darzustellen. Es sollte bemerkt werden, daß, da der Betrag des Leckstromes der elektrischen La dung von dem MOS-Transistor N10 der Dummy-Speicherzelle A10 klein ist, einige Tausend solcher MOS-Transistoren parallel ge schaltet sind, um die Detektions- bzw. Ermittlungsgenauigkeit anzuheben. Zum Zwecke der Vereinfachung ist jedoch nur ein MOS-Tran sistor in Fig. 1 gezeigt.

Als nächstes zeigt Fig. 2 eine Querschnittsstruktur und eine Verbindung des MOS-Transistor N10 der Dummy-Speicherzelle A10, die in Fig. 1 gezeigt sind. Der MOS-Transistor N10 wird in der selben Weise wie eine Speicherzelle ausgebildet, um die Spei cherzelle zu simulieren.

Wie in Fig. 2 gezeigt ist, die Dummy-Zelle A10 ist auf einem Substrat 1a, präziser auf einem p-Typ Halbleitersubstrat 1a ausgebildet. Die Dummy-Zelle A10 weist n⁺-Bereiche 2 bis 4, die als eine Source oder ein Drain verwendet werden, auf. Eine Ele menttrennschicht 6 aus einer Oxidschicht vom LOCOS-Typ ist auf dem Halbleitersubstrat 1a ausgebildet. Eine Gateisolierschicht 7 aus einer Oxidschicht ist auf der Oberfläche des Halbleiter substrates 1a ausgebildet. Gateelektroden 8 und 9 sind auf der Gateisolierschicht 7 ausgebildet und dienen entsprechend als Wortleitungen. Eine Zwischenschicht-Oxidschicht 13 ist zum Be decken der gesamten Oberfläche des Halbleitersubstrates 1a aus gebildet. Obwohl die Dummy-Zelle A10 bei dem in den Fig. 1 bis 3 gezeigten Beispiel auf dem Halbleitersubstrat 1a ausgebildet ist, sollte bemerkt werden, daß die Dummy-Zelle ebenso auf ei nem Wannenbereich in dem Halbleitersubstrat 1a ausgebildet sein kann. Bei der nachfolgenden Erläuterung ist die auf dem Halb leitersubstrat 1a ausgebildete Dummy-Speicherzelle repräsenta tiv für solche Variationen. Es sollte ebenfalls bemerkt werden, daß die strukturellen Abschnitte der Speicherzelle, die andere als die in Fig. 2 gezeigten Abschnitte sind, nicht direkt mit der nachfolgenden Beschreibung verbunden sind. Darum werden diese Abschnitte in Fig. 2 zur Vereinfachung weggelassen.

Wie in Fig. 2 gezeigt ist, bei dem MOS-Transistor N10 der Dum my-Speicherzelle A10 sind der n⁺-Sourcebereich 2 und das Gate 8 mit Masse verbunden, während die Substratspannung VBB an das p-Typ Halbleitersubstrat 1a der Dummy-Speicherzelle A10 ange legt ist. In einem solchen Zustand kann elektrische Ladung aus dem Drain 3 in den Richtungen, die durch die Pfeile 1, 2 und 3 angezeigt sind, lecken.

Als nächstes wird der Betrieb des in Fig. 1 gezeigten Speicher zellenleckmonitor 100 erläutert. In Fig. 1, das Gate 8 des n-Ka nal-MOS-Transistors N10 der Dummy-Speicherzelle A10 ist mit Masse GND verbunden, so daß der Transistor N10 nicht angeschal tet wird. Falls angenommen wird, daß, zu diesem Zeitpunkt, kein Leckstrom von elektrischer Ladung aus dem Drain 3, das als eine Elektrode zur Speicherung elektrischer Ladung verwendet wird, vorhanden ist, wird kein Strom in dem n-Kanal-MOS-Transistor N10 der Dummy-Speicherzelle A10 fließen. Als ein Ergebnis ist der Knoten B auf einer Schwellspannung VtP1 des p-Kanal-MOS-Tran sistors P1 stabilisiert.

Falls die Schwellspannung des p-Kanal-MOS-Transistor P2 auf denselben Wert wie diejenige des p-Kanal-MOS-Transistors P1 eingestellt ist, ist der p-Kanal-MOS-Transistor P2 ebenfalls in einem ausgeschalteten Zustand. Derart wird einem Knoten C keine Versorgungsspannung zugeführt. Als ein Ergebnis sind die n-Ka nal-MOS-Transistoren N2 und N3 ebenfalls abgeschaltet. Da der n-Kanal-MOS-Transistor N3 in einem abgeschalteten Zustand ist, ist ein Knoten D auf einer Schwellspannung VtP3 des p-Kanal- MOS-Transistor P3 stabilisiert. Falls die Schwellspannung des p-Kanal-MOS-Transistor P4 auf denselben Wert wie diejenige des p-Kanal-MOS-Transistor P3 eingestellt ist, ist der p-Kanal-MOS-Tran sistor P4 ebenfalls in einem abgeschalteten Zustand, was einen Knoten E auf das elektrische Potential der Masse GND setzt. Als ein Ergebnis wird der p-Kanal-MOS-Transistor PS an geschaltet, der das Signal MC auf einem fixierten elektrischen Potential bzw. Pegel ausgibt.

Falls es einen Leckstrom in der Dummy-Speicherzelle A10, die in Fig. 1 gezeigt ist, gibt, fließt ein ähnlicher bzw. der gleiche Strom ebenfalls in dem n-Kanal-MOS-Transistor N2, da die in Fig. 1 gezeigte Schaltung eine Stromspiegelstruktur bildet. Zu sätzlich, da ein Strom ebenfalls in dem n-Kanal-MOS-Transistor N3 fließt, fällt das Niveau bzw. der Pegel an dem Knoten D, was verursacht, daß der p-Kanal-MOS-Transistor P4 in einen ange schalteten Zustand eintritt, in dem das Niveau bzw. der Pegel des Knotens E ansteigt. Dementsprechend geht der p-Kanal-MOS-Tran sistor PS von einem starken AN-Zustand in einen schwachen AN-Zustand. Als ein Ergebnis fällt der Pegel des Ausgangs signals MC in einem gewissen Ausmaß ab. Auf diese Art und Weise wird ein Ausgabesignal MC erhalten, das von dem Betrag des Leckstroms, der in der Dummy-Speicherzelle A10 auftritt, abhän gig ist.

Fig. 3 ist eine Darstellung, die den Aufbau der Substratspan nungserzeugungsschaltung 200 zeigt. Wie in Fig. 3 gezeigt ist, ein Ringoszillator 21 weist Inverter I1, I2, . . ., und In auf, und eine Glättungsschaltung 22 weist einen Kondensator C und Transistoren T1 und T2 auf. Ein Eingabepulssignal Φ wird dem Ringoszillator 21 zugeführt. Das Ausgabesignal MC, das durch den Speicherzellenleckmonitor 100, der in Fig. 2 gezeigt ist, erzeugt wird, wird dem Ringoszillator 21 als eine Stromversor gungsspannung desselben zugeführt. Eine Ausgabespannung VBB, die durch die Glättungseinheit 22 erzeugt wird, wird als eine Substratspannung an das Halbleitersubstrat der Speicherzellen angelegt.

Bei dem in Fig. 1 gezeigten Speicherzellenleckmonitor 100 fließt, falls angenommen wird, daß es keinen Leckstrom von elektrischer Ladung von den Drain 3 des n-Kanal-MOS-Transistors N10 der Dummy-Speicherzelle A10 gibt, kein Strom in dem n-Ka nal-MOS-Transistor N10. Dementsprechend ist der Pegel des Ausgabesignals MC fixiert, wie es oben beschrieben wurde. Da das Ausgabesignal MC als eine Stromversorgungsspannung des Ringoszillators 21 der Substratspannungserzeugungsschaltung 200 verwendet wird, setzt der fixierte Pegel des Ausgabesignals MC das elektrische Substratpotential VBB, das von der Substrat spannungserzeugungsschaltung 200 ausgegeben wird, ebenso auf einen fixierten Pegel bzw. ein fixiertes Niveau.

Bei dem Speicherzellenleckmonitor 100, der in Fig. 1 gezeigt ist, fließt, falls es einen Leckstrom von elektrischer Ladung aus dem Drain 3 des n-Kanal-MOS-Transistors N10 der Dummy-Spei cherzelle A10 gibt, ein Strom in dem n-Kanal-MOS-Transistor N10, was verursacht, daß der Pegel des Ausgabesignals MC ab fällt, wie es zuvor beschrieben wurde. Wenn der Pegel des Aus gabesignals MC abfällt, wird die Periode (d. h. der Schwingungs zyklus) des Ringoszillators 21, der in der in Fig. 3 gezeigten Substratspannungserzeugungsschaltung 200 verwendet wird, ver längert, was den Pegel der Substratspannung, die durch die Glättungseinheit 22 ausgegeben wird, flacher macht. Das heißt, das negative elektrische Potential der Substratspannung wird in einem gewissen Ausmaß auf die positive Seite (in Richtung einer positiven Spannung) verschoben. Auf diese Art und Weise kann durch Verwendung der oben beschriebenen Mittel und Verfahren die Substratspannung VBB in Übereinstimmung mit den Eigenschaf ten der Speicherzelle gesteuert werden.

Im allgemeinen wird in einer Speicherzelle, wenn das Niveau des elektrischen Substratpotentials VBB tiefer ist, das heißt, das Niveau des elektrischen Substratpotentials VBB in der negativen Richtung nach unten gezogen wird, der Betrag des Leckstromes größer. Als ein Ergebnis wird das Intervall zwischen zwei auf einanderfolgend angeforderten Auffrischbetriebsabläufen kürzer. Das heißt, die Auffrischanforderungen werden härter. Anderer seits, wenn das Niveau des elektrischen Substratpotentials VBB flacher ist, das heißt, das Niveau des elektrischen Substratpo tentials VBB wird in der positiven Richtung angehoben, dann wird der Betrag des Leckstromes kleiner. Als ein Ergebnis wird das Intervall zwischen zwei aufeinanderfolgend angeforderten Auffrischbetriebsabläufen länger. Das heißt, die Auffrischan forderung wird weniger hart. Als ein Ergebnis ist es, indem das Niveau des elektrischen Substratpotentials VBB flacher gemacht wird, das heißt durch Hochziehen des elektrischen Substratpo tentials VBB in der positiven Richtung möglich, Gebrauch von einem Los bzw. einer Menge der Vorrichtung zu machen, bei denen die Anforderungen an den Auffrischbetriebsablauf aufgrund eines großen Betrages des Leckstromes von dem n⁺-Bereich 3, der durch den Herstellungsprozeß verursacht wird, hart ist. Derart wird die Ausbeute erhöht.

Zweite Ausführungsform

In dem Fall der oben beschriebenen ersten Ausführungsform wird die Substratspannung unter Berücksichtigung des Leckstromes, der in Speicherzellen als Ganzes auftritt, gesteuert. Bei der zweiten Ausführungsform, die im folgenden beschrieben wird, wird andererseits die Steuerung der Substratspannung in Über einstimmung mit dem Leckstrommodus der Speicherzellen erläu tert. Der Leckstrom, der in einer Speicherzelle auftritt, wird durch Leckbestimmungen in Leckmodi , und , wie sie in Fig. 11 gezeigt sind, klassifiziert. Die Substratspannung VBB des Halbleitersubstrates kann abhängig von den Leckmodi gesteu ert werden.

Zuerst wird eine Betrachtung des Leckmodus , der in Fig. 11 gezeigt ist, bei dem elektrische Ladung von dem n⁺-Drainbereich 3 zu dem p-Typ Substrat 1 fließt, gegeben.

Fig. 4 ist eine Darstellung, die den Schaltungsaufbau einer Dummy-Speicherzelle A11 zeigt, die zum Detektieren eines Leck stromes verwendet wird, der bei dem in Fig. 11 gezeigten Leck modus auftritt, bei dem elektrische Ladung von dem n⁺-Bereich 3 zu dem p-Typ Substrat 1 fließt. Wie in Fig. 4 gezeigt ist, sind die Source 2 und das Drain 3 des MOS-Transistors N11 kurz geschlossen, und die Gateelektrode desselben ist mit Masse ver bunden. Ein Speicherzellenleckmonitor 101 kann durch Ersetzen der Dummy-Speicherzelle A10 aus der in Fig. 1 gezeigten Schal tung durch die in Fig. 4 gezeigte Dummy-Speicherzelle A11 er halten werden.

Fig. 5 ist eine Darstellung, die den Querschnitt und die Ver bindung des MOS-Transistors N11 der Dummy-Speicherzelle A11, die in Fig. 4 gezeigt ist, zeigt. In Fig. 5, der n⁺-Source bereich 3 und der n⁺-Drainbereich 3 sind kurzgeschlossen, was den Leckstrom zwischen diesen eliminiert. Als ein Ergebnis wird der Leckstrom, der in dem Modus auftritt, dominant. Der Leckstrom dieser Art beeinflußt einen Pause-Auffrisch-Zeitraum, in dem Schreib/Lese-Betriebsabläufe nicht ausgeführt werden, nach einer Ansammlung von elektrischer Ladung in dem n⁺-Drain bereich 3.

Wenn der Leckstrom des Modus der in Fig. 4 gezeigten Dummy-Spei cherzelle A11 existiert oder nicht, ist der Betrieb des Speicherzellenleckmonitor 101, der in Fig. 1 gezeigt ist, der selbe wie derjenige der ersten Ausführungsform, die früher be schrieben wurde. Darum wird die Erläuterung des Betriebes hier nicht wiederholt.

Auf diese Weise kann, durch Verwendung der Dummy-Speicherzelle A11 wie derjenigen, die in Fig. 4 gezeigt ist, zur Leckstrom überwachung, der Pegel der Substratspannung VBB durch Detektie ren nur des Leckstroms des Modus gesteuert werden. Als ein Ergebnis ist es möglich, Gebrauch von einem herstellungslos zu machen, bei dem die Anforderung für den Auffrischbetrieb auf grund eine großen Betrages des Leckstromes aus dem n⁺-Bereich 3 in das Substrat 1 hart ist. Derart wird die Herstellungsausbeu te verbessert.

Dritte Ausführungsform

Als nächstes wird eine Betrachtung des Leckstromes gegeben, der in einer Speicherzelle in dem in Fig. 11 gezeigten Modus auftritt, bei dem elektrische Ladung von dem n⁺-Bereich 3 zu dem n⁺-Bereich 2, der dem n⁺-Bereich 3 gegenüberliegt, durch ei nen Substratabschnitt unter der Gateelektrode 8 fließt.

Fig. 6 ist eine Darstellung, die einen Speicherzellenleckmoni tor 102 für den Leckstrom, der im Modus auftritt, zeigt. Wie in Fig. 6 gezeigt ist, weist eine Dummy-Speicherzelle A12 für die Leckstromüberwachung einer Speicherzelle einen MOS-Tran sistor N12 auf. Die Dummy-Speicherzelle A12 ist so entwor fen bzw. ausgebildet, daß sie dieselbe Struktur wie eine Spei cherzelle aufweist. Wie in Fig. 6 gezeigt ist, sind jedoch das Drain 3, die Gateelektrode 8 und das Substrat 1a für die Dummy-Spei cherzelle A12 mit Masse verbunden.

Der Speicherzellenleckmonitor 102, der in Fig. 6 gezeigt ist, weist n-Kanal-MOS-Transistoren N2 und N3 und p-Kanal-MOS-Tran sistor P1 bis P4 auf. Mit einer angelegten Stromversor gungsspannung VCC wird ein Ausgabesignal MC (mit einem dazuge fügten Querstrich) durch den Speicherzellenleckmonitor 102 er zeugt. Der Pegel des Ausgabesignals MC fluktuiert zur Anzeige des Betrages des Leckstromes, der in der Dummy-Speicherzelle A12 detektiert wird. Aufgrund desselben Aufbaues wie bei der in Fig. 2 gezeigten Schaltung, ausgenommen, daß der Abschnitt nach dem Knoten E des p-Kanal-MOS-Transistors P4 eliminiert ist, wird eine detaillierte Erläuterung dieser Schaltung weggelas sen. Die Logik des Ausgabesignals MC, das durch den in Fig. 6 gezeigten Speicherzellenleckmonitor 102 erzeugt wird, ist die Invertierung der Logik des Ausgabesignals MC, das durch den in Fig. 1 gezeigten Speicherzellenleckmonitor 100 erzeugt wird.

Fig. 7 ist eine Darstellung, die den Querschnitt und die Ver bindung des MOS-Transistors N12 der in Fig. 6 gezeigten Dummy-Spei cherzelle A12 zeigt. Wie in Fig. 7 gezeigt ist, das Substrat 1a für die Dummy-Speicherzelle A12 ist mit Masse ver bunden, so daß die Spannungsdifferenz zwischen dem n⁺-Bereich 3 und dem Substrat 1a reduziert ist. Darum nimmt der Betrag des Leckstromes in das Substrat 1a ab, was den Leckstrom, der in dem Modus auftritt, dominant macht. Durch Verwendung der Dummy-Speicherzelle A12, die in Fig. 6 gezeigt ist, zur Leck stromüberwachung, kann eine Leckdetektion ausgeführt werden, die auf den Leckstrom fokussiert ist, der in dem Modus auf tritt. Ein solcher Leckstrom hat eine Wirkung auf einen Auf frischzeitraum, in dem Schreib- und Lese-Betriebsabläufe, die in einer Speicherzelle ausgeführt werden, durch eine nahe Si gnalleitung beeinflußt werden. Ein solcher Zeitraum ist als ein sogenannter Störungs-Auffrischzeitraum bekannt.

Derart wird das Ausgabesignal/MC, das durch den in Fig. 6 ge zeigten Speicherzellenleckmonitor 102 erzeugt wird, als eine Stromversorgung des Ringoszillators 21 verwendet, der in der in Fig. 3 gezeigten Substratspannungserzeugungsschaltung 200 ver wendet wird. In einem solchen Aufbau steigt, wenn der Strom, der durch den Leckstrom verursacht wird, der im Modus auf tritt, ansteigt, der Pegel des Ausgabesignals/MC an, was die Periode des Ringoszillators 21 verkürzt. Als ein Ergebnis wird die Substratspannung VBB, die an das Halbleitersubstrat 1 ange legt ist, tiefer. Das heißt, das negative elektrische Potential der Substratspannung VBB wird in einem gewissen Ausmaß weiter nach unten zu der negativen Seite gezogen. So wie die Substrat spannung VBB in der negativen Richtung heruntergezogen wird, steigt die Schwellspannung des MOS-Transistors der Speicherzel le an, was es dem Leckstrom von der Source zu dem Drain schwie rig macht, aufzutreten.

Mit diesem Verfahren ist es möglich, den Pegel der Substrat spannung VBB mit Fokussierung auf den Leckstrom, der in dem Mo dus auftritt, zu steuern. Als ein Ergebnis ist es möglich, Gebrauch von einem hergestellten Los zu machen, in dem die Wirksamkeit des Auffrischbetriebes aufgrund eines großen Betra ges des Leckstromes des Modus , der von dem n⁺-Bereich 3 zu dem n⁺-Bereich 2, der dem n⁺-Bereich 3 gegenüberliegt, durch den Substratabschnitt unter der Gateelektrode 8 fließt, welcher durch Variationen in den Parametern des Herstellungsprozesses verursacht wird, verlorengegangen ist bzw. zu verlierengehen droht. Derart wird die Ausbeute verbessert.

Vierte Ausführungsform

Als nächstes wird eine Betrachtung des Leckstromes gegeben, der in einer Speicherzelle in dem Modus , der in Fig. 11 gezeigt ist, auftritt, bei dem elektrische Ladung von dem n⁺-Bereich 3 zu dem benachbarten n⁺-Bereich 4 durch einen Substratabschnitt unter der LOCOS-Elementtrennungsoxidschicht 6 fließt.

Fig. 8 ist eine Darstellung, die den Schaltungsaufbau einer Dummy-Speicherzelle A13 zeigt, die in diesem Fall verwendet wird. Wie in Fig. 8 gezeigt ist, die Source- und die Gateelek trode sind mit Masse verbunden. Zusätzlich ist das Substrat 1a für eine Dummy-Speicherzelle A13 ebenfalls mit Masse verbunden. Eine dicke Gateoxidschicht ist ausgebildet, die später be schrieben wird. Ein Speicherzellenleckmonitor 103 kann durch Ersetzen der Dummy-Speicherzelle A12 in der Schaltung, die in Fig. 6 gezeigt ist, durch die Dummy-Speicherzelle A13, die in Fig. 8 gezeigt ist, erhalten werden.

Fig. 9 ist eine Darstellung, die den Querschnitt und die Ver bindung des MOS-Transistors N13 der Dummy-Speicherzelle A13, die in Fig. 8 gezeigt ist, zeigt. Wie oben beschrieben worden ist, sind der n⁺-Sourcebereich 2, die Gateelektrode 8 und das Substrat 1a für die Dummy-Speicherzelle A13 mit Masse verbun den. Zusätzlich ist die dicke Gateoxidschicht 7 in demselben Zustand wie die Elementtrennungsoxidschicht 6 ausgebildet. Bei diesem Aufbau fließt elektrische Ladung von dem n⁺-Bereich 3 zu dem benachbarten n⁺-Bereich 4 durch einen Substratabschnitt un ter der LOCOS-Elementtrennungsoxidschicht 6, was den Leckstrom, der in dem Modus , der in Fig. 11 gezeigt ist, auftritt, si muliert. Wie in Fig. 9 gezeigt ist, das Substrat 1a ist mit Masse verbunden, so daß die Differenz im elektrischen Potential zwischen dem n⁺-Bereich 3 und dem Substrat 1a reduziert ist. Darum wird der Betrag des Leckstromes in das Substrat 1a redu ziert, was den Leckstrom, der in dem Modus auftritt, domi nant macht. Durch Verwendung der in den Fig. 8 und 9 gezeigten Dummy-Speicherzelle A13 zur Leckstromüberwachung kann eine Leckdetektion mit Fokussierung auf den Leckstrom, der in dem Modus auftritt, ausgeführt werden. Der Leckstrom dieser Art hat einen Effekt auf einen Auffrischzeitraum, wenn Schreib- und Lese-Betriebsabläufe in einer Speicherzelle ausgeführt werden, die durch nahe Signalleitung beeinflußt werden. Wie früher be schrieben wurde, ist eine solche Periode als der sogenannte Störungs-Auffrischzeitraum bekannt.

Derart wird das Ausgabesignal/MC, das durch den in Fig. 6 ge zeigten Speicherzellenleckmonitor 103 erzeugt wird, als eine Stromversorgung des Ringoszillators 21 verwendet, der in der in Fig. 2 gezeigten Substratspannungserzeugungsschaltung 200 ver wendet wird. In einem solchen Aufbau steigt, wenn der Strom, der durch den Leckstrom verursacht wird, der in dem Modus auftritt, ansteigt, der Pegel des Ausgabesignals/MC an, was die Periode des Ringoszillators 21 verkürzt. Als ein Ergebnis wird die Substratspannung VBB, die an das Halbleitersubstrat 1 angelegt ist, tiefer. Das heißt, das negative elektrische Po tential der Substratspannung VBB wird in einem gewissen Ausmaß weiter nach unten zu der negativen Seite gezogen. So wie die Substratspannung VBB in der negativen Richtung heruntergezogen wird, wird der Leckstrom in dem Modus , der in Fig. 11 ge zeigt ist, der von dem n⁺-Bereich 3 zu dem benachbarten n⁺-Be reich 4 durch einen Substratabschnitt unter der LOCOS-Ele menttrennungsoxidschicht 6 fließt, unterdrückt.

Mit diesem Verfahren ist es möglich, den Pegel der Substrat spannung VBB unter Fokussierung auf den Leckstrom, der in dem Modus auftritt, zu steuern. Als ein Ergebnis ist es außerdem möglich, Gebrauch von einem hergestellten Los zu machen, in dem die Wirksamkeit des Auffrischbetriebes aufgrund eines großen Betrages des Leckstromes von dem n⁺-Bereich 3 zu dem benachbar ten n⁺-Bereich 4 durch einen Substratabschnitt unter der LOCOS-Ele menttrennungsoxidschicht 6 in dem Modus aus Fig. 11, der durch Variationen in den Parametern des Herstellungsprozesses verursacht wird, verlorengeht bzw. zu verlierengehen droht. Derart wird die Ausbeute verbessert.

Fünfte Ausführungsform

Fig. 10 ist eine Darstellung, die einen Speicherzellenleckmoni tor in einer Halbleiterspeichervorrichtung entsprechend einer abermals weiteren Ausführungsform der vorliegenden Erfindung zeigt.

Wie aus den bisher beschriebenen Ausführungsformen zu verstehen ist, wird in dem Fall eines Leckstromes, der in einer Speicher zelle in dem in Fig. 11 gezeigten Modus auftritt, in dem elektrische Ladung von dem n⁺-Bereich 3 zu dem Halbleiter substrat 1 fließt, die Substratspannung VBB so gesteuert, daß der Pegel derselben in einer Richtung angehoben wird, in der er flacher wird. Andererseits wird in dem Fall eines Leckstromes, der in einer Speicherzelle in dem Fall eines Leckstromes, der in einer Speicherzelle in dem in Fig. 11 gezeigten Modus auftritt, bei dem elektrische Ladung von dem n⁺-Bereich 3 zu dem n⁺-Bereich 2, der dem n⁺-Bereich 3 gegenüberliegt, durch ei nen Substratabschnitt unter der Gateelektrode 8 fließt, und in dem Fall eines Leckstromes, der in einer Speicherzelle in dem in Fig. 11 gezeigten Modus auftritt, in dem elektrische La dung von dem n⁺-Bereich 3 zu dem benachbarten n⁺-Bereich 4 durch einen Substratabschnitt unter der LOCOS-Elementtrennungsoxid schicht 6 fließt, die Substratspannung VBB so gesteuert, daß der Pegel derselben in einer Richtung erniedrigt wird, in der er tiefer (d. h. größer) wird. Auf diese Art und Weise wird die Richtung, in die die Substratspannung VBB gesteuert wird, ent sprechend des Modus des Leckstromes umgekehrt. Es ist daher ef fektiv, die Steuerung durch Detektion des vorherrschenden bzw. dominanten Modus des Leckstromes zu implementieren. Bei der durch die vorliegende Ausführungsform bereitgestellten Halblei tervorrichtung ist eine solche Steuerung implementiert.

Bei einer in Fig. 10 gezeigten Schaltung weist ein Speicherzel lenleckmonitor 101 die in Fig. 4 gezeigte Dummy-Speicherzelle A11 anstelle der Dummy-Speicherzelle A10 in dem in Fig. 1 ge zeigten Speicherzellenleckmonitor auf. Der Speicherzellenleck monitor 101 erzeugt ein Ausgabesignal MC. Andererseits weist ein Speicherzellenleckmonitor 104 die Dummy-Speicherzelle A12 oder A13, die in Fig. 6 oder 8 gezeigt ist, anstelle der Dummy-Spei cherzelle A10 in dem in Fig. 1 gezeigten Speicherzellen leckmonitor auf. Der Speicherzellenleckmonitor 104 erzeugt ein Ausgabesignal MC'. Ein Vergleichsmittel oder ein Komparator 300 vergleicht das Ausgabesignal MC, das durch den Speicherzellen leckmonitor 101 erzeugt wird, mit dem Ausgabesignal MC', das durch den Speicherzellenleckmonitor 104 erzeugt wird. Ein Si gnal MC'', das durch den Komparator 300 ausgegeben wird, wird dann der in Fig. 3 gezeigten Substratspannungserzeugungsschal tung 200 als eine Stromversorgungsspannung anstelle der Strom versorgungsspannung MC zugeführt.

Wie in Fig. 10 gezeigt ist, der Komparator 300 wird zum Ver gleichen des Ausgabesignals MC mit dem Ausgabesignal MC' ver wendet. Falls das Ausgabesignal MC als größer ermittelt wird, das heißt, falls der Betrag des Leckstromes, der in dem Modus auftritt, als größer ermittelt wird, wird der Pegel des Aus gabesignals MC'', das durch den Komparator 300 erzeugt wird, erniedrigt, was die Substratspannung VBB, die an das Halblei tersubstrat 1 durch die Substratspannungserzeugungsschaltung 200 angelegt wird, flacher macht. Falls das Ausgabesignal MC' als größer befunden wird, das heißt, falls der Betrag des Leck stromes, der in dem Modus oder auftritt, als größer be funden wird, wird andererseits der Pegel des Ausgabesignals MC'', das durch den Komparator 300 erzeugt wird, angehoben, was die Substratspannung VBB, die an das Halbleitersubstrat 1 durch die Substratspannungserzeugungsschaltung 200 angelegt wird, tiefer macht. Auf diese Art und Weise ist es durch Vergleichen des Betrages des Leckstromes, der in dem Modus auftritt, mit dem Betrag des Leckstromes, der in dem Modus oder auf tritt, möglich, die Substratspannung VBB auf einen solchen Pe gel einzustellen, daß der Betrag des vorherrschenden bzw. domi nanten Leckstromes reduziert wird. Als ein Ergebnis ist es mög lich, in höchst wirksamer Weise den Pegel der Substratspannung VBB durch Detektieren des Modus, in dem der dominante Leckstrom auftritt, zu steuern. In anderen Worten, es ist möglich, die Substratspannung VBB durch Vergeben einer Priorität an den Leckmodus, in dem der Betrag der Leckströme am größten ist, mittels einer Kombination von zwei Speicherzellenleckmonitoren und einem Komparator zu steuern. Als ein Ergebnis kann, wenn verschiedene unterschiedliche Modi von Lecks bzw. Leckströmen aufgrund von Variationen in den Parametern des Herstellungspro zesses auftreten, das dominante Leck bzw. der dominante Leck strom, der durch einen der Modi erzeugt wird, am wirksamsten unterdrückt werden, was es möglich macht, Gebrauch von einem hergestellten Los zu machen, in dem die Wirksamkeit des Auf frischbetriebes andernfalls verlorengehen würde. Derart wird die Ausbeute verbessert.

Bei den oben beschriebenen Ausführungsformen ist ein n-Ka nal-MOS-Transistor als eine Speicherzelle verwendet worden. Es sollte jedoch bemerkt werden, daß der Umfang der vorliegenden Erfindung nicht auf solche Ausführungsformen begrenzt ist. Der Umfang der vorliegenden Erfindung umfaßt korrekt modifizierte Versionen, die als ein Ergebnis einer Modifikation des Spei cherzellentransistors erhalten werden.

Wie oben im Detail beschrieben wurde, wird eine Dummy-Speicher zelle auf einem Halbleitersubstrat in derselben Art und Weise wie eine (normale) Speicherzelle ausgebildet, und die Substrat spannung, die an das Halbleitersubstrat angelegt wird, wird durch Detektieren des Betrages des Leckstromes, der in der Dummy-Speicherzelle auftritt, gesteuert, um den Betrag des Leckstromes, der in der Speicherzelle auftritt, zu reduzieren. Um genauer zu sein, der Pegel der Substratspannung VBB wird in Übereinstimmung mit der Ausführung und der Wirksamkeit des Auf frischbetriebes, der bei der Speicherzelle ausgeführt wird, ge steuert, was es erlaubt, das Intervall zwischen zwei aufeinan derfolgenden Auffrischbetriebsabläufen so einzustellen, daß ei ne vorgeschriebene Anforderung erfüllt wird. Als ein Ergebnis ist es möglich, Gebrauch von einem hergestellten LOCOS zu ma chen, in dem die Wirksamkeit des Auffrischbetriebes andernfalls aufgrund von Variationen in den Parametern des Herstellungspro zesses verlorengehen würde. Derart wird die Ausbeute verbes sert.

Zusätzlich wird, entsprechend einer Ausführungsform der vorlie genden Erfindung, ein Ausgabesignal, das durch ein Leckdetekti onsmittel erzeugt wird, zur Steuerung der Substratspannung VBB zu einem flacheren Pegel verwendet, das heißt, zur Steuerung des Pegels der Substratspannung VBB in Übereinstimmung mit der Ausführung und der Wirksamkeit des Auffrischbetriebes, der bei der Speicherzelle ausgeführt wird. Als ein Ergebnis kann das Intervall zwischen zwei aufeinanderfolgenden Auffrischbe triebsabläufen so eingestellt werden, daß eine vorgeschriebene Anforderung erfüllt wird, was es möglich macht, Gebrauch von einem hergestellten Los zu machen, bei dem die Wirksamkeit des Auffrischbetriebes andernfalls verlorengehen würde. Derart wird die Ausbeute verbessert.

Des weiteren ist, entsprechend einer Ausführungsform der vor liegenden Erfindung, ein MOS-Transistor für eine Dummy-Spei cherzelle auf einem Substratabschnitt für die Dummy-Spei cherzelle ausgebildet, und die Hauptleckage bzw. der Haupt leckstrom zwischen der Source des MOS-Transistors und dem Substratabschnitt für die Dummy-Speicherzelle wird detektiert. Als ein Ergebnis ist es möglich, Gebrauch von einem hergestell ten Los zu machen, in dem die Wirksamkeit des Auffrischbetrie bes andernfalls aufgrund eines großen Betrages des Leckstromes von dem n⁺-Bereich zu dem Halbleitersubstrat verlorengehen wür de. Derart wird die Ausbeute verbessert.

Zusätzlich wird, entsprechend einer Ausführungsform der vorlie genden Erfindung, das Ausgabesignal, das durch das Leckdetekti onsmittel erzeugt wird, zur Steuerung der Substratspannung ver wendet, so daß der Pegel derselben tiefer wird. Als ein Ergeb nis kann das Intervall zwischen zwei aufeinander folgenden Auf frischbetriebsabläufen so eingestellt werden, daß eine vorge schriebene Anforderung erfüllt wird, was es möglich macht, Ge brauch von einem hergestellten Los zu machen, bei dem die Wirk samkeit des Auffrischbetriebes andernfalls verlorengehen würde. Derart wird die Ausbeute verbessert.

Des weiteren ist, entsprechend einer Ausführungsform der vor liegenden Erfindung, ein MOS-Transistor für eine Dummy-Spei cherzelle auf einem Substratabschnitt für die Dummy-Spei cherzelle ausgebildet, und ein hauptsächlich auftretender Leckstrom zwischen der Source und dem Drain des MOS-Transistors wird detektiert. Als ein Ergebnis ist es möglich, Gebrauch von einem hergestellten Los zu machen, in dem die Wirksamkeit des Auffrischbetriebes andernfalls aufgrund eines großen Betrages des Leckstromes von dem ersten n⁺-Bereich zu dem zweiten n⁺-Be reich, der dem ersten n⁺-Bereich gegenüberliegt, durch einen Substratabschnitt unter der Gateelektrode verlorengehen würde. Derart wird die Ausbeute verbessert.

Zusätzlich ist, entsprechend den Ausführungsformen der vorlie genden Erfindung, eine Gateisolierschicht der Dummy-Speicher zelle in derselben Art und Weise wie die Elementtrennungsoxid schicht ausgebildet, und ein hauptsächlich auftretender Leck strom, der von dem n⁺-Bereich des MOS-Transistors zu dem be nachbarten n⁺-Bereich durch einen Substratabschnitt unter der LOCOS-Elementtrennungsoxidschicht 6 fließt, wird detektiert. Als ein Ergebnis ist es möglich, Gebrauch von einem hergestell ten Los zu machen, bei dem die Wirksamkeit des Auffrischbetrie bes andernfalls aufgrund eines großen Betrages des Leckstromes, der von dem n⁺-Bereich des MOS-Transistors zu dem n⁺-Bereich durch einen Substratabschnitt unter der LOCOS-Elementtrennungs oxidschicht fließt, der durch Variationen in den Parametern des Herstellungsprozesses verursacht wird, verlorengehen würde. Derart wird die Ausbeute verbessert.

Des weiteren sind, entsprechend den Ausführungsformen der vor liegenden Erfindung, mindestens zwei Dummy-Speicherzellen auf einem Halbleitersubstrat in derselben Art und Weise wie die Speicherzelle auf dem Halbleitersubstrat ausgebildet. Eine Leckage von elektrischer Ladung, die einer der Dummy-Speicher zellen in einem Leckmodus auftritt, und eine Leckage von elek trischer Ladung, die in der anderen Dummy-Speicherzelle in ei nem anderen Leckmodus auftritt, werden detektiert, und die Leckagebeträge werden miteinander verglichen. Die Substratspan nung des Halbleitersubstrates wird dann so gesteuert, daß die Leckage, die in dem schlimmsten Leckagemodus auftritt, unter drückt wird. Als ein Ergebnis kann, wenn verschiedene Leckagen in unterschiedlichen Leckagemodi aufgrund von Variationen in den Parametern des Herstellungsprozesse auftreten, die vorherr schende Leckage, die durch einen der Leckagemodi verursacht wird, am wirksamsten unterdrückt werden, was es möglich macht, Gebrauch von einem hergestellten Los zu machen, bei dem andern falls die Wirksamkeit des Auffrischbetriebes verlorengehen wür de. Derart wird die Ausbeute verbessert.

Zusätzlich sind, entsprechend einer Ausführungsform der vorlie genden Erfindung, mindestens zwei Dummy-Speicherzellen jeweils durch einen MOS-Transistor auf einem Substratabschnitt für die zugeordnete Dummy-Speicherzelle ausgebildet, und mindestens zwei Leckdetektionsmittel sind vorgesehen. Eines der beiden Leckdetektionsmittel wird zum Detektieren von hauptsächlich ei ner Leckage zwischen der Source des MOS-Transistors und dem Substratabschnitt für die zugeordnete Dummy-Speicherzelle ver wendet, und das andere Leckdetektionsmittel wird zum Detektie ren von hauptsächlich einer Leckage zwischen der Source und dem Drain des anderen MOS-Transistors verwendet. Die Substratspan nung des Halbleitersubstrat wird dann so gesteuert, daß die Leckage, die in dem schlimmsten Leckagemodus auftritt, unter drückt wird. Als ein Ergebnis kann, wenn verschiedene Leckagen in unterschiedlichen Leckagemodi aufgrund von Variationen in den Parametern des Herstellungsprozesse auftreten, die vorherr schende Leckage, die durch einen der Leckagemodi verursacht wird, am wirksamsten unterdrückt werden. Dadurch ist es mög lich, Gebrauch von einem hergestellten Los zu machen, bei dem die Wirksamkeit des Auffrischbetriebes andernfalls verlorenge hen würde. Derart wird die Ausbeute verbessert.

Offensichtlich sind zahlreiche zusätzliche Modifikationen und Variationen der vorliegenden Erfindung im Lichte der oben gege benen Lehren möglich. Es ist daher zu verstehen, daß die vor liegende Erfindung auch anders ausgeführt werden kann, als es insbesondere in dieser Beschreibung beschrieben wurde.

Claims

1. Halbleiterspeichervorrichtung, mit
einer Speicherzelle, die auf einem Halbleitersubstrat (1a) aus gebildet ist,
einer Dummy-Speicherzelle (A10, A11, A12, A13), die auf dem Halbleitersubstrat in derselben Weise wie die Speicherzelle ausgebildet ist,
einem Leckdetektionsmittel (100, 101, 102, 103, 104) zum Detek tieren einer Leckage von der Dummy-Speicherzelle und zum Erzeu gen eines Ausgabesignals (MC, MC'), das den Betrag der Leckage darstellt, und
einem Substratvorspannungserzeugungsmittel (200) zum Steuern einer Substratspannung (VBB), die an das Halbleitersubstrat an gelegt ist, zum Reduzieren des Betrages der Leckage von der Speicherzelle entsprechend eines Steuersignals (MC, MC''), das mit dem Ausgabesignal (MC, MC') in Beziehung steht.

2. Halbleiterspeichervorrichtung nach Anspruch 1, bei der das Steuersignal das Ausgabesignal ist.

3. Halbleiterspeichervorrichtung nach Anspruch 1, bei der
mindestens zwei Dummy-Speicherzellen auf dem Halbleitersubstrat in derselben Weise wie die Speicherzelle ausgebildet sind, und bei der
mindestens zwei Leckdetektionsmittel (101, 104), die jeweils einer der Dummy-Speicherzellen zugeordnet sind, zum Detektieren einer Leckage aus der entsprechenden Dummy-Speicherzelle und zum Erzeugen eines Ausgabesignals, das den Betrag der Leckage darstellt, und
ein Vergleichsmittel (300) zum Vergleichen der durch die Leck detektionsmittel erzeugten Ausgabesignale miteinander und zum Erzeugen eines Vergleichsausgabesignals als das Steuersignal vorgesehen sind.

4. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 3, bei der die eine oder mehreren Dummy-Speicherzellen jeweils einen MOS-Tran sistor, der auf einem Substratabschnitt für die Dummy-Spei cherzelle ausgebildet ist, aufweisen.

5. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 4, bei der eine Leckage zwischen einem Drain des MOS-Transistors und dem Substratabschnitt durch das Leckdetektionsmittel detektiert wird.

6. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 5, bei der die Substratspannung durch das Steuersignal zu einem flacheren Pegel gesteuert wird.

7. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 6, bei der eine Leckage zwischen einem Drain und einer Source des MOS-Tran sistors durch das Leckdetektionsmittel detektiert wird.

8. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 7, bei der die Substratspannung durch das Steuersignal zu einem tieferen Pegel gesteuert wird.

9. Halbleiterspeichervorrichtung nach einem der Ansprüche 1 bis 8, bei der eine Gateisolierschicht (7) der Dummy-Speicherzelle (A13) als eine Elementtrennungsisolierschicht der Speicherzelle ausgebil det ist.

10. Halbleiterspeichervorrichtung nach einem der Ansprüche 4 bis 9, bei der eine Leckage zwischen einem Drain des MOS-Transistors und dem Substratabschnitt durch eines der Leckdetektionsmittel detek tiert wird, während eine Leckage zwischen den Drain und einer Source des MOS-Transistors durch das andere Leckdetektionsmit tel detektiert wird.