DE19729601A1 - Halbleitereinrichtung mit einem Widerstandselement mit erstklassiger Störsicherheit - Google Patents
Halbleitereinrichtung mit einem Widerstandselement mit erstklassiger StörsicherheitInfo
- Publication number
- DE19729601A1 DE19729601A1 DE19729601A DE19729601A DE19729601A1 DE 19729601 A1 DE19729601 A1 DE 19729601A1 DE 19729601 A DE19729601 A DE 19729601A DE 19729601 A DE19729601 A DE 19729601A DE 19729601 A1 DE19729601 A1 DE 19729601A1
- Authority
- DE
- Germany
- Prior art keywords
- node
- voltage
- resistance element
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 239000004020 conductor Substances 0.000 claims description 15
- 230000005669 field effect Effects 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 89
- 239000003990 capacitor Substances 0.000 description 87
- 239000010410 layer Substances 0.000 description 63
- 230000015654 memory Effects 0.000 description 40
- 210000004027 cell Anatomy 0.000 description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 230000008859 change Effects 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000004044 response Effects 0.000 description 6
- 230000036039 immunity Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 101000942680 Sus scrofa Clusterin Proteins 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- -1 aluminum compound Chemical class 0.000 description 3
- 150000003377 silicon compounds Chemical class 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- BSFODEXXVBBYOC-UHFFFAOYSA-N 8-[4-(dimethylamino)butan-2-ylamino]quinolin-6-ol Chemical compound C1=CN=C2C(NC(CCN(C)C)C)=CC(O)=CC2=C1 BSFODEXXVBBYOC-UHFFFAOYSA-N 0.000 description 2
- 241000158147 Sator Species 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Description
Die vorliegende Erfindung betrifft eine Halbleitereinrichtung
mit einem Widerstandselement als ihre Komponente und betrifft
speziell einen Schaltungsaufbau, in dem eine fehlerhafter Be
trieb aufgrund eines Störsignales in dem Widerstandselementbe
reich verhindert werden kann, sowie ihre Anordnung. Spezieller
betrifft die vorliegende Erfindung einen Aufbau zum Verbessern
der Störsicherheit einer internen Versorgungsspannungserzeu
gungsschaltung in einer Halbleiterschaltungseinrichtung.
In einer Halbleiterschaltungseinrichtung werden Widerstandsele
mente in verschiedenen Abschnitten zum Regeln und/oder Erzeugen
von Strom und Spannung verwendet. Als ein Beispiel einer Schal
tungsanordnung, die Widerstandselemente verwendet, wird ein
Spannungsabsenkkonverter in einem Direktzugriffsspeicher (DRAM)
betrachtet. Dieser interne Spannungsabsenkkonverter konvertiert
eine externe Versorgungsspannung intern derart herunter, daß
eine interne Versorgungsspannung erzeugt wird, die geringer ist
als die externe Versorgungsspannung. Durch die Verwendung der
Versorgungsspannung, die intern herunterkonvertiert wurde, wird
die Kompatibilität mit Speichern von früheren Generationen er
halten, während die Durchbruchsspannungseigenschaften der Ele
mente sichergestellt werden, die verkleinert wurden, als die
Speicherkapazität erhöht wurde.
Fig. 13 zeigt schematisch einen gesamten Aufbau eines der An
melderin bekannten Direktzugriffsspeichers. Wie in Fig. 13 ge
zeigt ist, weist ein dynamischer Direktzugriffsspeicher 1 einen
internen Spannungsabsenkkonverter 3 zum Empfangen und Herunter
konvertieren einer externen Versorgungsspannung extVcc, die ex
tern an einen Anschluß 2 angelegt ist, derart, daß eine interne
Versorgungsspannung intVcc erzeugt wird, eine Steuerschaltung
4, die mit der internen Versorgungsspannung intVcc von dem in
ternen Spannungsabsenkkonverter 3 als ihre eine Betriebsversor
gungsspannung derart arbeitet, daß die Steuerungen durchgeführt
werden, die zum Auswählen einer Speicherzelle und Schrei
ben/Lesen eines Datenwertes entsprechend den extern angelegten
Signalen benötigt werden, und ein Speicherfeld 5, das eine
Mehrzahl von Speicherzellen des dynamischen Typs aufweist, die
in einer Matrix angeordnet sind, auf.
Die Steuerschaltung 4 empfängt ein Zeilenadreßauslösesignal
/RAS zum Anweisen des Starts des Speicherzellenzeilenauswahlbe
triebs, ein Spaltenadreßauslösesignal /CAS zum Anweisen des
Starts eines Speicherzellenspaltenauswahlbetriebs des Speicher
feldes 5, ein Schreibfreigabesignal /WE zum Bestimmen eines Da
tenschreibbetriebs, ein Ausgabefreigabesignal /OE zum Anweisen
einer Datenausgabe und ein Adreßsignal An.
Das Speicherfeld 5 weist auch verschiedene periphere Schaltun
gen auf, wie zum Beispiel einen Leseverstärker, der entspre
chend zu jeder der Speicherspalten zum Lesen und Verstärken ei
nes Speicherzellendatenwertes auf einer entsprechenden Spalte
bereitgestellt ist, einen Dekoder zum Dekodieren von der Steu
erschaltung 4 angelegten Adreßsignalen derart, daß eine Spei
cherzellenzeile und eine Speicherzellenspalte des Speicherfel
des 5 ausgewählt wird, ein Spaltenauswahlgatter zum Verbinden
der ausgewählten Spalte mit einem internen Datenbus (nicht ex
plizit gezeigt) und eine Ausgleich-/Vorladeschaltung zum Vorla
den und Ausgleichen jeder der Speicherzellenspalten auf ein
vorbestimmtes Potential. Diese peripheren Schaltungen des Spei
cherfeldes werden auch mit der internen Versorgungsspannung
intVcc von dem internen Spannungsabsenkkonverter 3 als eine Be
triebsversorgungsspannung betrieben.
Der dynamische Direktzugriffsspeicher 1 weist weiterhin eine
Eingabeschaltung 6, die mit der interne Versorgungsspannung
intVcc von dem internen Spannungsabsenkkonverter 3 als ihre ei
ne Betriebsversorgungsspannung arbeitet, zum Erzeugen eines in
ternen Schreibdatenwertes von dem externen Schreibdatenwert
DQn, der an den Dateneingabe-/Ausgabeanschluß 7 unter der
Steuerung der Steuerschaltung 4 angelegt ist, zum Schreiben in
eine ausgewählte Speicherzelle des Speicherfeldes 5 und eine
Ausgabeschaltung 8, die mit der interne Versorgungsspannung
intVcc als eine Betriebsversorgungsspannung arbeitet, zum Kon
vertieren des Datenwertes der ausgewählten Speicherzelle des
Speicherfeldes 5 in einen externen Auslesedatenwert auf einen
Pegel der externen Versorgungsspannung extVcc unter der Steue
rung der Steuerschaltung 4 und zum Ausgeben von diesem an den
Dateneingabe-/Ausgabeanschluß 7, auf.
In diesem dynamischen Direktzugriffsspeicher 1 wird, wenn ein
Zeilenadreßauslösesignal /RAS in den aktiven Zustand des
L-Pegels geändert wird, wobei das angelegte Adreßsignal An gerade
als das Zeilenadreßsignal verwendet wird, ein Zeilenauswahlbe
trieb in dem Speicherfeld 5 durchgeführt und Daten von den
Speicherzellen, die mit der ausgewählten Zeile verbunden sind,
werden gelesen, verstärkt und durch die Leseverstärker gehal
ten. Dann wird, wenn das Spaltenadreßauslösesignal /CAS auf den
L-Pegel des aktiven Zustands getrieben wird, ein Spaltenaus
wahlbetrieb in dem Speicherfeld 5 entsprechend dem gerade ange
legten Adreßsignal An gestartet. Wenn das Schreibfreigabesignal
/WE in dem L-Pegel in einem aktiven Zustand ist, wird die Ein
gabeschaltung 6 aktiviert, wird ein interner Schreibdatenwert
von dem an den Dateneingabe-/ausgabeanschluß 7 angelegten Da
tenwert DQn erzeugt, der in die Speicherzelle geschrieben wer
den soll, die entsprechend dem Schnittpunkt der ausgewählten
Zeile und der ausgewählten Spalte des Speicherfeldes 5 angeord
net ist. Beim Aktivieren des Ausgabefreigabesignals /OE wird
die Ausgabeschaltung 8 aktiviert und ein Datenwert der ausge
wählten Speicherzelle des Speicherfeldes 5 wird auf den Pegel
der externen Versorgungsspannung extVcc derart konvertiert, daß
er zu dem Dateneingabe-/ausgabeanschluß 7 ausgegeben wird.
Der interne Spannungsabsenkkonverter 3 enthält eine Referenz
spannungserzeugungsschaltung 10 zum Erzeugen einer konstanten
Referenzspannung Vref, die keine Abhängigkeit von der externen
Versorgungsspannung extVcc aufweist, von der externen Versor
gungsspannung extVcc, wenn diese externe Versorgungsspannung
extVcc auf einem vorbestimmten Spannungspegel ist, und eine in
terne Spannungserzeugungsschaltung 12 zum Erzeugen einer inter
nen Versorgungsspanung intVcc von der externen Versorgungsspan
nung extVcc entsprechend der von dieser Referenzspannungserzeu
gungsschaltung 10 erzeugten Referenzspannung Vref. Die interne
Spannungserzeugungsschaltung 12 erzeugt eine interne Versor
gungsspannung intVcc, die einen Pegel aufweist, der im wesent
lichen gleich zu dem Pegel dieser Referenzspannung Vref auf der
internen Versorgungsleitung 13 ist.
Fig. 14 zeigt ein Beispiel eines speziellen Aufbaues einer Re
ferenzspannungserzeugungsschaltung 10 und einer Erzeugungs
schaltung 12 einer internen Spannung in dem internen Spannungs
absenkkonverter 3 von Fig. 13. Wie in Fig. 14 gezeigt ist, ent
hält die Referenzspannungserzeugungsschaltung 10 eine Konstant
stromerzeugungsschaltung 10a, die zwischen einem Versorgungs- bzw.
Stromversorgungsknoten 2a, der mit der externen Versor
gungsspannung extVcc versorgt wird, und einem Masseknoten ge
schaltet ist, zum Erzeugen eines konstanten Stromes i0, der
keine Abhängigkeit von dieser externe Versorgungsspannung
extVcc aufweist, und eine Konstantspannungserzeugungsschaltung
10b, die zwischen dem Versorgungsknoten 2a und dem Masseknoten
geschaltet ist, zum Konvertieren des konstanten Stromes i0 von
der Konstantstromerzeugungsschaltung 10a in eine Spannung der
art, daß eine konstante Referenzspannung Vref erzeugt wird, die
keine Abhängigkeit von der externen Versorgungsspannung extVcc
aufweist.
Die internen Spannungserzeugungsschaltung 12 vergleicht diese
Referenzspannung Vref mit der internen Versorgungsspannung
intVcc auf der internen Versorgungsleitung 13, liefert einen
Strom von dem Versorgungsknoten 2a zu der internen Versorgungs
leitung 13 entsprechend dem Vergleichsergebnis und erhält die
interne Versorgungsspannung intVcc auf dem Pegel der Referenz
spannung Vref.
Die Konstantstromerzeugungsschaltung 10a enthält ein Wider
standselement R0 mit hohem Widerstand, das zwischen dem Versor
gungsknoten 2a und einem Knoten N1 geschaltet ist, einen
p-Kanal-MOS-Transistor Q1, der einen Leitungsknoten (Source),
der mit dem Versorgungsknoten 2a verbunden ist, den anderen
Leitungsknoten (Drain), der mit einem Knoten N2 verbunden ist,
und ein Steuergate, das mit dem Knoten N1 verbunden ist, auf
weist, einen p-Kanal-MOS-Transistor Q2, der einen Leitungskno
ten, der mit dem Knoten N1 verbunden ist, einen anderen Lei
tungsknoten, der mit dem Knoten N3 verbunden ist, und ein Steu
ergate, das mit dem Knoten N2 verbunden ist, aufweist, und ei
nen n-Kanal-MOS-Transistor Q3, der einen Leitungsknoten
(Drain), der mit dem Knoten N2 verbunden ist, einen anderen
Leitungsknoten, der mit dem Masseknoten verbunden ist, und ein
Steuergate, das mit dem Versorgungsknoten 2a verbunden ist,
aufweist und einen n-Kanal-MOS-Transistor Q4, dessen einer Lei
tungsknoten und dessen Steuergate mit dem Knoten N3 verbunden
sind und dessen anderer Leitungsknoten mit dem Masseknoten ver
bunden ist.
Die Kanallänge L des MOS-Transistors Q3 ist ausreichend länger
gebildet als die des MOS-Transistors Q1 und die Stromtreiberfä
higkeit des MOS-Transistors Q3 ist ausreichend kleiner gebildet
als die des MOS-Transistors Q1. Das Widerstandselement R0 weist
einen großen Widerstandswert auf, wie zum Beispiel einige Hun
dert KΩ bis 1 MΩ. Der Betrieb dieser Konstantstromerzeugungs
schaltung wird im folgenden beschrieben.
Wenn die Versorgungsspannung intVcc extern angelegt ist und ihr
Spannungspegel höher gemacht wird, so daß ein Strom durch das
Widerstandselement R0 fließt, tritt ein Spannungsabfall über
dieses Widerstandselement R0 auf. Der Knoten N1 ist mit dem
Steuergate des p-Kanal-MOS-Transistors Q1 verbunden. Wenn folg
lich der Spannungsabfall über dieses Widerstandselement R0 den
Absolutwert der Einsatzspannung des MOS-Transistors Q1 über
schreitet, wird dieser MOS-Transistor Q1 leitend, so daß ein
Strom von dem Versorgungsknoten 2a durch die MOS-Transistoren
Q1 und Q3 fließt.
Wie oben beschrieben wurde, weist der MOS-Transistor Q3 eine
ausreichend große Kanallänge L auf und seine Stromtreiberfähig
keit ist ausreichend kleiner als die des MOS-Transistors Q1.
Der Knoten N2 ist mit dem Steuergate des p-Kanal-MOS-Transi
stors Q2 verbunden, der auch Strom von dem Widerstandselement
R0 zu dem MOS-Transistor Q4 entsprechend dem Potential an dem
Knoten N2 liefert. Das Widerstandselement R0 ist ein Wider
stand, der zum Beispiel aus einer polykristallinen Silizium
schicht gebildet ist und der einen hohen Widerstandswert auf
weist. Der Strom, der zu den MOS-Transistoren Q2 und Q4 fließt,
ist ausreichend klein.
Wenn das Potential des Knotens N1 größer gemacht wird, wird die
Leitfähigkeit bzw. die Konduktanz des MOS-Transistors Q1 redu
ziert, was zu einer Reduzierung der Größe des Stromes führt,
der zu dem Knoten N2 fließt. Dann wird das Potential an dem
Knoten N2 verringert und die Konduktanz des MOS-Transistors Q2
wird größer gemacht, so daß eine große Strommenge fließt und
das Potential an dem Knoten N1 kleiner gemacht wird. Im Gegen
satz dazu wird, wenn das Potential an dem Knoten N1 niedriger
gemacht wird, die Leitfähigkeit des MOS-Transistors Q1 höher
gemacht, so daß das Potential an dem Knoten N2 erhöht wird und
die Strommenge, die durch den MOS-Transistor Q2 fließt, redu
ziert wird. Aufgrund dieses Rückkoppelbetriebes der MOS-
Transistoren Q1 und Q2 wird der Strom, der zu den MOS-Transi
storen Q1 und Q2 fließt, konstant gemacht. Da die Stromtreiber
fähigkeit des MOS-Transistors Q3 ausreichend klein ist, wird
die Spannung zwischen dem Gate und dem Source dieses MOS-
Transistors Q1 auf Vth(p) festgelegt. Hier stellt Vth(p) den
Absolutwert der Einsatzspannung von jedem der MOS-Transistoren
Q1 und Q2 dar. Das heißt, daß ein Potential des Knotens N1
extVcc - Vth(p) wäre. Folglich würde der Strom i0, der durch das
Widerstandselement R1 fließt, wie folgt dargestellt werden:
i0 = Vth(p)/R0
dabei wird der Widerstandswert des Widerstandselementes R0
durch ein identisches Bezugszeichen R0 dargestellt. Dieser Wi
derstandswert R0 beträgt, wie vorher erwähnt wurde, einige Hun
dert KΩ bis 1 MΩ. Auch der Strom i0 ist ausreichend klein. Die
Source-Gate-Spannung des MOS-Transistors Q2 wäre Vth(p). Somit
wird das Potential V(N2) des Knotens N2 durch die folgende
Gleichung dargestellt:
V(N2) = V(N1) - Vth(p) = extVcc - 2.Vth(p)
dabei bezeichnet V(N1) die Spannung des Knotens N1. Folglich
ist die Source-Drain-Spannung des p-Kanal-MOS-Transistors Q1
eine konstante Spannung 2.Vth(p), die keine Abhängigkeit von
der externen Versorgungsspannung extVcc aufweist. Ahnlich sind
auch die Gate-Source-Spannungen der MOS-Transistoren Q1 und Q2
eine konstante Spannung (Vth(p)), die keine Abhängigkeit von
der externen Versorgungsspannung extVcc aufweisen. Folglich ist
der Unterschied zwischen der Spannung des Knotens N1 und der
externe Versorgungsspannung extVcc des Versorgungsknotens 2a
auch ein konstanter Wert von Vth(p). Der Strom i0 = Vth(p)/R0,
der durch dieses Widerstandselement R0 und die MOS-Transistoren
Q2 und Q4 fließt, ist auch konstant. Somit wird ein konstanter
Strom, der keine Abhängigkeit von der externen Versorgungsspan
nung extVcc aufweist, erhalten.
Die Konstantspannungserzeugungsschaltung 10b enthält einen
n-Kanal-MOS-Transistor Q5, der zwischen einem Knoten N4 und einem
Masseknoten geschaltet ist und dessen Gate mit dem Knoten N3
verbunden ist, einen p-Kanal-MOS-Transistor Q6, der zwischen
dem Versorgungsknoten 2a und dem Knoten N4 geschaltet ist und
dessen Steuergate mit dem Knoten N4 verbunden ist, einen
p-Kanal-MOS-Transistor Q7, der zwischen dem Versorgungsknoten 2a
und einem Knoten N5 geschaltet ist und dessen Gate mit dem Kno
ten N4 verbunden ist, und ein Widerstandselement R1, das zwi
schen dem Knoten N5 und dem Masseknoten geschaltet ist. Die Re
ferenzspannung Vref wird von dem Knoten N5 ausgegeben. Der Be
trieb dieser Konstantspannungserzeugungsschaltung 10b wird im
folgenden beschrieben.
Die MOS-Transistoren Q4 und Q5 bilden eine Stromspiegelschal
tung. Wenn sie die gleiche Größe aufweisen (d. h. das Verhältnis
von Kanallänge zu Kanalbreite), ist der Strom, der zu dem MOS-
Transistor Q5 fließt, von der gleichen Größe wie der Strom i0,
der durch den MOS-Transistor Q4 fließt. Die MOS-Transistoren Q6
und Q7 bilden eine Stromspiegelschaltung und wenn sie die glei
che Größe aufweisen, ist der Strom, der durch diese MOS-
Transistoren Q6 und Q7 fließt, von der gleichen Größe. Der
Strom i0 fließt zu dem MOS-Transistor Q5 und dann durch den
MOS-Transistor Q6 und folglich zu dem MOS-Transistor Q7. Unter
der Annahme, daß der Widerstandswert des Widerstandselementes
R1 als R1 dargestellt wird, beträgt die an dem Knoten N5 er
zeugte Spannung i0 . R1. Daher wird die von diesem Knoten N5 aus
gegebene Referenzspannung Vref durch die folgende Gleichung
dargestellt:
Vref = i0 . R1 = Vth(p) . R1/R0.
Wie sich von der obigen Gleichung eindeutig ergibt, wird diese
Referenzspannung Vref durch die Widerstandswerte der Wider
standselemente R0 und R1 sowie durch die Einsatzspannungen der
MOS-Transistoren Q1 und Q2 bestimmt und ist auf einem konstan
ten Spannungspegel, der keine Abhängigkeit von der externen
Versorgungsspannung extVcc aufweist. Diese Erzeugungsschaltung
der internen Spannung erzeugt die interne Versorgungsspannung
intVcc entsprechend dieser Referenzspannung Vref.
Die interne Spannungserzeugungsschaltung 12 enthält einen
n-Kanal-MOS-Transistor Q8, der zwischen einem Knoten N6 und einem
Knoten N8 geschaltet ist-und der die Referenzspannung Vref an
seinem Gate empfängt, einen n-Kanal-MOS-Transistor Q9, der zwi
schen einem Knoten N7 und dem Knoten N8 geschaltet ist und des
sen Gate mit der internen Versorgungsleitung 13 verbunden ist,
einen p-Kanal-MOS-Transistor Q10, der zwischen dem Versorgungs
knoten 2a und dem Knoten N6 geschaltet ist und dessen Gate mit
dem Knoten N7 verbunden ist, einen p-Kanal-MOS-Transistor Q11,
der zwischen dem Versorgungsknoten 2a und dem Knoten N7 ge
schaltet ist und dessen Gate mit dem Knoten N7 verbunden ist,
einen n-Kanal-MOS-Transistor Q12, der zwischen einem Knoten N8
und dem Masseknoten geschaltet ist und der ein Aktivierungs
signal Φ an seinem Gate empfängt, und einen p-Kanal-MOS-
Transistor Q13, der zwischen dem Versorgungsknoten 2a und der
internen Versorgungsleitung 13 verbunden ist und dessen Gate
mit dem Knoten N6 verbunden ist. Das Aktivierungssignal Φ wird
aktiviert, wenn der dynamische Direktzugriffsspeicher in einem
aktiven Zustand ist, das heißt, wenn der Speicherzellenauswahl
betrieb durchgeführt wird. Der Betrieb dieser internen Span
nungserzeugungsschaltung 12 wird im folgenden beschrieben.
Die MOS-Transistoren Q8 und Q9 bilden eine Differenzvergleichs
stufe. Wenn die interne Versorgungsspannung intVcc auf der in
ternen Versorgungsleitung 13 größer ist als die Referenzspan
nung Vref, würde der MOS-Transistor Q9 eine höhere Leitfähig
keit als der MOS-Transistor Q8 aufweisen und der Strom, der
durchfließt, würde größer sein als der Strom, der durch den
MOS-Transistor Q8 fließt. Der Strom wird zu diesem MOS-
Transistor Q9 über den MOS-Transistor Q11 geliefert. Die MOS-
Transistoren Q11 und Q10 bilden eine Stromspiegelschaltung, in
der der Strom, der durch den MOS-Transistor Q10 fließt, von der
gleichen Größe ist, wie der Strom, der durch MOS-Transistor Q11
fließt. Folglich kann in diesem Zustand der MOS-Transistor Q8
nicht den gesamten Strom, der über den MOS-Transistor Q10 ge
liefert wird, entladen bzw. leiten, das Potential des Knotens
N6 wird höher gemacht, das Gatepotential des MOS-Transistor Q13
wird höher gemacht und der MOS-Transistor Q13 würde eine klei
nere Strommenge oder würde keinen Strom liefern.
Im Gegensatz dazu wäre, wenn die interne Versorgungsspannung
intVcc niedriger ist als die Referenzspannung Vref, die Leitfä
higkeit des MOS-Transistors Q8 größer als die Leitfähigkeit des
MOS-Transistors Q9. In diesem Fall wird der MOS-Transistor Q8
im Gegensatz dazu den gesamten Strom, der über MOS-Transistor
Q10 geliefert wird, derart leiten, daß das Potential des Kno
tens N6 gesenkt wird und somit hätte der MOS-Transistor Q13 ei
ne größere Leitfähigkeit und würde Strom von dem Versorgungs
knoten 2a zu der internen Versorgungs- bzw. Stromversorgungs
leitung 13 liefern, so daß die interne Versorgungsspannung
intVcc auf der internen Versorgungsleitung 13 ansteigt. Daher
wird beim Betrieb der internen Spannungserzeugungsschaltung 12
der Pegel der internen Versorgungsspannung intVcc auf dem Pegel
der Referenzspannung Vref gehalten.
Während des Bereitschaftszustandes ist das Aktivierungssignal Φ
in dem L-Pegel in einem inaktiven Zustand und der MOS-Transi
stor Q12 ist ausgeschaltet. Diese interne Spannungserzeugungs
schaltung 12 ist deaktiviert und ändert den Spannungspegel des
Knotens N6 zu dem Pegel der externen Versorgungsspannung extVcc
und schaltet den MOS-Transistor Q13 aus.
Fig. 15A zeigt schematisch ein zweidimensionales Layout des Wi
derstandselementes R0, das in der Konstantstromschaltung 10a
enthalten ist. Wie in Fig. 15 gezeigt ist, enthält das Wider
standselement R0 eine Mehrzahl von ersten Widerstandsabschnit
ten Ra, die sich in der senkrechten Richtung in der Figur er
strecken, und zweite Widerstandsabschnitte Rb zum abwechselnden
Verbinden von Enden einer Seite von benachbarten Widerstands ab
schnitten Ra. Die gegenüberliegenden Enden des Widerstandsele
mentes R0 sind elektrisch mit dem Versorgungsknoten bzw. dem
Knoten N1 über Kontaktlöcher Na und Nb verbunden. Das Wider
standselement R0 ist aus polykristallinem Silizium gebildet. In
diesem Widerstand, der polykristallines Silizium benutzt, ist
der Flächenwiderstand relativ gering. Um einen großen Wider
standswert, der in dem Bereich von einigen Hundert kΩ bis ei
nigen MΩ liegt, der in der Konstantstromschaltung benötigt
wird, innerhalb einer begrenzten kleinen Fläche zu bilden, sind
folglich die Mehrzahl von ersten Widerstandsabschnitten Ra, die
eine kleine Linienbreite aufweisen, parallel angeordnet und in
einer alternierenden Art elektrisch derart verbunden, daß eine
Zick-zack-Form gebildet wird, so daß die gesamte Länge dieses
Widerstandselementes R0 gleichwertig erhöht wird, so daß ein
hoher Widerstandswert verwirklicht wird.
Fig. 15B ist ein schematisches Diagramm eines Querschnittsauf
baues, entlang der Linie 15A-15A von Fig. 15A. Normalerweise
ist ein solches Widerstandselement R0 auf einem Halbleiter
substrat P-SUB mit einem Feldisolierfilm FD dazwischen, der ei
ne große Dicke aufweist, gebildet, um die parasitäre Kapazität
zwischen dem Element und dem Substrat zu reduzieren. Das Halb
leitersubstrat P-SUB ist eine P-Typ Halbleiterschicht, die nor
malerweise auf dem Pegel einer Vorspannungsspannung VBB eines
negativen Potentials gehalten ist.
In diesem in Fig. 15B gezeigten Aufbau ist eine parasitäre Ka
pazität Cp zwischen jedem ersten Widerstandsabschnitt Ra und
dem Halbleitersubstrat P-SUB gebildet. Obwohl es nicht in der
Fig. 15B gezeigt ist, weist der zweite Widerstandsabschnitt Rb
eine parasitäre Kapazität zu dem Halbleitersubstrat P-SUB auf.
Wenn der Widerstandswert dieses Widerstandselementes R0 groß
ist und seine gesamte Länge länger gemacht wird, wird der Wert
der kombinierten parasitären Kapazität Cpara dieser parasitären
Kapazität Cp auf einen nicht-vernachlässigbaren Wert erhöht.
Das folgende ist eine Beschreibung des Einflusses diese parasi
tären Kapazität Cpara auf den Betrieb der Schaltungsanordnung.
Fig. 16A zeigt, wie die parasitäre Kapazität Cpara in der Kon
stantstromerzeugungsschaltung 10a verbunden ist. Obwohl die pa
rasitäre Kapazität Cpara über das gesamte Widerstandselement R0
verteilt ist, ist sie ersatzweise als eine kombinierte parasi
täre Kapazität Cpara in Fig. 16A gezeigt.
Als nächstes wird der Betrieb der Konstantstromerzeugungsschal
tung 10a, die in Fig. 16A gezeigt ist, während dem Anstieg der
externen Versorgungsspannung extVcc mit Bezug zu den in Fig.
16B gezeigten Wellenformen beschrieben.
Bis zur Zeit t0 wird die externe Versorgungsspannung extVcc auf
dem Pegel der Spannung V1 stabilisiert. In diesem Zustand be
trägt das Potential des Knotens N1 V1 - Vth(p), wie schon be
schrieben wurde. Folglich fließt ein Strom i0 durch das Wider
standselement R0, der wie folgt dargestellt wird:
i0 = (extVcc - V(N1))/R0 = Vth(p)/R0
Die durch den Konstantstrom i0 erzeugte Referenzspannung Vref
wird auch auf einem vorbestimmten Spannungspegel gehalten.
Zur Zeit t0 beginnt die externe Versorgungsspannung extVcc zu
steigen und erreicht den Pegel der Spannung V2 zur Zeit t1.
Wenn die parasitäre Kapazität Cpara nicht vorhanden ist, steigt
das Potential des Knotens N1 entsprechend dem Anstieg dieser
externen Versorgungsspannung extVcc mit einem konstanten Unter
schied (Vth(p)), wie durch die durchgezogenen Linie in Fig. 16B
gezeigt ist. Da jedoch die parasitäre Kapazität Cpara mit Bezug
zu dem Widerstandselement R0 vorhanden ist, wird der Anstieg
des Potentials des Knotens N1 entsprechend der durch das Wider
standselement R0 und dem Kapazitätswert des parasitären Konden
sators Cpara bestimmten Zeitkonstante gebremst, wie durch die
Strichlinie in Fig. 16B gezeigt ist.
Während der Zeitdauer zwischen der Zeit t0 und der Zeit t1 wird
die Spannung über das Widerstandselement R0 zwischen dem Ver
sorgungsknoten 2a und dem Knoten N1 höher gemacht als die Span
nung Vth(p). Daher wird in diesem Zustand der Strom i0 erhöht
(da extVcc - V(N1)<Vth(p)) und folglich wird auch der Pegel der
Referenzspannung Vref höher gemacht. Die Referenzspannung Vref
wird entsprechend dem Anstieg der externen Versorgungsspannung
extVcc höher gemacht und der Pegel der internen Versorgungs
spannung intVcc wird auch entsprechend angehoben.
Ein Transistor einer miniaturisierten internen Schaltungsanord
nung wird entsprechend dieser internen Versorgungsspannung
intVcc betrieben und daher gibt es eine Schwierigkeit, bei dem
die Durchbruchsspannungseigenschaften der Komponenten der in
ternen Schaltungsanordnung verschlechtert werden. Da zusätzlich
diese Signalamplitude dieser internen Schaltungsanordnung ent
sprechend der angestiegenen internen Versorgungsspannung sich
ändert, gibt es eine Schwierigkeit, daß die Verlustleistung er
höht wird. Weiterhin hat der MOS-Transistor (Feldeffekttran
sistor mit isoliertem Gate), der eine Komponente der internen
Schaltungsanordnung ist, ein entsprechend dem Anstieg dieser
internen Versorgungsspannung intVcc erhöhtes Gatepotential (da
der Spannungspegel des internen Signals höher gemacht ist), so
daß die Betriebsgeschwindigkeit auch verändert wird, was das
Timing des Festlegens der internen Signale ändert und mögli
cherweise zu einem fehlerhaften Betrieb in der internen Schal
tungsanordnung führt.
Wenn die externe Versorgungsspannung extVcc auf dem Pegel der
Spannung V2 zur Zeit t1 konstant gemacht wird, wird der Unter
schied zwischen dieser externen Versorgungsspannung extVcc und
der Spannung am Knoten N1 langsam reduziert, wird der Stromwert
des Konstantstromes i0 auch langsam derart reduziert, daß er
schließlich einen gewünschten Stromwert (Vth(p))/R0 erreicht
und folglich wird auch die Referenzspannung Vref auf einen vor
bestimmten Spannungspegel zurückgeführt.
Ahnlich wird, wenn der Pegel der externen Versorgungsspannung
extVcc erniedrigt wird, die Reduktionsrate der Spannung des
Knotens N1 gebremst. Die Spannung über das Widerstandselement
R0 wird so reduziert, daß sie geringer ist als ein vorbestimm
ter Spannungspegel Vth(p), und entsprechend dieser Reduzierung
wird der Wert des Konstantstromes i0 so reduziert, daß er nied
riger ist als ein vorbestimmter Wert. Entsprechend dieser Redu
zierung wird auch die Referenzspannung Vref reduziert und die
interne Versorgungsspannung intVcc wird auch verringert. Folg
lich tritt in diesem Zustand eine Wahrscheinlichkeit auf, das
die interne Schaltungsanordnung einen fehlerhaften Betrieb auf
grund einer Beule (Bump) der internen Versorgungsspannung
durchführt.
Wenn, wie oben beschrieben wurde, ein polykristalliner Silizi
umwiderstand für das Widerstandselement R0 verwendet wird, ver
schlechtert seine große parasitäre Kapazität die Antworteigen
schaften zum Variieren der externen Versorgungsspannung extVcc
der Konstantstromerzeugungsschaltung und die interne Versor
gungsspannung kann aufgrund dieser Variation des Konstantstro
mes variieren.
Diese Schwierigkeit der Antworteigenschaften, die aufgrund der
parasitären Kapazität, die das Widerstandselement begleitet,
verschlechtert sind, tritt nicht nur bei dem Widerstandselement
auf, das mit einer Quelle der konstanten Spannung, wie zum Bei
spiel einer externen Versorgungsspannung, verbunden ist, wie
oben beschrieben wurde, sondern auch bei einem Widerstandsele
ment, das allgemein in einem Signalausbreitungspfad bereitge
stellt ist. In diesem Fall kann das Signal nicht mit hoher Ge
schwindigkeit geleitet werden und ein schneller Betrieb wird
verhindert.
Zusätzlich wird allgemein ein Tiefpaßfilter, der aus einem Wi
derstandselement und einem Kondensator gebildet ist, benutzt,
um einen solchen Einfluß der Störung zu verhindern, aber wenn
ein solcher Tiefpaßfilter verwendet wird, benötigt der Konden
sator eine relativ große Layoutfläche, obwohl es von dem Aspekt
der Integration gewünscht wird, daß die durch diesen Kondensa
tor belegte Fläche soviel wie möglich reduziert wird.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervor
richtung bereitzustellen, die Widerstandselemente aufweist und
die eine erstklassige Störsicherheit aufweist.
Weiterhin soll eine Konstantstromerzeugungsschaltung bereitge
stellt werden, die einen Konstantstrom in einer stabilisierten
Art liefern kann, sogar wenn eine Versorgungsstörung erzeugt
wird.
Weiterhin soll ein interner Spannungsabsenkkonverter bereitge
stellt werden, der eine interne Versorgungsspannung ein kon
stanten Spannungspegels in einer stabilisierten Art erzeugt,
sogar wenn ein Versorgungsstörsignal erzeugt wird.
Weiterhin soll ein Absenkkonverter für eine interne Versor
gungsspannung für eine Halbleiterspeichervorrichtung bereitge
stellt werden, der eine interne Versorgungsspannung in einer
stabilisierten Art erzeugen kann, ohne durch ein Störsignal auf
einer externen Versorgungsspannung beeinflußt zu werden.
Weiterhin soll ein Tiefpaßfilter bereitgestellt werden, der ei
ne kleine Layoutfläche belegt.
Weiterhin soll ein Widerstandselementaufbau bereitgestellt wer
den, der Signale mit hoher Geschwindigkeit übertragen kann.
Die Aufgabe wird durch die Halbleitervorrichtung des Anspruches
1 gelöst.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange
geben.
Die Halbleitervorrichtung entsprechend der vorliegenden Erfin
dung weist ein Widerstandselement, das auf einer Halbleiter
schicht eines ersten Leitungstyps mit einem Isolierfilm dazwi
schen gebildet ist, ein Halbleiterbereich eines zweiten Lei
tungstyps, der an der Oberfläche der Halbleiterschicht gegen
über dem gesamten Bereich, wo dieses Widerstandselement gebil
det ist, gebildet ist, und eine Spannungsversorgungsschaltung
zum Versorgen einer Spannung eines speziellen Knotens zu dem
oben beschriebenen Halbleiterbereich auf.
Ein Halbleiterbereich, der mit der Spannung des speziellen Kno
tens versorgt wird, ist gegenüber dem Bereich bereitgestellt,
wo das Widerstandselement gebildet ist. Wenn dieser spezielle
Knoten mit einem Ende des Widerstandselementes verbunden ist,
arbeitet die parasitäre Kapazität zwischen dem Widerstandsele
ment und dem Halbleiterbereich als Kopplungskapazität und lei
tet die Änderung im Potential an den speziellen Knoten auch zu
dem anderen Ende dieses Widerstandselementes, so daß die zwi
schen den beiden Enden des Widerstandselementes angelegte Span
nung auf einem konstanten Pegel gehalten wird. Zusätzlich kann
durch Verbinden dieses speziellen Knotens zu einem Knoten, der
verschieden von den beiden Enden des Widerstandselementes ist,
und Fixieren seines Potentials die parasitäre Kapazität zwi
schen dem Widerstandselement und dem Halbleiterbereich positiv
derart verwendet werden, daß ein Tiefpaßfilter verwirklicht
wird, der aus dem Widerstandselement und mit der parasitären
Kapazität gebildet ist und der einen kleinen Bereich belegt.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben
sich aus der Beschreibung von Ausführungsformen anhand der Fi
guren. Von den Figuren zeigen:
Fig. 1A und 1B schematische Diagramme, die ein zweidi
mensionales Layout und eine Querschnitts
struktur einer Halbleitervorrichtung ent
sprechend der ersten Ausführungsform zei
gen;
Fig. 2A ein schematisches Diagramm, das eine Er
satzschaltung einer Konstantstromerzeu
gungsschaltung der Halbleitervorrichtung
entsprechend der ersten Ausführungsform
zeigt; und
Fig. 2B und 2C Wellenformen, die den Betrieb der in Fig.
2A gezeigten Halbleitervorrichtung beim
Erzeugen eines Versorgungsstörsignales
zeigen;
Fig. 3A-3C schematische Diagramme, die ein zweidi
mensionales Layout, eine Querschnitts
struktur bzw. eine parasitäre Kapazität,
die einen Widerstand einer Halbleitervor
richtung entsprechend der zweiten Ausfüh
rungsform begleitet, zeigen;
Fig. 4A-4C schematische Diagramme, die ein zweidi
mensionales Layout, eine Querschnitts
struktur bzw. eine parasitäre Kapazität
einer Modifikation gemäß der zweiten Aus
führungsform entsprechend zeigen;
Fig. 5A und 5B schematische Diagramme, die einen Quer
schnittsaufbau bzw. eine parasitäre Kapa
zität einer Halbleitervorrichtung ent
sprechend der dritten Ausführungsform
zeigen;
Fig. 6A und 6B schematische Diagramm, die eine elektri
sche Ersatzschaltung bzw. ihren Quer
schnittsaufbau einer Speicherzelle in ei
ner Halbleiterspeichervorrichtung zeigen,
in der die Halbleitervorrichtung angewen
det wird;
Fig. 7 ein schematisches Diagramm, das eine
Querschnittsstruktur einer Halbleitervor
richtung entsprechend der vierten Ausfüh
rungsform zeigt;
Fig. 8 einen Schaltungsaufbau einer Halbleiter
vorrichtung entsprechend der fünften Aus
führungsform;
Fig. 9A und 9B schematische Diagramme, die Querschnitts
strukturen der in Fig. 8 gezeigten Wider
standselementabschnitte zeigen;
Fig. 10 eine Struktur einer Halbleitervorrichtung
entsprechend der sechsten Ausführungs
form;
Fig. 11 schematisch eine Struktur einer Halblei
tervorrichtung entsprechend der siebten
Ausführungsform;
Fig. 12 schematisch eine Struktur einer Halblei
tervorrichtung entsprechend der achten
Ausführungsform;
Fig. 13 schematisch eine gesamte Struktur einer
der Anmelderin bekannten Halbleitervor
richtung;
Fig. 14 eine Struktur eines in Fig. 13 gezeigten
internen Spannungsabsenkkonverters;
Fig. 15A und 15B schematische Diagramme, die ein zweidi
mensionales Layout bzw. eine Quer
schnittsstruktur eines Widerstandsele
mentes, das für eine Konstantstromerzeu
gungsschaltung, die in Fig. 14 gezeigt
ist, verwendet wird, zeigen;
Fig. 16A und 16B die Schwierigkeit, die mit der der Anmel
derin bekannten Konstantstromerzeugungs
schaltung verbunden ist.
Fig. 1A und 1B zeigen den Aufbau des Hauptabschnittes einer
Halbleitervorrichtung entsprechend der ersten Ausführungsform.
Fig. 1A zeigt ein zweidimensionales Layout eines Widerstandse
lementes entsprechend der ersten Ausführungsform sowie ein Feld
effekt-(MOS)-Transistor mit isoliertem Gate, der zu dem Wider
standselement benachbart angeordnet ist. Fig. 1B zeigt schema
tisch einen Querschnittsaufbau entlang der Linie 1A-1A in Fig.
1A.
Wie in Fig. 1A gezeigt ist, weist das Widerstandselement R0 ei
ne Mehrzahl von langgestreckten Widerstandsabschnitten Ra, die
sich in der vertikalen Richtung in der Figur erstrecken, und
zweite Widerstandsabschnitte Rb, die zwei Enden der Wider
standsabschnitte Ra an benachbarten Orten abwechselnd verbin
den, auf. Ein Ende des Widerstandselementes Ra ist mit einem
Knoten N1 über ein Kontaktloch verbunden und ein anderes Ende
ist mit einem Versorgungsknoten (einem speziellen Knoten) 2aa
über ein Kontaktloch verbunden. Eine Leitungsverbindung VS, die
zum Beispiel aus Aluminium gebildet ist, ist so angeordnet, daß
sie den Bereich umgibt, wo dieses Widerstandselement R0 gebil
det ist. Die Leitungsverbindung VS ist mit dem Versorgungs- bzw.
Stromversorgungsknoten 2aa über ein Kontaktloch verbunden.
Dieser Versorgungsknoten 2aa bildet das andere Endes des Wider
standselementes R0 und die externe Versorgungsspannung extVcc
wird über den Versorgungsknoten 2a von einer Versorgungs- bzw.
Stromversorgungsleitung, die zum Beispiel aus einer Aluminium
verbindung in einer Schicht oberhalb dieser Leitungsverbindung
VS gebildet ist, geliefert.
Eine N-Wanne NWr als Halbleiterwannenbereich, der eine n-Typ
Dotierung mit niedriger Konzentration aufweist, ist derart ge
bildet, daß diese Spannungsversorgungsleitungsverbindung VS um
geben ist, wenn man es in einem zweidimensionalen Layout be
trachtet. Diese N-Wanne NWr ist elektrisch mit der Spannungs
versorgungsleitungsverbindung VS über ein Kontaktloch CT ver
bunden.
Benachbart zu der N-Wanne NWr, die für diesen Bereich bereitge
stellt ist, bei dem das Widerstandselement gebildet ist, ist
eine N-Wanne NWt zum Bilden eines Transistorelementes gebildet.
Innerhalb dieser N-Wanne NWt ist ein Feldeffekttransistor mit
isoliertem Gate (im folgenden als MOS-Transistor bezeichnet)
gebildet. Mit Bezug zu Fig. 1A ist ein MOS-Transistor stellver
tretend gezeigt. Dieser MOS-Transistor weist eine Gateelektro
denschicht TG, die eine Steuerelektrode sein soll, sowie Dotie
rungsbereiche ISR und IDR, die die Source-/Drainbereiche sein
sollen, auf.
Wie in Fig. 1B gezeigt ist, ist die N-Wanne NWr auf bzw. an der
Oberfläche des P-Typ Halbleitersubstrates P-SUB gebildet, an
das die Vorspannung VBB angelegt ist. Entlang der Peripherie
dieser N-Wanne NWr ist ein n-Typ-Dotierungsbereich VSn, der ei
ne hohe Konzentration aufweist, zum Versorgen der externen Ver
sorgungsspannung extVcc zu der N-Wanne NWr gebildet. Die exter
ne Versorgungsspannung extVcc wird zu diesem n-Typ-Dotierungs
bereich VSn mit hoher Konzentration über die Leitungsverbindung
VS zum Versorgen der Versorgungsspannung geliefert und die
Spannung der N-Wanne NWr ist auf den Pegel der externen Versor
gungsspannung extVcc fixiert.
Innerhalb des Dotierungsbereiches VSn auf der Oberfläche dieser
N-Wanne NWr ist ein Feldisolierfilm FD mit der gleichen Dicke
wie die des Feldisolierfilmes FDa für die Elementtrennung ge
bildet. Auf der Oberfläche dieses Feldisolierfilmes FD ist das
Widerstandselement R0 gebildet. In Fig. 1B ist nur der Quer
schnittsaufbau des ersten Widerstandsabschnittes Ra darge
stellt. Zusätzlich ist die Zeichnung von Fig. 1B derart verein
facht, daß der Zwischenschicht-Isolierfilm zum Bereitstellen
einer elektrischen Isolierung zwischen den Verbindungen und dem
Gateisolierfilm, der auf dem unteren Abschnitt der Gateelektro
de des MOS-Transistors gebildet ist, nicht gezeigt sind, um die
charakteristischen Merkmale der Struktur der vorliegenden Er
findung zu betonen. Ein solches Weglassen wird für die Struktu
ren der anderen Ausführungsformen, die später beschrieben wer
den, geeignet durchgeführt.
In diesem Bereich, in dem das Widerstandselement gebildet ist,
ist eine parasitäre Kapazität Cp zwischen dem Widerstandsab
schnitt Ra und der N-Wanne NWr gebildet. Ein zweiter nicht ge
zeigter Widerstandsabschnitt Rb weist auch eine parasitäre Ka
pazität zu der N-Wanne in einer ähnlichen Art auf.
Die N-Wanne NWr und die N-Wanne NWt sind voneinander durch ei
nen Feldisolierfilm FDa getrennt. Auf bzw. an der Oberfläche
dieser N-Wanne NWt sind p-Typ-Dotierungsbereiche ISR und IDR
mit hoher Konzentration gebildet.
In dieser Fig. 1B ist der Bereich, in dem der Transistor ge
bildet ist, innerhalb der N-Wanne NWt bereitgestellt. Die
N-Wanne NWt ist jedoch zum Bilden eines p-Kanal-MOS-Transistors
bereitgestellt und wenn ein n-Kanal-MOS-Transistor gebildet
werden soll, wird eine P-Wanne anstatt der N-Wanne NWt gebil
det. Die N-Wanne kann innerhalb dieser P-Wanne oder umgekehrt
gebildet sein.
Die Feldisolierfilme FD und FDa sind durch LOCOS (Lokale Oxida
tion von Siliziumoxid) gebildet, aber das Bilden des Feldiso
lierfilmes FDa gefolgt durch das Bilden der N-Wanne NWr und NWt
kann vor dem Bilden des Feldisolierfilmes FD durchgeführt wer
den. Die Feldisolierfilme FD und FDa können gleichzeitig gebil
det werden, gefolgt durch das Bilden von nur der N-Wanne NWr in
einem separaten Prozeß durch Ionenimplantation mit hoher Ener
gie.
Durch das Bereitstellen der N-Wanne NWr für nur den Bereich, in
dem das Widerstandselement gebildet wird, kann das Potential
dieser N-Wanne NWr auf dem Pegel der externen Versorgungsspan
nung extVcc unabhängig von dem Potential der N-Wanne NWt des
Bereiches, in dem der Transistor gebildet wird, fixiert werden.
Die N-Wanne NWt ist auch mit einer vorbestimmten Vorspannung
über einen Dotierungsbereich mit hoher Konzentration, der nicht
gezeigt ist, bereitgestellt.
Fig. 1A und 1B zeigen einen Aufbau, bei dem eine kombinierte
parasitäre Kapazität Cpara der parasitären Kapazität Cp, die
zwischen dem Widerstandselement und der N-Wanne NWr gebildet
ist, zwischen dem Widerstandselement und dem externen Versor
gungsknoten 2aa gebildet ist. In anderen Worten, das Wider
standselement weist eine parasitäre Kapazität zu der externen
Versorgungsspannung auf. Die Funktion und der Effekt, die er
halten werden, wenn das Potential dieser N-Wanne NWr auf dem
Pegel der externen Versorgungsspannung extVcc fixiert ist, wird
im folgenden beschrieben.
Fig. 2A zeigt eine Ersatzschaltung in dem Fall, bei dem das Wi
derstandselement, das in Fig. 1A und 1B gezeigt ist, in der
Konstantstromerzeugungsschaltung von Fig. 14 angewandt wird. In
einer Konstantstromerzeugungsschaltung 10a weist das Wider
standselement R0 eine parasitäre Kapazität Cpara, die zu dem
Versorgungsknoten 2a gebildet ist, auf. Andere Teile dieser
Struktur sind die gleichen wie die, die in Fig. 13 gezeigt
sind, und entsprechende Abschnitte sind durch identische Be
zugszeichen beschrieben. Eine detaillierte Beschreibung davon
wird hier nicht angegeben. Die Konstantstromerzeugungsschaltung
10b und die Erzeugungsschaltung 12 für eine interne Spannung
sind auch aus der gleichen Struktur, wie in Fig. 13 gezeigt
ist, und sind einfach durch Blöcke dargestellt. Der Betrieb der
Konstantstromerzeugungsschaltung 10a von Fig. 2A wird im fol
genden mit Bezug zu Fig. 2B und 2C beschrieben.
Wie in Fig. 2B gezeigt ist, ist die an den externen Versor
gungsknoten 2a angelegte Spannung extVcc auf dem Pegel der
Spannung V1 bis zur Zeit t0. In diesem Zustand ist der Knoten
N1 auf dem Spannungspegel von V1 - Vth(p) und der Strom i0 und
die Referenzspannung Vref sind beide auf einem konstanten Ni
veau gehalten.
Zur Zeit t0 wird die externe Versorgungsspannung extVcc erhöht.
Die parasitäre Kapazität Cpara ist ersatzweise zwischen dem
Knoten N1 und dem Versorgungsknoten 2a verbunden. Folglich wird
ein Anstieg der Spannung des Versorgungsknotens 2a zu dem Kno
ten N1 durch kapazitive Kopplung durch diese parasitäre Kapazi
tät bzw. diesen parasitären Kondensator Cpara geleitet. Folg
lich wird die Spannung des Knotens N1 auch entsprechend dem An
stieg der externen Versorgungsspannung extVcc erhöht. In diesem
Zustand wird die Spannung zwischen dem Versorgungsknoten 2a und
dem Knoten N1 konstant bei Vth(p) gehalten. Daher wird ein kon
stanter Strom i0 auf einem konstanten Stromwert gehalten und
folglich wird auch die Referenzspannung Vref auf ihrem Span
nungspegel auf einem konstanten Pegel gehalten.
Wenn die externe Versorgungsspannung extVcc die Spannung V2 zur
Zeit t1 erreicht, wird die Spannung am Knoten N1 auch auf dem
Pegel der Spannung V2 - Vth(p) gehalten. Wenn die externe Versor
gungsspannung auf dem Pegel dieser Spannung V2 gehalten wird,
ist der Spannungspegel am Knoten N1 ähnlich auf dem Pegel der
Spannung V2 - Vth(p) gehalten.
Wie in Fig. 2B gezeigt ist, wird, sogar wenn die Versorgungs
spannung extVcc größer gemacht wird, die Spannung zwischen dem
Versorgungsknoten 2a und dem Knoten N1 (d. h. die Potentialdif
ferenz) konstant bei der Spannung Vth(p) gehalten und die Span
nung, die an das Widerstandselement R0 angelegt ist, wird nicht
geändert. Folglich wird ein konstanter Strom i0 auf einem kon
stanten Strompegel in einer stabilen Art gehalten, sogar wenn
ein Versorgungsstörsignal erzeugt wird. Folglich kann die Refe
renzspannung Vref auf einem konstanten Spannungspegel gehalten
werden. Somit kann die interne Versorgungsspannung intVcc auf
einem konstanten Spannungspegel gehalten werden, sogar wenn die
externe Versorgungsspannung extVcc erhöht wird.
Mit Bezug zu Fig. 2C wird der Betrieb beschrieben, wenn die ex
terne Versorgungsspannung extVcc verringert wird.
Vor der Zeit t0 ist die externe Versorgungsspannung extVcc auf
einem konstanten Niveau von V1. In diesem Zustand werden der
Konstantstrom i0 und die Referenzspannung Vref auch auf einem
konstanten Niveau gehalten. Zur Zeit t0, wenn die externe Ver
sorgungsspannung extVcc erniedrigt wird, wird diese Erniedri
gung des Spannungspegels zu dem Knoten N1 über den parasitären
Kondensator Cpara übertragen. Daher ist der Unterschied zwi
schen der Spannung am Knoten N1 und der Spannung an dem Versor
gungsknoten 2a konstant, sogar wenn die externe Versorgungs
spannung extVcc verringert wird, so daß ein konstanter Strom
durch das Widerstandselement R0 fließt und die Referenzspannung
Vref kann auf einem konstanten Spannungspegel gehalten werden.
Wenn die externe Versorgungsspannung extVcc den Pegel der Span
nung V3 zur Zeit t1 erreicht und stabilisiert wird, wird der
Knoten N1 ähnlich auf dem Pegel der Spannung V3 - Vth(p) stabili
siert. Durch Fixieren der Spannung der N-Wanne NWr auf dem Pe
gel der externen Versorgungsspannung extVcc ist es möglich, den
parasitären Kondensator bzw. die parasitäre Kapazität Cpara des
Knotens N1 mit dem externen Versorgungsknoten 2a anstatt dem
Knoten zum Versorgen der negativen Vorspannung VBB zu verbin
den.
Durch die kapazitive Kopplung dieses parasitären Kondensators
Cpara wird eine Änderung der Spannung am Versorgungsknoten 2a
zu dem Knoten N1 übertragen und die Spannung über beide Enden
des Widerstandselementes R0 kann konstant gemacht werden, so
daß eine Konstantstrom-/Konstantspannungserzeugungsschaltung
mit ausgezeichneter Störsicherheit verwirklicht werden kann.
Durch Bilden des parasitären Kondensators Cpara des Wider
standselementes R0 zu der externe Versorgungsspannung extVcc
dient die parasitäre Kapazität Cpara nicht als Ladekapazität
des Knotens N1. Im Gegensatz dazu arbeitet sie aktiv als Kop
pelkapazität, so daß die Änderung der Spannung an dem Versor
gungsknoten 2a zu dem Knoten N1 mit hoher Geschwindigkeit über
tragen werden kann.
Fig. 3A zeigt schematisch ein zweidimensionales Layout eines
Widerstandselementes entsprechend der zweiten Ausführungsform.
Wie in Fig. 3A gezeigt ist, weist ein Widerstandselement R0
auch eine Mehrzahl von ersten Widerstandsabschnitten Ra, die so
angeordnet sind, daß sie sich in der Zeichnung senkrecht er
strecken, und zweite Widerstandsabschnitte Rb zum abwechselnden
Verbinden der benachbarten ersten Widerstandsabschnitte Ra an
ihren beiden gegenüberliegenden Enden auf. Dieses Widerstandse
lement R0 ist auf einem aktiven Bereich ACT gebildet. Wie spä
ter beschrieben wird, stellt der aktive Bereich ACT ein Dotie
rungsbereich dar, der an bzw. auf einer Halbleiterschicht ge
bildet ist. Eine Leitungsschicht VS10, die aus einer Aluminium
schicht gebildet ist, ist auf einer oberen Schicht des Wider
standselementes R0 bereitgestellt und überdeckt diesen aktiven
Bereich ACT, wenn man es zweidimensional betrachtet. Diese Lei
tungsschicht VS10 wird über die gesamte Oberfläche des aktiven
Bereiches ACT gebildet und bedeckt das Widerstandselement R0.
Es ist ein N-Typ Wannenbereich NWr an der Oberfläche der Halb
leiterschicht derart gebildet, daß dieser aktive Bereich ACT
umgeben wird, wenn man es zweidimensional betrachtet. Ein Ende
des Widerstandselementes R0 ist mit dem Knoten 2aa über ein
Kontaktloch verbunden und ein anderes Ende ist mit dem Knoten
N1 verbunden. Die Leitungsschicht VS10 ist elektrisch mit der
N-Wanne NWr über das Kontaktloch CT in einer ähnlichen Art wie
in der ersten Ausführungsform verbunden.
Im Vergleich mit dem Aufbau, der in Fig. 1A gezeigt ist, in dem
das Widerstandselement R0 auf dem Feldisolierfilm gebildet ist,
wird das Bereitstellen einer Leitungsverbindung, die aus Alumi
nium gebildet ist, entlang der Peripherie des Feldisolierfilmes
nicht benötigt, wenn das Widerstandselement R0 auf dem aktiven
Bereich ACT gebildet ist, und somit kann die durch das Wider
standselement belegte Fläche reduziert werden.
Fig. 3B zeigt schematisch einen Querschnittsaufbau entlang der
Linie 3A-3A in Fig. 3A. Wie in Fig. 3B gezeigt ist, ist eine
N-Wanne NWr an der Oberfläche des Halbleitersubstrates P-SUB, das
auf eine vorbestimmte Vorspannung VBB fixiert ist, derart ge
bildet, daß der aktive Bereich ACT umgeben ist. Ein erster Wi
derstandsabschnitt des Widerstandselementes R0 ist auf bzw. in
der gleichen Verbindungsschicht wie eine Steuerelektrode eines
MOS-Transistors, der nicht gezeigt ist, gebildet. Genauer ist
er aus der gleichen Verbindungsschicht wie eine Elektrodenver
bindungsschicht TG, die die Steuerelektrode des MOS-Transi
stors, der in Fig. 1A und 1B gezeigt ist, bildet, gebildet.
Dieses Widerstandselement R0(Ra) ist in dem gleichen Herstel
lungsprozeß wie der Prozeß zum Bilden der Steuerelektrode des
MOS-Transistors gebildet. Folglich werden die n-Typ-Dotie
rungsbereiche IP und VSn mit hoher Konzentration in einer
selbstjustierenden Art an der Oberfläche der N-Wanne NWr unter
Verwendung dieses Widerstandselementes R0(Ra, Rb) als Maske
derart gebildet, daß der Elektrodenwiderstand des parasitären
Kondensators derart reduziert wird, daß eine schnelle Bewegung
der elektrischen Ladungen möglich ist. Der Dotierungsbereich
VSn, der entlang der Peripherie des aktiven Bereiches gebildet
ist, ist elektrisch mit der Leitungsschicht VS10 zur Spannungs
versorgung verbunden. Die Leitungsschicht VS10 ist derart ge
bildet, daß sie dieses Widerstandselement R0(Ra, Rb) vollstän
dig bedeckt.
Bei der Struktur des in Fig. 3A und 3B gezeigten Widerstands
elementes weisen die obere Oberfläche und die untere Oberfläche
sowie die rechte und linke Seitenoberfläche des Widerstandsele
mentes R0(Ra, Rb) jeweils einen parasitären Kondensator auf.
Speziell die untere Oberfläche des Widerstandsabschnitts Ra
(oder Rb) weist einen parasitären Kondensator Cp1 zu der
N-Wanne NWr auf, seine rechte und linke Seitenoberfläche weist
den parasitären Kondensator Cp2 zu dem Dotierungsbereich IP auf
und die Oberfläche weist einen parasitären Kondensator CP3 zu
der Leitungsschicht VS10 auf.
Der zwischen dem Widerstandselement R0(Ra, Rb) und der N-Wanne
NWr gebildete Gateisolierfilm weist eine Dicke auf, die sehr
viel kleiner als die Dicke des Feldisolierfilmes ist. Folglich
ist der Kapazitätswert dieses Widerstandselementes ausreichend
größer als in dem Fall, bei dem das Widerstandselement auf dem
Feldisolierfilm gebildet ist. Zusätzlich ist ein parasitärer
Kondensator zusätzlich zwischen dem Widerstandselement und die
ser Leitungsschicht VS10 gebildet, so daß der Kondensator wei
ter größer gebildet ist. Daher ist der Wert des parasitären
Kondensators Cpara, der in Fig. 2A gezeigt ist, ausreichend
groß.
Normalerweise existiert ein parasitärer Kondensator aufgrund
der MOS-Transistoren Q1 und Q2 in Bezug zu dem Knoten N1 (siehe
Fig. 2A). Zum Sicherzustellen, daß die Änderung des Potentials
am Versorgungsknoten 2a zu dem Knoten N1 geleitet wird, ist es
wünschenswert, daß der Wert des parasitären Kondensators Cpara
so groß wie möglich ist. Beim kapazitiven Koppeln ist die Menge
der Injektion/Extraktion der elektrischen Ladungen in Bezug zu
dem Knoten N1 proportional zu dem Wert des parasitären Konden
sators Cpara. Wenn der Wert des parasitären Kondensators Cpara
ausreichend größer als der Wert eines solchen parasitären Kon
densators, der ein anderer als dieser parasitäre Kondensator
Cpara an dem Knoten N1 ist, ist, kann eine Änderung des Poten
tials am Knoten N1 entsprechend dem Potential am Versorgungs
knoten 2a durch kapazitives Koppeln sichergestellt werden.
Daher kann bei der Struktur des Widerstandselementes, das in
diesen Fig. 3A und 3B gezeigt ist, der Wert des parasitären
Kondensators Cpara ausreichend groß gemacht werden, so daß eine
Änderung des Potentials am Knoten N1 entsprechend der Änderung
des Potentials am Versorgungsknoten 2a sichergestellt werden
kann. Somit kann die Potentialdifferenz zwischen den zwei ge
genüberliegenden Enden des Widerstandselementes R0 konstant ge
macht werden, so daß der Betrieb dieser Konstantstromerzeu
gungsschaltung stabilisiert wird.
Zusätzlich dient die Leitungsschicht VS10 in der oberen Schicht
dieses Widerstandselementes R0 als Abschirmungsschicht derart,
daß ultraviolette Strahlung und ähnliches zu dem Widerstands
element R0 abgeschirmt wird. Somit ist das Phänomen der Stoßio
nisation bei ultravioletter Strahlung bei polykristallinem Si
lizium, das das Widerstandselement R0 bildet, unterdrückt, so
daß die Erzeugung von Loch-Elektronenpaaren und die Änderung
des Widerstandselementes R0 unterdrückt wird.
Fig. 4A bis 4C sind schematische Diagramme, die einen Aufbau
einer Modifikation der zweiten Ausführungsform zeigen. Fig. 4A
zeigt ein zweidimensionales Layout der Modifikation der zweiten
Ausführungsform, Fig. 4B zeigt eine Querschnittsstruktur ent
lang der Linie 4A-4A von Fig. 4A und Fig. 4C zeigt die Vertei
lung des parasitären Kondensators. Die Struktur, die in Fig. 4A und 4B
gezeigt ist, unterscheidet sich von der Struktur von 3A
und 3B darin, daß die Leitungsverbindung VS20 zum Fixieren des
Potentials der N-Wanne NWr nur entlang der Peripherie des Wi
derstandselementes R0 gebildet ist. In der in diesen Fig. 4A
und 4B gezeigten Struktur weist jeder der Widerstandsabschnitte
(Ra, Rb) des Widerstandselementes R0 parasitäre Kondensatoren
Cp1 und Cp2 nur zu dem Dotierungsbereich IP an der Oberfläche
des Wannenbereiches NWr auf, wie in Fig. 4C gezeigt ist. Obwohl
der Wert des parasitären Kondensators im Vergleich zu der
Struktur von Fig. 3a und 3B verringert ist, da der Leiter in
der oberen Schicht nicht bereitgestellt ist, ist folglich die
Filmdicke des Gateisolierfilmes GD dünn genug, daß der Wert ih
res parasitären Kondensators Cpara ausreichend groß gemacht
werden kann.
Wie in der vorher beschriebenen zweiten Ausführungsform ist der
Dotierungsbereich IP an der Oberfläche der N-Wanne NWr gebil
det, so daß der Oberflächenwiderstand dieser N-Wanne NWr klein
gemacht werden kann. Folglich kann der Widerstand von einer
Elektrode eines parasitären Kondensators Cpara auch klein ge
macht werden, so daß eine schnelle Bewegung der Ladung an die
ser Elektrode ermöglicht wird. Somit kann eine Änderung der ex
ternen Versorgungsspannung extVcc zu dem parasitären Kondensa
tor (Cp1, Cp2) von jedem von den Widerstandsabschnitten mit ho
her Geschwindigkeit geleitet werden und ein parasitärer Konden
sator mit erstklassigen Antworteigenschaften kann verwirklicht
werden.
Entsprechend der zweiten Ausführungsform ist das Widerstands
element auf dem aktiven Bereich gebildet, so daß der Wert des
parasitären Kondensators zwischen dem Widerstandselement und
dem Wannenbereich erhöht werden kann und somit das Potential am
Knoten N1 genau entsprechend der Änderung der externen Versor
gungsspannung extVcc geändert werden kann, so daß eine stabile
Schaltungsanordnung verwirklicht wird.
Fig. 5A zeigt schematisch eine Querschnittsstruktur eines
Hauptabschnittes einer Halbleitereinrichtung entsprechend der
dritten Ausführungsform. Auf der oberen Schicht des Wider
standsabschnittes Ra (Rb) eines Widerstandselementes R0 in die
ser in Fig. 5A gezeigten Struktur ist eine Spannungsversor
gungsleitungsschicht VSC in einer zweiten polykristallinen Si
liziumschicht derart gebildet, daß das gesamte Widerstandsele
ment R0 (Ra, Rb) bedeckt ist. Auf der oberen Schicht der Span
nungsversorgungsleitungsschicht VSC ist eine Leitungsschicht
VS30 mit niedrigem Widerstand, die aus Aluminium gebildet ist,
so gebildet, daß diese Spannungsversorgungsleitungsschicht VSC
bedeckt ist. Die Leitungsschicht VS30 ist elektrisch mit der
Leitungsschicht VSC sowie mit dem Dotierungsbereich VSn, der an
der Oberfläche der N-Wanne NWr gebildet ist, verbunden. Diese
Leitungsschicht VS30 leitet die externe Versorgungsspannung
extVcc. Durch Bilden einer zweiten polykristallinen Silizum
schicht VSC, die dieses Widerstandselement R0(Ra) in der oberen
Schicht bedeckt, kann der Abstand zwischen der Leitungsschicht
VSC und jedem der Widerstandsabschnitte Ra und Rb des Wider
standselementes reduziert werden und der parasitäre Kondensator
dieses Widerstandselementes R0 kann größer gemacht werden ver
glichen mit der in Fig. 3A-3C gezeigten Anordnung.
Genauer wird der parasitäre Kondensator Cp5, der zwischen der
Spannungsversorgungsschicht VSC und der dazuweisenden Oberflä
che des Widerstandsabschnittes Ra (Rb) gebildet ist, wie in
Fig. 5B gezeigt ist, größer gemacht in dem Kapazitätswert als
der vorher beschriebene parasitäre Kondensator Cp3, der in Fig.
3C gezeigt ist, und folglich kann der Wert des kombinierten pa
rasitären Kondensators Cpara erhöht werden. Hier ist in Fig. 5B
der parasitäre Kondensator, der zwischen der rechten und linken
Seitenoberfläche des Widerstandsabschnittes Ra (oder Rb) und
dem Spannungsversorgungsleiter VSC der oberen Schicht gebildet
ist, nicht gezeigt, um die Figur zu vereinfachen.
Fig. 6A zeigt eine elektrische Ersatzschaltung einer Speicher
zelle in dem Fall, bei dem die Halbleitereinrichtung eine Halb
leiterspeichereinrichtung ist, und Fig. 6B zeigt schematisch
die Querschnittsstruktur dieser Speicherzelle.
Wie in Fig. 6A gezeigt ist, ist die Speicherzelle entsprechend
einem Schnittpunkt einer Wortleitung WL und einer Bitleitung BL
angeordnet. Eine Zeile von Speicherzellen sind mit der Wortlei
tung WL verbunden, während eine Spalte von Speicherzellen mit
der Bitleitung BL verbunden sind (d. h. dem Bitleitungspaar BL,
/BL). Die Speicherzelle enthält eine Speicherzellenkondensator
MC zum Speichern einer Information in der Form von elektrischen
Ladungen und einen Zugriffstransistors MT, der aus einem
n-Kanal-MOS-Transistor gebildet ist und als Reaktion auf ein Si
gnalpotential auf der Wortleitung WL leitend gemacht wird zum
Verbinden dieses Speicherzellenkondensators MC mit der Bitlei
tung BL. Eine konstante Zellplattenspannung Vcp wird zu einer
Elektrode (Zellplatte) des Speicherzellenkondensators MC gelie
fert. Eine Menge von Ladungen entsprechend der gespeicherten
Information wird an der anderen Elektrode SN (Speicherknoten)
des Speicherzellenkondensators MC gesammelt.
In Fig. 6B ist die Speicherzelle an der Oberfläche der p-Typ-
Wanne PW an der Oberfläche des P-Typ-Halbleitersubstrates P-SUB
gebildet. Dieser Zugriffstransistor MT enthält N-Typ-Dotie
rungsbereiche SR und DR mit hoher Konzentration, die an der
Oberfläche der P-Wanne PW gebildet sind, und eine Gateelektro
denschicht PL1, die an der Oberfläche der P-Wanne PW zwischen
diesen Dotierungsbereichen SR und DR mit einem Gateisolierfilm
GT dazwischen gebildet ist. Die Gateelektrodenschicht PL1 ist
durch eine polykristalline Siliziumschicht der ersten Ebene ge
bildet. Der Dotierungsbereich SR ist mit einer Leitungsverbin
dung PL2, die aus einer polykristallinen Siliziumschicht der
zweiten Ebene gebildet ist, verbunden. Diese Leitungsverbindung
PL2 stellt eine Bitleitung BL bereit.
Der Speicherzellenkondensator MC weist eine Leitungsverbindung
PL3, die in einer polykristallinen Siliziumschicht der dritten
Ebene gebildet ist, die mit dem Dotierungsbereich DR verbunden
ist, und eine Leitungsverbindung PL4, die in einer polykri
stallinen Siliziumschicht der vierten Ebene gebildet ist, die
gegenüberliegend zu der oberen Oberfläche dieser Leitungsver
bindung PL3 mit einem Isolierfilm (nicht gezeigt) dazwischen
angeordnet ist, auf. Diese Leitungsverbindung PL3 stellt einen
Speicherknoten SN und eine Elektrodenschicht des Speicherzel
lenkondensators MC bereit, während die Leitungsverbindung PL4
die Zellplattenelektrode (die andere Elektrode) des Speicher
zellenkondensators MC bereitstellt.
Eine Metallverbindung A1 einer Aluminiumschicht der ersten Ebe
ne ist auf der Zellplattenelektrodenverbindung PL4, die aus der
polykristallinen Siliziumverbindung der vierten Ebene gebildet
ist, gebildet und ist parallel zu der Leitungsverbindung PL1.
Diese Metallverbindung A1, die aus Aluminium gebildet ist, ist
mit der Leitungsverbindung PL1 an einem Abschnitt verbunden,
der nicht gezeigt ist. Die Leitungsverbindung PL1 stellt eine
Wortleitung WL und eine Gateelektrode des Zugriffstransistors
bereit. Durch Verbinden dieser Leitungsverbindung PL1 und der
Aluminiumverbindung A1, die einen geringen Widerstand aufweist,
wird der Widerstand der Wortleitung WL klein gemacht.
Diese Metallverbindung A1 ist in der gleichen Verbindungs
schicht gebildet, wo die Leitungsschicht VS30 gebildet ist, die
in Fig. 5A gezeigt ist. Die Spannungsversorgungsleitungsschicht
VSC ist in der polykristallinen Siliziumschicht der zweiten
Ebene in der gleichen Verbindungsschicht wie die Schicht, wo
die Leitungsverbindung PL2 zum Bilden der Bitleitung gebildet
ist, gebildet. Folglich werden diese Leitungsverbindungen VSC
und VS30 in dem gleichen Prozeß beim Prozeß zum Herstellen der
Speicherzelle gebildet.
In der in Fig. 6B gezeigten Struktur ist der Abstand zwischen
der Bitleitung (Leitungsverbindung PL2), die in der polykri
stallinen Siliziumschicht der zweiten Ebene gebildet ist, und
der Leitungsverbindung (Gateelektrodeverbindung) PL1 kürzer ge
macht als der Abstand zwischen der Metallverbindung A1, die in
der Aluminiumverbindungsschicht der ersten Ebene gebildet ist,
und der polykristallinen Siliziumverbindung der zweiten Ebene.
Folglich kann der Kapazitätswert des parasitären Kondensators
zwischen dem Widerstandselement R0 und der Leitungsverbindung
VSC in Fig. 5A ausreichend groß gemacht werden.
Entsprechend der dritten Ausführungsform ist eine andere Lei
tungsverbindung zwischen der Leitungsverbindung zum Fixieren
des Wannenpotentials und dem Widerstandselement gebildet und
diese andere Leitungsverbindung ist elektrisch mit der Lei
tungsverbindung zum Fixieren des Wannenpotentials verbunden, so
daß der parasitäre Kondensator zwischen dieser anderen Lei
tungsverbindung und dem Widerstandselement erhöht werden kann.
Folglich kann der Wert des parasitären Kondensators Cpara des
Widerstandselementes R0 zu der externen Versorgungsspannung
extVcc ausreichend groß gemacht werden und das Potential am
Knoten N1 kann schnell und genau entsprechend dem Pegel der ex
ternen Versorgungsspannung extVcc geändert werden, so daß die
Stabilisierung der Schaltungsanordnung erreicht werden kann.
Die Funktion als Abschirmungsschicht zu dem Widerstandselement
R0(Ra, Rb) ist ebenfalls durch die Leitungsverbindung VS30 in
der in Fig. 5A gezeigten Struktur verwirklicht.
Fig. 7 zeigt schematisch eine Querschnittsstruktur eines
Hauptabschnitts einer Halbleitervorrichtung entsprechend der
vierten Ausführungsform. In der in dieser Fig. 7 gezeigten
Struktur ist ein Widerstandselement aus einer Leitungsschicht
aus einem polykristallinen Silizium der zweiten Ebene gebildet.
In Fig. 7 ist der Widerstandsabschnitte RRa (oder RRb) des Wi
derstandselementes R0 gezeigt. Die Widerstandsabschnitte RRa
und RRb dieses Widerstandselementes weisen Widerstandsabschnit
te, die wiederholt in einer Richtung mit einem vorbestimmten
Abstand bzw. Abständen angeordnet sind und Widerstandsabschnit
te, die in der zu der einen Richtung senkrechten Richtung zum
elektrischen Verbinden der Widerstandselemente, die sich ent
lang der einen Richtung erstrecken, vorgesehen sind, auf.
In dem Fall, bei dem die polykristalline Siliziumverbindung der
zweiten Ebene als dieses Widerstandselement R0 verwendet wird,
ist das Widerstandselement noch nicht an der Oberfläche dieser
N-Wanne NWr gebildet, wenn die Gateelektrode des MOS-Transi
stors gebildet wird. Durch Implantieren einer n-Typ-Dotierung
über die gesamte Oberfläche dieser N-Wanne NWr während des Pro
zesses der Dotierungsimplantation für den MOS-Transistor kann
eine n-Typ-Dotierungsbereich NIR mit einer hohen Konzentration
gebildet werden. Dieser n-Typ-Dotierungsbereich NIR ist elek
trisch mit der oberen Schicht des Widerstandselementes RRa
(RRb) oder mit der Leitungsverbindungsschicht VS20, die derart
gebildet ist, daß sie diese Widerstandsabschnitte bedeckt, ver
bunden. Der Leiter VS20 wird mit der externen Versorgungsspan
nung extVcc versorgt.
In der in dieser Fig. 7 gezeigten Struktur ist der n-Typ-
Dotierungsbereich NIR mit einem niedrigen Widerstand über der
gesamten Oberfläche der N-Wanne NWr gebildet. Daher wird der
Elektrodenwiderstand des parasitären Kondensators, der zwischen
diesem Widerstandsabschnitt RRa (RRb) und dem Dotierungsbereich
NIR gebildet ist, verringert, wird eine Variation der externen
Versorgungsspannung extVcc schnell über die gesamte Oberfläche
der N-Wanne NWr geleitet und kann das Potential am Knoten N1
durch die kapazitive Kopplung entsprechend der Änderung in der
externen Versorgungsspannung extVcc geändert werden, so daß ein
Kondensator mit hervorragender Reaktionseigenschaften verwirk
licht werden kann und die Konstantstromerzeugungsschaltung in
einer stabilisierten Art betrieben werden kann.
Fig. 8 zeigt schematisch eine Struktur eines Hauptabschnittes
einer Halbleitervorrichtung entsprechend der fünften Ausfüh
rungsform. In Fig. 8 ist nur die Struktur des Abschnittes einer
Konstantstromerzeugungsschaltung gezeigt. Wie in Fig. 8 gezeigt
ist, weist die Konstantstromerzeugungsschaltung 10a ein Wider
standselement RF, das zwischen einem externen Versorgungsknoten
2a und einem Knoten LPF geschaltet ist, und einen Kondensator
CF, der zwischen dem Knoten LPF und einem Masseknoten geschal
tet ist, auf. Der parasitäre Kondensator Cpa ist aktiv in Bezug
zu dem Widerstandselement RF gebildet.
Ein Widerstandselement R0 ist zwischen dem Knoten LPF und einem
Knoten N1 geschaltet. Dieses Widerstandselement R0, dessen
Querschnittsstruktur später detailliert beschrieben wird, weist
eine zu denen der ersten bis vierten Ausführungsform ähnliche
Struktur auf. Ein Wannenbereich, der unterhalb des Widerstand
selementes R0 gebildet ist, ist mit dem Knoten LPF verbunden
und eine parasitärer Kondensator Cpb, der dieses Widerstands
element R0 begleitet, ist an dem Knoten LPF vorgesehen. Die
Strukturen der anderen Transistoren Q1, Q2, Q3 und Q4 sind die
gleichen wie die Struktur, die vorher mit Bezug zu Fig. 14 ge
zeigt wurde, und die Beschreibung davon wird hier nicht wieder
holt.
In der Struktur der Konstantstromerzeugungsschaltung 10a, die
in dieser Fig. 8 gezeigt ist, ist ein Tiefpaßfilter durch das
Widerstandselement RF und den Kondensator CF gebildet. Dieser
Kondensator CF und der parasitäre Kondensator Cpa sind parallel
geschaltet. Daher ist es durch Verwenden des Elementes mit der
gleichen Struktur wie des Widerstandselementes R0, das in der
ersten bis vierten Ausführungsform gezeigt ist, als dieses Wi
derstandselement RF möglich, einen parasitären Kondensator Cpa,
der einen hohen Kapazitätswert aufweist, effizient zu bilden.
In diesem Fall ist der parasitäre Kondensator Cpa eher mit ei
nem Masseknoten als dem externen Versorgungsknoten verbunden,
da die N-Wanne derart verbunden ist, daß sie das Massepotential
empfängt. Daher kann, sogar wenn die externe Versorgungsspan
nung extVcc verändert wird, ein Störsignal in der externen Ver
sorgungsspannung extVcc durch den Tiefpaßfilter, der durch das
Widerstandselement RF, den Kondensator CF und den parasitären
Kondensator Cpa gebildet ist, eliminiert werden, so daß das Po
tential am Knoten LPF auf einem konstanten Potentialpegel in
einer stabilisierten Art gehalten werden kann.
Das Widerstandselement R0 ist zwischen dem Knoten LPF und dem
Knoten N1 geschaltet, der MOS-Transistor Q1 ist zwischen dem
Knoten LPF und dem Knoten N2 geschaltet und das Gate des MOS-
Transistors Q1 ist mit dem Knoten N1 verbunden. Diese Konstant
stromerzeugungsschaltung 10a führt einen Konstantstromerzeu
gungsbetrieb unter Benutzung des Knotens LPF als den Versor
gungsknoten durch. Die Spannung an dem Knoten LPF ist auf einem
stabilisierten Pegel mit dort eliminiertem Störsignal aufgrund
des Widerstandselementes RF, des Kondensators CF und des para
sitären Kondensators Cpa. Daher kann diese Konstantstromerzeu
gungsschaltung 10a einen konstanten Strom in einer stabilisier
ten Art, ohne durch eine Variation der externen Versorgungs
spannung extVcc beeinflußt zu sein, erzeugen. Zusätzlich wird,
sogar wenn die Spannung am Knoten LPF variiert wird, diese Än
derung der Spannung am Knoten LPF zu dem Knoten N1 durch den
parasitären Kondensator Cpb des Widerstandselementes R0 über
tragen, so daß die Spannung zwischen dem Knoten LPF und dem
Knoten N1 konstant gehalten werden kann und ein konstanter
Strom von gewünschter Größe in einer stabilisierten Art herge
stellt werden kann.
Fig. 9A zeigt eine Struktur eines Abschnittes eines Widerstand
selementes RF in Fig. 8. Wie in Fig. 9A gezeigt ist, ist eine
N-Wanne NWF, die aus einem n-Typ-Dotierungsbereich mit einer
niedrigen Konzentration gebildet ist, an der Oberfläche des
P-Typ Halbleitersubstrates P-SUB gebildet. An der Oberfläche die
ser N-Wanne NWF ist ein dicker Isolierfilm (im folgenden als
Feldisolierfilm bezeichnet) FDF mit der gleichen Dicke wie die
Dicke des Elementtrennfeldisolierfilmes gebildet. Das Wider
standselement RF ist auf diesem Feldisolierfilm FDF gebildet.
In Fig. 9A ist nur die Querschnittsstruktur des Widerstandsab
schnittes RFa (oder RFb), der sich entlang einer Richtung die
ses Widerstandselementes RF erstreckt, gezeigt. Ein n-Typ-
Dotierungsbereich VSnF mit einer hohen Konzentration ist an der
Oberfläche der N-Wanne NWF derart gebildet, daß der Feldiso
lierfilm FDF umgeben ist. An der oberen Schicht des Widerstand
selementes RF (RFa, RFb) ist eine Metalleitungsverbindung VS40
aus Aluminium derart gebildet, daß diese Widerstandselementab
schnitte bedeckt sind. Diese Metalleitungsverbindung VS40 ist
mit dem Dotierungsbereich VSnF sowie mit dem Masseknoten ver
bunden. Daher ist die N-Wanne NWF auf dem Massepotential fi
xiert. Das Halbleitersubstrat P-SUB ist auf ein negatives Po
tential VBB vorgespannt.
In der in dieser Fig. 9A gezeigten Struktur ist ein parasitärer
Kondensator Cpaa, der zwischen dem Widerstandsabschnitt RFa
(RFb) und der N-Wanne NWF gebildet ist, zu dem Masseknoten ge
bildet. Der kombinierte parasitäre Kondensator Cpa dieses para
sitären Kondensators Cpaa ist parallel mit dem Kondensator CF,
der in Fig. 8 gezeigt ist, geschaltet. Ein benötigter Wider
standswert kann ohne Vergrößern der Fläche, die durch den Kon
densator CF belegt ist, verwirklicht werden, so daß ein Tief
paßfilter, der nur eine kleine Fläche belegt, verwirklicht wer
den kann, und der Knoten LPF kann auf einem konstanten Span
nungspegel in einer stabilisierten Art gehalten werden, ohne
durch das Störsignal an der externen Versorgungsspannung extVcc
beeinflußt zu sein.
Fig. 9B zeigt die Struktur eines Abschnittes des Widerstandse
lementes R0 in Fig. 8. In dieser Fig. 9B ist die Querschnitts
struktur des Abschnittes des Widerstandsabschnittes Ra (Rb) des
Widerstandselementes R0 gezeigt. Dieser Widerstandsabschnitt Ra
(Rb) ist auf dem Feldisolierfilm FD, der auf der Oberfläche der
N-Wanne NWr gebildet, gebildet. Ein n-Typ-Dotierungsbereich VSn
mit hoher Konzentration, der diesen Feldisolierfilm FD umgibt,
ist entlang der Peripherie der N-Wanne NWr gebildet. Eine Me
talleitungsverbindung VS50 aus Aluminium ist auf der oberen
Schicht des Widerstandsabschnittes Ra (Rb) gebildet. Diese Me
talleitungsverbindung VS50 ist mit dem Knoten LPF sowie mit dem
n-Typ-Dotierungsbereich VSn mit hoher Konzentration verbunden.
Die N-Wanne NWr ist auf dem Spannungspegel des Knotens LPF fi
xiert. Da der Knoten LPF mit dem Versorgungsknoten 2a über das
Widerstandselement RF, das in Fig. 9A gezeigt ist, verbunden
ist, wird eine Spannung, von der ein Störsignal eliminiert ist,
zu dem Knoten LPF übertragen und die N-Wanne NWr wird auch auf
einem konstanten Spannungspegel in einer stabilisierten Art ge
halten. Der parasitäre Kondensator Cp, der zwischen dem Wider
standsabschnitt Ra (Rb) und der N-Wanne NWr gebildet ist, ist
mit Bezug zu dem Knoten LPF gebildet. Daher wird, sogar wenn
das Störsignal, das nicht eliminiert wurde, zu dem Knoten LPF
durch den Tiefpaßfilter übertragen wird, das Potential am Kno
ten N1 durch den kombinierten parasitären Kondensator dieses
parasitären Kondensators Cp geändert und die Spannung, die an
den gegenüberliegenden Enden des Widerstandselementes R0 ange
legt ist, kann auf einem konstanten Spannungspegel gehalten
werden. Die Metalleitungsverbindung VS50 ist auf der oberen
Schicht des Widerstandselementabschnittes Ra (Rb) derart gebil
det, daß der Widerstandsabschnitt Ra (Rb) bedeckt ist.
Alternativ kann eine der zweiten bis vierten Ausführungsformen,
die vorher beschrieben wurden, anstatt des Widerstandselementes
und der Struktur zum Fixieren des Wannenpotentials, die in Fig.
9A und 9B gezeigt sind, verwendet werden.
Wie oben beschrieben wurde, wird entsprechend der fünften Aus
führungsform die externe Versorgungsspannung von dem externen
Versorgungsknoten zu dem Versorgungsknoten der Konstantstromer
zeugungsschaltung über den Tiefpaßfilter übertragen, so daß es
möglich ist, das Potential am Versorgungsknoten dieser Kon
stantstromerzeugungsschaltung auf einem konstanten Spannungspe
gel in einer stabilisierten Art zu halten, ohne durch ein Stör
signal auf der externen Versorgungsspannung extVcc beeinflußt
zu sein. Bei dem Widerstandselement, das den Tiefpaßfilter bil
det, kann der Wert des Kondensators, der in dem Tiefpaßfilter
enthalten ist, auf einen hohen Wert mit einer nur geringen be
legten Fläche eingestellt werden durch Bereitstellen eines Wan
nenbereiches für diesen speziellen Zweck und Fixieren des Wan
nenbereiches auf den Massespannungspegel. Zusätzlich kann bei
der Konstantstromerzeugungsschaltung, da der Wannenbereich, der
für den speziellen Zweck des Widerstandselementes R0 für die
Konstantstromerzeugung bereitgestellt ist, mit dem Ausgangskno
ten dieses Tiefpaßfilters verbunden ist, der Spannungspegel
zwischen den entgegengesetzten Enden des Widerstandselementes
für die Konstantstromerzeugung entsprechend dem Störsignal auf
grund des parasitären Kondensators des Widerstandselementes ge
ändert werden, sogar wenn die Spannung mit einem nicht
eliminierten Störsignal zu dem internen Versorgungsknoten über
tragen wird, so daß die Spannung zwischen den gegenüberliegen
den Enden des Widerstandselementes für die Konstantstromerzeu
gung auf einem konstanten Spannungspegel in einer stabilisier
ten Art gehalten werden kann.
Fig. 10 zeigt eine Struktur eines Hauptabschnittes einer Halb
leitervorrichtung entsprechend der sechsten Ausführungsform der
vorliegenden Erfindung. Wie in Fig. 10 gezeigt ist, ist ein Wi
derstandselement RZ zwischen einem Signaleingabeknoten 20 und
einem Knoten 21 bereitgestellt. Ein Wannenbereich ist für einen
speziellen Zweck in Bezug zu diesem Widerstandselement RZ be
reitgestellt und ist mit dem Signaleingabeknoten 20 verbunden.
Ein Signal SIG wird zu dem Knoten 21 über das Widerstandsele
ment RZ für den Zweck der Spannungsreduzierung, Strombegrenzung
oder ähnlichem übertragen. Bei diesem Betrieb ist der parasitä
re Kondensator Csp des Widerstandselementes RZ mit dem Si
gnaleingabeknoten 20 verbunden. Folglich wird eine Änderung des
Signals am Signaleingabeknoten 20 mit hoher Geschwindigkeit zu
dem Knoten 21 übertragen. Somit kann das Signal SIG schneller
zu dem Knoten 21 verglichen mit dem Fall übertragen werden, bei
dem das Widerstandselement RZ einen parasitären Kondensator zu
der Masse aufweist.
In der in Fig. 10 gezeigten Struktur kann jede der ersten bis
vierten Ausführungsform, die vorher beschrieben wurden, als die
Struktur des Widerstandselementes RZ und die Leitungsverbindung
zum Fixieren des Wannenpotentials verwendet werden.
Entsprechend der sechsten Ausführungsform wird ein Wannenbe
reich für einen speziellen Zweck für ein Widerstandselement be
reitgestellt und ist auf ein Potential des Signaleingabeknotens
fixiert und daher wird ein an den Signaleingabeknoten angeleg
tes Signal mit hoher Geschwindigkeit zu dem anderen Ende des
Widerstandselementes übertragen. Wenn das andere Ende des Wi
derstandselementes zum Beispiel mit der Basis eines Bipolar
transistors verbunden ist, kann der Bipolartransistor entspre
chend dem Eingabesignal mit hoher Geschwindigkeit betrieben
werden.
Fig. 11 zeigt schematisch eine Struktur einer Halbleitervor
richtung entsprechend der siebten Ausführungsform. Wie in Fig.
11 gezeigt ist, ist ein Widerstandselement R30 zwischen einem
Versorgungsknoten 30 und einem Betriebsstromversorgungsknoten
31 eines Logikgatters LG geschaltet. Für dieses Widerstandsele
ment R30 ist auch ein Wannenbereich für einen speziellen Zweck
wie in den vorher beschriebenen Ausführungsformen 1 bis 4 be
reitgestellt und ist auf dem Massepotentialpegel fixiert. Das
Logikgatter LG weist in einem Beispiel eine Struktur eines
CMOS-Inverters auf, der aus einem p-Kanal-MOS-Transistor PQ und
einem n-Kanal-MOS-Transistor NQ gebildet ist.
In dem Fall der Struktur, die in dieser Fig. 11 gezeigt ist,
weist das Widerstandselement R30 eine parasitären Kondensator
C30 mit Bezug zu der Masse auf (das Wannenpotential ist auf das
Massepotential fixiert). Folglich wird, sogar wenn die Versor
gungsspannung Vcc an dem Versorgungsknoten 30 variiert wird,
das Versorgungsstörsignal durch das Widerstandselement R30 und
den parasitären Kondensator C30 gefiltert oder wird durch den
parasitären Kondensator C30 absorbiert. Daher wird der Be
triebsstromversorgungsknoten 31 des Logikgatters LG stabili
siert und auf einem konstanten Spannungspegel gehalten. Das Lo
gikgatter LG führt nie eine fehlerhafte Bestimmung des Logikpe
gels dieses Eingabesignals IN durch und sogar wenn ein Versor
gungsstromstörsignal aufgetreten ist, kann ein Logikgatter LG,
das einen stabilen Betrieb durchführt, verwirklicht werden.
Hier weist der parasitäre Kondensator C30, der in dem Tiefpaß
filter als eine Komponente enthalten ist, einen Wannenbereich,
der zu dem Bereich hinweist, wo das Widerstandselement gebildet
ist, als seine eine Elektrode auf. Daher gibt es bei dem Tief
paßfilter, der durch dieses Widerstandselement und das Konden
satorelement gebildet ist, kein Bedarf für die Fläche, die
durch das Kondensatorelement belegt ist, so daß eine Schal
tungsanordnung, die eine Stabilisierung der Versorgungsspannung
erlaubt, mit nur einer geringen belegten Fläche verwirklicht
werden kann.
Es wird angemerkt, daß dieses Logikgatter LG nicht auf einen
Inverter beschränkt ist und jedes andere Logikgatter mit mehre
ren Eingängen sein kann. Auch kann das Widerstandselement an
dem Masseknoten bereitgestellt sein.
Entsprechend der siebten Ausführungsform ist ein Widerstandse
lement zwischen dem Betriebsstromversorgungsknoten eines Logik
gatters und dem Versorgungsknoten, an dem die Stromversorgungs
spannung angelegt ist, bereitgestellt und ein Wannenbereich,
der auf das Massepotential fixiert ist, ist nur für das Wider
standselement bereitgestellt, so daß ein Stromversorgungsstör
signal derart absorbiert werden kann, daß die Betriebsstromver
sorgungspannung des Logikgatters mit nur einer kleinen belegten
Fläche stabilisiert werden kann.
Fig. 12 zeigt eine Struktur einer Halbleitervorrichtung ent
sprechend der achten Ausführungsform. Wie in Fig. 12 gezeigt
ist, ist ein Widerstandselement R40 zwischen einem Eingabekno
ten 41 und einem Ausgabeknoten 42 verbunden und ist ein Konden
satorelement C40 zwischen dem Ausgabeknoten 42 und einem Masse
knoten verbunden. Das Widerstandselement R40 ist aus einem po
lykristallinen Silizium gebildet und ein Wannenbereich für ei
nen speziellen Zweck ist für dieses Widerstandselement R40 wie
in der 1 bis 4 Ausführungsform bereitgestellt. Dieser Wannenbe
reich, der nur für das Widerstandselement R40 bereitgestellt
ist, ist mit dem Masseknoten verbunden. Daher weist das Wider
standselement R40 einen parasitären Kondensator CP40 in Bezug
zu der Masse auf.
In der Struktur, die in dieser Fig. 12 gezeigt ist, ist ein
Tiefpaßfilter zum Filtern eines Eingabesignals IN gebildet, das
an den Knoten 42 zum Herstellen eines Ausgabesignals OUT an ei
nem Ausgabeknoten 42 angelegt ist. In diesem Tiefpaßfilter ist
ein parasitärer Kondensator CP40 parallel mit dem Kondensator
C40 geschaltet. Dieser parasitärer Kondensator CP40 weist einen
relativ hohen Kapazitätswert auf. Daher ist es möglich, den Ka
pazitätswert des Kondensators C40 zu reduzieren und einen Tief
paßfilter zu verwirklichen, der nur eine kleine Fläche belegt.
Es wird angemerkt, daß eine Konstantstromerzeugungsschaltung
jeder Struktur verwendet werden kann, solange eine Konstant
spannung über zwei Enden eines Widerstandselementes erzeugt
wird und ein Konstantstrom durch den Widerstandswert und der
über die beiden Enden des Widerstandselementes angelegten Span
nung bestimmt wird.
Entsprechend den beschriebenen Ausführungsformen ist ein Wan
nenbereich an der Oberfläche der Halbleiterschicht, die zu ei
nem Widerstand weist, bereitgestellt und ist mit einem speziel
len Knoten verbunden. Somit wird, sogar wenn ein Störsignal an
einem Ende des Widerstandes erzeugt wird, das Störsignal an dem
Potential des anderen Endes des Widerstandes kompensiert auf
grund des Kondensators zwischen dem Halbleiterwannenbereich und
dem Widerstand und somit ist es möglich, eine Halbleitervor
richtung mit erstklassiger Störsicherheit zu verwirklichen.
Speziell durch Verbinden des Wannenbereiches mit einem Ende des
Widerstandes überträgt der parasitäre Kondensator zwischen dem
Widerstand und dem Wannenbereich eine Variation des Potentials
an einem Ende des Widerstandes zu dem anderen Ende des Wider
standes durch kapazitive Kopplung, so daß es möglich ist, eine
Halbleitervorrichtung mit hervorragenden Antworteigenschaften
zu verwirklichen.
Durch Verbinden dieses Halbleiterwannenbereiches und von einem
Ende des Widerstandes mit dem Stromversorgungsspannungsknoten
kann die Spannung, die über die zwei Enden des Widerstandes an
gelegt ist, auf einen konstanten Pegel gesetzt werden, sogar
wenn ein Störsignal auf der Stromversorgungsspannung erzeugt
wird, und folglich kann der Strom, der durch diesen Widerstand
fließt, konstant gemacht werden.
Alternativ kann durch Verbinden des Halbleiterwannenbereiches
mit einem Knoten, der eine vorbestimmte Spannung empfängt, die
sich von der Spannung an den beiden Enden des Widerstandes un
terscheidet, ein großer parasitärer Kondensator an dem Wider
stand gebildet werden, der eine Absorption eines Störsignales
durch diesen parasitären Kondensator erlaubt, das an einem Ende
des Widerstandes erzeugt ist, so daß es möglich ist, eine Halb
leitervorrichtung mit erstklassiger Störsicherheit bereitzu
stellen.
Claims (19)
1. Halbleitervorrichtung mit
einem Widerstandselement (R0; RF; RZ; R30; R40), das auf einer Halbleiterschicht (P-SUB) eines ersten Leitungstyps mit einem Isolierfilm (FD; GD) dazwischen gebildet ist,
einem Halbleiterbereich (NWr; NNF) eines zweiten Leitungstyps, der zu einem gesamten Bereich zum Bilden des Widerstandselemen tes (R0; RF; RZ; R30; R40) hinweisend und an der Oberfläche der Halbleiterschicht (P-SUB) nur für den Bereich, wo das Wider standselement (R0; RF; RZ; R30; R40) gebildet ist, gebildet ist und
einer Spannungsversorgungseinrichtung (VS; VS10; VS30; VS20; VS50) zum Versorgen einer Spannung eines speziellen Knotens (2aa; LPF; GND) zu dem Halbleiterbereich (NWr; NNF).
einem Widerstandselement (R0; RF; RZ; R30; R40), das auf einer Halbleiterschicht (P-SUB) eines ersten Leitungstyps mit einem Isolierfilm (FD; GD) dazwischen gebildet ist,
einem Halbleiterbereich (NWr; NNF) eines zweiten Leitungstyps, der zu einem gesamten Bereich zum Bilden des Widerstandselemen tes (R0; RF; RZ; R30; R40) hinweisend und an der Oberfläche der Halbleiterschicht (P-SUB) nur für den Bereich, wo das Wider standselement (R0; RF; RZ; R30; R40) gebildet ist, gebildet ist und
einer Spannungsversorgungseinrichtung (VS; VS10; VS30; VS20; VS50) zum Versorgen einer Spannung eines speziellen Knotens (2aa; LPF; GND) zu dem Halbleiterbereich (NWr; NNF).
2. Halbleitervorrichtung nach Anspruch 1, wobei
das Widerstandselement (R0; RF; RZ; R30; R40) zwischen einem
ersten Knoten (2aa; LPF), der mit dem speziellen Knoten (2a;
20; 30; 41) verbunden ist, und einem zweiten Knoten (N1; LPF;
21; 31; 42) geschaltet ist.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei
der spezielle Knoten (2a; 30) mit einem Knoten verbunden ist,
der mit einer vorbestimmten Spannung (extVcc; Vcc; GND) ver
sorgt wird.
4. Halbleitervorrichtung nach Anspruch 1, wobei
das Widerstandselement (RF; R30; R40) zwischen einem ersten
Knoten (2a; 30; 41) und einem zweiten Knoten (LPF; 31; 42) ge
schaltet ist und der spezielle Knoten (2aa; LPF; GND) mit einem
Knoten zum Versorgen einer vorbestimmten konstanten Spannung
(GND), die verschieden von der Spannung an dem ersten und zwei
ten Knoten (2a; 30; 41; LPF; 31; 42) ist, verbunden ist.
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4,
wobei
der Halbleiterbereich (NWr; NWF),
einen Halbleiterwannenbereich (NWr; NWF) des zweiten Leitungs typs mit einer ersten Dotierungskonzentration, der an der Ober fläche der Halbleiterschicht (P-SUB) gebildet ist, und
einen Dotierungshalbleiterbereich (VSn; VSnF; NIR) des zweiten Leitungstyps, der an einer Oberfläche des Halbleiterwannenbe reiches (NWr; NWF) gebildet ist und so verbunden ist, daß er die Spannung von der Spannungsversorgungseinrichtung (VS; VS10; VS30; VS20; VS50) empfängt, und eine zweite Dotierungskonzen tration aufweist, die größer ist als die erste Dotierungskon zentration, aufweist.
der Halbleiterbereich (NWr; NWF),
einen Halbleiterwannenbereich (NWr; NWF) des zweiten Leitungs typs mit einer ersten Dotierungskonzentration, der an der Ober fläche der Halbleiterschicht (P-SUB) gebildet ist, und
einen Dotierungshalbleiterbereich (VSn; VSnF; NIR) des zweiten Leitungstyps, der an einer Oberfläche des Halbleiterwannenbe reiches (NWr; NWF) gebildet ist und so verbunden ist, daß er die Spannung von der Spannungsversorgungseinrichtung (VS; VS10; VS30; VS20; VS50) empfängt, und eine zweite Dotierungskonzen tration aufweist, die größer ist als die erste Dotierungskon zentration, aufweist.
6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5,
wobei
der Isolierfilm (FD; FDF) eine gemeinsame gleiche Dicke wie ein
Dickfeldisolierfilm für die Elementtrennung aufweist.
7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6 mit
einem Feldeffekttransistor (TG, ISR, IDR) mit isoliertem Gate,
der in einem Bereich (NWt) gebildet ist, der ein anderer als
der Bereich ist, in dem das Widerstandselement (R0; RF; RZ;
R30; R40) gebildet ist, und der eine Steuerelektrode (TG) auf
weist, die aus einem Leiter einer ersten Ebene auf der Halblei
terschicht (P-SUB) gebildet ist, und wobei
das Widerstandselement (R0) aus dem Leiter (TG) der ersten Ebe
ne gebildet ist.
8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6 mit
einem Feldeffekttransistor (TG, ISR, IDR) mit isoliertem Gate,
der in einem Bereich (NWt) gebildet ist, der ein anderer Be
reich (NWr; NWF) ist, in dem das Widerstandselement (R0; RF;
RZ; R30; R40) gebildet ist, und der eine Steuerelektrode (TG)
aufweist, die aus einem Leiter einer ersten Ebene auf der Halb
leiterschicht (P-SUB) gebildet ist, und wobei
das Widerstandselement (RRa, RRb) in einer Schicht oberhalb dem
Leiter der ersten Ebene und aus einem gemeinsamen gleichen Ma
terial wie das des Leiters der ersten Ebene gebildet ist.
9. Halbleitereinrichtung nach einem der Ansprüche 5 bis 8,
wobei
der Dotierungshalbleiterbereich (VSn; VSnF) weiter eine Mehr
zahl von Inselbereichen (IP) aufweist, die mit einem Abstand
voneinander an einer Oberfläche des Halbleiterwannenbereiches
(NWr) gebildet sind.
10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9,
wobei
die Spannungsversorgungseinrichtung eine Leiterschicht (VS;
VS10) aufweist, die derart in einer Schicht oberhalb des Wider
standselementes (R0) gebildet ist, daß das Widerstandselement
(R0) bedeckt ist.
11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10,
wobei
die Spannungsversorgungseinrichtung
eine erste Leiterschicht (VSC), die in einer Schicht oberhalb des Widerstandselementes (R0) derart gebildet ist, daß das Wi derstandselement (R0) bedeckt ist, und
eine zweite Leiterschicht (VS30), die in einer Schicht oberhalb der ersten Leiterschicht (VSC) derart gebildet ist, daß die er ste Leiterschicht (VSC) bedeckt ist, und die elektrisch mit der ersten Leiterschicht (VSC) und dem Halbleiterbereich (NWr) ver bunden ist, zum Anwenden der Spannung an dem speziellen Knoten (2a; GND; 20).
die Spannungsversorgungseinrichtung
eine erste Leiterschicht (VSC), die in einer Schicht oberhalb des Widerstandselementes (R0) derart gebildet ist, daß das Wi derstandselement (R0) bedeckt ist, und
eine zweite Leiterschicht (VS30), die in einer Schicht oberhalb der ersten Leiterschicht (VSC) derart gebildet ist, daß die er ste Leiterschicht (VSC) bedeckt ist, und die elektrisch mit der ersten Leiterschicht (VSC) und dem Halbleiterbereich (NWr) ver bunden ist, zum Anwenden der Spannung an dem speziellen Knoten (2a; GND; 20).
12. Halbleitervorrichtung nach Anspruch 2 mit
einem zweiten Widerstandselement (RF; R0), das in einem anderen Bereich als der Bereich, in dem das Widerstandselement gebildet ist, an der Oberfläche der Halbleiterschicht (P-SUB) mit einem zweiten Isolierfilm (FDF; FD; GD) dazwischen gebildet ist und zwischen einem Knoten (GND; 2a), der eine vorbestimmte erste Spannung empfängt, und dem ersten Knoten (LPF; 2a), mit dem der spezielle Knoten verbunden ist, verbunden ist,
einem zweiten Halbleiterbereich (NWF; NWr) des zweiten Lei tungstyps, der an einer Oberfläche der Halbleiterschicht (P-SUB) zu dem Bereich, in dem das zweite Widerstandselement (RF; R0) gebildet ist, hinweisend und ausschließlich für den Bereich gebildet ist, und
einer zweiten Spannungsversorgungseinrichtung (VS40; VS50) zum Versorgen einer zweiten Konstantspannung (GND; extVcc) zu dem zweiten Halbleiterbereich (NWF; NWr), die von der ersten Spannung und der Spannung an dem speziellen Knoten verschie den ist.
einem zweiten Widerstandselement (RF; R0), das in einem anderen Bereich als der Bereich, in dem das Widerstandselement gebildet ist, an der Oberfläche der Halbleiterschicht (P-SUB) mit einem zweiten Isolierfilm (FDF; FD; GD) dazwischen gebildet ist und zwischen einem Knoten (GND; 2a), der eine vorbestimmte erste Spannung empfängt, und dem ersten Knoten (LPF; 2a), mit dem der spezielle Knoten verbunden ist, verbunden ist,
einem zweiten Halbleiterbereich (NWF; NWr) des zweiten Lei tungstyps, der an einer Oberfläche der Halbleiterschicht (P-SUB) zu dem Bereich, in dem das zweite Widerstandselement (RF; R0) gebildet ist, hinweisend und ausschließlich für den Bereich gebildet ist, und
einer zweiten Spannungsversorgungseinrichtung (VS40; VS50) zum Versorgen einer zweiten Konstantspannung (GND; extVcc) zu dem zweiten Halbleiterbereich (NWF; NWr), die von der ersten Spannung und der Spannung an dem speziellen Knoten verschie den ist.
13. Halbleitervorrichtung nach Anspruch 12, wobei
die zweite Spannungsversorgungseinrichtung (VS40; VS50) eine
zweite Leiterschicht (VS40; VS50), die in einer Schicht ober
halb des zweiten Widerstandselementes (RF, R0) derart gebildet
ist, daß das zweite Widerstandselement (RF; R0) bedeckt ist,
aufweist.
14. Halbleitervorrichtung nach Anspruch 2 mit
einer Konstantstromerzeugungseinrichtung (10a), die mit dem
speziellen Knoten (2a) und dem zweiten Knoten (N1) verbunden
ist, zum Erzeugen einer Konstantspannung mit keiner Abhängig
keit von der Spannung an dem speziellen Knoten (2a) zwischen
dem ersten und zweiten Knoten (2a; N1) des Widerstandselementes
(R0) und zum Erzeugen eines Konstantstromes, der durch die Kon
stantspannung und den Widerstandswert des Widerstandselementes
(R0) bestimmt ist.
15. Halbleitervorrichtung nach Anspruch 14 mit
einer Referenzspannungserzeugungseinrichtung (10b) zum Empfan
gen des Konstantstromes, der durch das Widerstandselement (R0)
von der Konstantstromerzeugungseinrichtung (10a) fließt, zum
Umwandeln in eine Spannung und zum Erzeugen einer Referenzspan
nung mit keiner Abhängigkeit von der Spannung an dem speziellen
Knoten (N1).
16. Halbleitervorrichtung nach Anspruch 15, wobei
eine Spannung, die von einer externen Versorgungsspannung ab hängt, an dem speziellen Knoten (2a) angelegt ist und wobei die Halbleitervorrichtung
ein Stromversorgungstreiberelement (Q13), das zwischen einem Knoten (2a), der die externe Versorgungsspannung empfängt, und
einer internen Versorgungsleitung (13), die die interne Be triebsversorgungsspannung (intVcc) leitet, verbunden ist, zum Versorgen eines Stromes von dem Knoten (2a), der die externe Versorgungsspannung empfängt, zu der internen Versorgungslei tung (13) und
eine Vergleichs-/Regeleinrichtung (Q8-Q11) zum Vergleichen der Spannung auf der internen Versorgungsleitung (13) und der Refe renzspannung von der Referenzspannungserzeugungseinrichtung (10b) derart, daß eine durch das Stromversorgungstreiberelement (Q13) gelieferte Strommenge entsprechend dem Vergleichsergebnis geregelt wird, aufweist.
eine Spannung, die von einer externen Versorgungsspannung ab hängt, an dem speziellen Knoten (2a) angelegt ist und wobei die Halbleitervorrichtung
ein Stromversorgungstreiberelement (Q13), das zwischen einem Knoten (2a), der die externe Versorgungsspannung empfängt, und
einer internen Versorgungsleitung (13), die die interne Be triebsversorgungsspannung (intVcc) leitet, verbunden ist, zum Versorgen eines Stromes von dem Knoten (2a), der die externe Versorgungsspannung empfängt, zu der internen Versorgungslei tung (13) und
eine Vergleichs-/Regeleinrichtung (Q8-Q11) zum Vergleichen der Spannung auf der internen Versorgungsleitung (13) und der Refe renzspannung von der Referenzspannungserzeugungseinrichtung (10b) derart, daß eine durch das Stromversorgungstreiberelement (Q13) gelieferte Strommenge entsprechend dem Vergleichsergebnis geregelt wird, aufweist.
17. Halbleitervorrichtung nach Anspruch 2, wobei
eine externe Versorgungsspannung an den speziellen Knoten (2a)
angelegt ist.
18. Halbleitervorrichtung nach Anspruch 4, mit
einem Kapazitätselement (CF), das zwischen dem zweiten Knoten
(LPF) und dem speziellen Knoten (GND) geschaltet ist.
19. Halbleitervorrichtung nach Anspruch 12, mit
einem Kapazitätselement, das zwischen einem Knoten (GND), der
die zweite Konstantspannung empfängt, und dem speziellen Knoten
(LPF) geschaltet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8319402A JPH10163429A (ja) | 1996-11-29 | 1996-11-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19729601A1 true DE19729601A1 (de) | 1998-06-04 |
Family
ID=18109791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19729601A Ceased DE19729601A1 (de) | 1996-11-29 | 1997-07-10 | Halbleitereinrichtung mit einem Widerstandselement mit erstklassiger Störsicherheit |
Country Status (6)
Country | Link |
---|---|
US (1) | US5903033A (de) |
JP (1) | JPH10163429A (de) |
KR (1) | KR100286782B1 (de) |
CN (1) | CN1087497C (de) |
DE (1) | DE19729601A1 (de) |
TW (1) | TW335547B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006007040A1 (de) * | 2006-02-15 | 2007-08-16 | Austriamicrosystems Ag | Bauelement mit integriertem Heizelement und Verfahren zum Beheizen eines Halbleiterkörpers |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3547955B2 (ja) * | 1997-10-16 | 2004-07-28 | 株式会社ルネサステクノロジ | 半導体装置 |
US6121104A (en) * | 1997-12-12 | 2000-09-19 | Texas Instruments Incorporated | Charge cancellation technique for integrated circuit resistors |
US6335899B1 (en) * | 2000-04-19 | 2002-01-01 | Lsi Logic Corporation | Compensation capacitance for minimizing bit line coupling in multiport memory |
JP4024990B2 (ja) * | 2000-04-28 | 2007-12-19 | 株式会社ルネサステクノロジ | 半導体装置 |
IT1316269B1 (it) | 2000-12-28 | 2003-04-03 | Micron Technology Inc | Riduzione di rumore di alimentazione nella selezione di colonna indispositivi di memoria. |
JP2006202830A (ja) * | 2005-01-18 | 2006-08-03 | Kawasaki Microelectronics Kk | 半導体装置 |
JP5237549B2 (ja) * | 2006-12-27 | 2013-07-17 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 定電流回路 |
JP2012109535A (ja) * | 2010-10-20 | 2012-06-07 | Asahi Kasei Electronics Co Ltd | 抵抗素子及び反転バッファ回路 |
WO2012060032A1 (ja) * | 2010-11-04 | 2012-05-10 | パナソニック株式会社 | 半導体集積回路 |
US8786050B2 (en) * | 2011-05-04 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage resistor with biased-well |
EP3003964B1 (de) * | 2013-06-07 | 2021-04-14 | Cavendish Kinetics, Inc. | Asymmetrische arrays eines digitalen variablen mems -kondensators mit einheitlichen betriebsmerkmalen |
JP6445374B2 (ja) * | 2015-04-01 | 2018-12-26 | ローム株式会社 | コンデンサ構造 |
JP7027176B2 (ja) * | 2018-01-22 | 2022-03-01 | ラピスセミコンダクタ株式会社 | 半導体装置 |
TWI816359B (zh) * | 2019-03-15 | 2023-09-21 | 日商鎧俠股份有限公司 | 半導體裝置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS577150A (en) * | 1980-06-16 | 1982-01-14 | Fujitsu Ltd | Manufacture of semiconductor device |
JP2864576B2 (ja) * | 1988-11-22 | 1999-03-03 | セイコーエプソン株式会社 | 半導体装置 |
JPH03129762A (ja) * | 1989-10-16 | 1991-06-03 | Hitachi Ltd | 半導体集積回路装置 |
JP2748070B2 (ja) * | 1992-05-20 | 1998-05-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5479044A (en) * | 1993-06-25 | 1995-12-26 | Nec Corporation | Semiconductor circuit device capable of reducing influence of a parasitic capacitor |
US5440162A (en) * | 1994-07-26 | 1995-08-08 | Rockwell International Corporation | ESD protection for submicron CMOS circuits |
-
1996
- 1996-11-29 JP JP8319402A patent/JPH10163429A/ja active Pending
-
1997
- 1997-04-15 TW TW086104814A patent/TW335547B/zh active
- 1997-05-28 KR KR1019970021230A patent/KR100286782B1/ko not_active IP Right Cessation
- 1997-06-16 US US08/876,753 patent/US5903033A/en not_active Expired - Fee Related
- 1997-07-10 DE DE19729601A patent/DE19729601A1/de not_active Ceased
- 1997-07-28 CN CN97115485A patent/CN1087497C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006007040A1 (de) * | 2006-02-15 | 2007-08-16 | Austriamicrosystems Ag | Bauelement mit integriertem Heizelement und Verfahren zum Beheizen eines Halbleiterkörpers |
Also Published As
Publication number | Publication date |
---|---|
JPH10163429A (ja) | 1998-06-19 |
CN1184336A (zh) | 1998-06-10 |
US5903033A (en) | 1999-05-11 |
TW335547B (en) | 1998-07-01 |
KR100286782B1 (ko) | 2001-04-16 |
KR19980041747A (ko) | 1998-08-17 |
CN1087497C (zh) | 2002-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4343284C2 (de) | Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben | |
DE4402433C2 (de) | Vorrichtung zur Erzeugung eines Zwischenpotentials, insb. geeignet für Halbleiterspeichereinrichtungen | |
DE4208694C2 (de) | Halbleiter-Speicherelement | |
DE4406035C2 (de) | Halbleiterspeichervorrichtung und Verfahren zum Betreiben einer Halbleiterspeichervorrichtung | |
DE69911014T2 (de) | Strahlengeschützter 6-transistorenspeicher mit wahlfreiem zugriff und speicherbauelement | |
DE4001340C2 (de) | Leseverstärkertreiberanlage, Verfahren zum Betreiben einer Leseverstärkertreiberanlage und Kapazitätseinrichtung zur Benutzung in einer Halbleiterspeichereinrichtung | |
DE3903714C2 (de) | ||
DE4121292C2 (de) | Halbleiterspeichervorrichtung | |
DE4000429C2 (de) | Dram | |
DE4217571C2 (de) | Dynamischer Randomspeicher | |
DE19729601A1 (de) | Halbleitereinrichtung mit einem Widerstandselement mit erstklassiger Störsicherheit | |
DE3144001A1 (de) | Integrierte halbleiterschaltung | |
DE4007187A1 (de) | Integrierte halbleiterschaltungseinrichtung und betriebsverfahren dafuer | |
DE69839034T2 (de) | Halbleiter-Speicher-Vorrichtung und Verfahren zu deren Herstellung | |
DE10151209A1 (de) | Halbleiterelement und Verfahren zu dessen Ansteuerung | |
DE4326822C2 (de) | Halbleiterspeichervorrichtung und Speicherzellenstruktur | |
DE4114359C2 (de) | Halbleiterspeichereinrichtung und Verfahren zu deren Herstellung | |
DE4300826A1 (de) | Halbleiterspeichervorrichtung mit dreifacher Wannenstruktur | |
DE19700988C2 (de) | Ausgangspufferschaltung in einer Halbleitereinrichtung | |
DE2628383A1 (de) | Monolithischer halbleiterspeicher fuer wahlfreien zugriff mit abfuehlschaltungen | |
DE3200976C2 (de) | Integrierte Halbleiterschaltung | |
DE2751592A1 (de) | Dynamische speichereinrichtung | |
DE3002492C2 (de) | ||
DE10144245A1 (de) | Halbleiterspeicherbauelement mit Bitleitungs-Abtastschaltungsmitteln | |
DE10338049A1 (de) | Halbleiterspeichervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |