CN1087497C

CN1087497C - 半导体装置

Info

Publication number: CN1087497C
Application number: CN97115485A
Authority: CN
Inventors: 诹访真人
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-11-29
Filing date: 1997-07-28
Publication date: 2002-07-10
Anticipated expiration: 2017-07-28
Also published as: JPH10163429A; US5903033A; DE19729601A1; KR100286782B1; CN1184336A; TW335547B; KR19980041747A

Abstract

提供包含电阻元件的耐噪声性能好的半导体装置。相对于半导体层(P-SUB)表面形成的电阻元件(R0：Ra，Rb)设置阱区(NWr)，将该阱区固定在特定的电压电平上。在阱区(NWr)和电阻元件(R0)之间形成寄生电容，通过该寄生电容来补偿该电阻元件一端产生的噪声。

Description

半导体装置

本发明涉及包含电阻元件作为构成要素的半导体装置，特别是涉及可防止因电阻元件区的噪声而引起误操作的电路及其布局。更具体地说，是涉及为了改善半导体存储装置的内部电源电压发生电路的噪声承受性能的结构。

在半导体装置中，为了调整或产生各部分的电压和电流而使用电阻元件。作为利用电阻元件的电路的一例，可举出动态随机存取存储器(DRAM)中的降压电路。该内部降压电路将外部的电源电压在内部进行降压，产生比外部电源电压低的内部电源电压。通过使用经内部降压过的电源电压来维持与过去的存储器的互换性，同时保证伴随大存储容量化而微型化的元件的耐压特性。

图13是概略地表示现有的动态随机存取存储器的整体结构的图。在图13中，动态随机存取存储器1包括：接受从外部加到外部端子2上的外部电源电压extVcc、降压后生成内部电源电压intVcc的内部降压电路3；使从内部降压电路3得到的内部电源电压intVcc作为个的工作电源电压工作、根据从外部供给的信号对存储单元的选择和数据的写入或读出进行必要的控制的控制电路4；包含呈行列状排列的多个动态型存储单元的存储器阵列5。

控制电路4接受指令存储单元行选择工作开始的行地址选通信号/RAS、指令存储器阵列5的的存储单元列选择工作开始的列地址选通信号/CAS、指令数据写入工作的写入允许信号/WE、指令数据输出的输出允许信号/OE和地址信号An。

此处，存储器阵列5包括：与各存储器列对应设置的、检测对应列上的存储单元数据并放大的读出放大器；对控制电路4给出的地址信号进行译码、选择存储器阵列5的存储器行和存储器列的译码器；使选择的列与内部数据总线(未明确示出)连接的列选择门电路；和将存储单元各列预充电至规定的电位并使之均衡的预充电—均衡电路等的所有的外围电路。这些存储器阵列外围电路还使从内部降压电路3得到的内部电源电压intVcc作为一个工作电源电压工作。

动态随机存取存储器1还包括：使从内部降压电路3得到的内部电源电压intVcc作为一个工作电源电压工作、在控制电路4的控制下从加到数据输入输出端子7上的外部写入数据DQn生成内部写入数据并写入存储器阵列5的已选中的存储单元的输入电路6；接受内部电源电压intVcc作为一个工作电源电压工作、在控制电路4的控制下将存储器阵列5的已选中的存储单元的数据变换成外部电源电压exeVcc电平的外部读出数据并输出至数据输入输出端子7的输出电路8。

在该动态随机存取存储器1中，当行地址选通信号/RAS变成激活状态的L电平时，将这时给出的地址信号An作为行地址，进行存储器阵列5中的行选择工作，与选择行连接的存储单元的数据由读出放大器检测放大并锁存。其次，当列地址选通信号/CAS驱动到激活状态的L电平时，在存储器阵列5中根据这时给出的地址信号An开始进行列选择工作。在写入允许信号/WE是激活状态的L电平时，使输入电路6激活，从供给数据输入输出端7的数据DQn生成内部写入数据，写入与存储器阵列5的选择行和选择列的交叉部分对应配置的存储单元。在输出允许信号/OE被激活时使输出电路8激活，将存储器阵列5的已选中的存储单元的数据变换成外部电源电压exeVcc电平并输出至数据输入输出端子7。

内部降压电路3包括：当外部电源电压extVcc为规定的电平时、从该外部电源电压extVcc生成不依赖于外部电源电压extVcc的一定的基准电压Vref的基准电压发生电路10；根据该基准电压发生电路10产生的基准电压Vref从外部电源电压extVcc生成内部电源电压intVcc的内部电压发生电路12。内部电压发生电路12在内部电源线13上生成与该基准电压Vref的电平大致相等的内部电源电压intVcc。

图14是表示图13所示的内部降压电路3的基准电压发生电路10和内部电压发生电路12的具体结构例的图。在图14中，基准电压发生电路10包括：接在供给外部电源电压extVcc的电源节点2a和接地点之间、发生不依赖于该外部电源电压extVcc的一定的恒定电流i0的恒定电流发生电路10a；接在电源节点2a和接地点之间、将从该恒定电流发生电路10a来的恒定电流i0变换成电压、发生不依赖于外部电源电压extVcc的一定的基准电压Vref的恒定电压发生电路10b。

内部电压发生电路12将该基准电压Vref与内部电源线13上的内部电源电压intVcc进行比较，根据该比较结果从电源节点2a向内部电源线13供给电流，使内部电源电压intVcc保持于基准电压Vref的电平。

恒定电流发生电路10a包括：接在电源节点2a和节点N1之间的高电阻的电阻元件R0；具有连接到电源节点2a的一个导通节点(源)、连接到节点N2的另一个导通节点(漏)和连接到节点N1的控制栅的P沟道MOS场效应管Q1；具有连接到节点N1的一个导通节点、连接到节点N3另一个导通节点和连接到节点N2的控制栅的P沟道MOS场效应管Q2；具有连接到节点N2的一个导通节点(漏)和连接到接地点的另一个导通节点以及接到电源节点2a上的控制栅的N沟道MOS场效应管Q3；其一个导通节点和控制栅与节点N3连接、且另一个导通节点连接到接地点的N沟道MOS场效应管Q4。

MOS场效应管Q3的沟道长度比MOS场效应管Q1的沟道长度足够大，MOS场效应管Q3的电流驱动力比MOS场效应管Q1的电流驱动力足够小。电阻元件R0具有例如几百KΩ到1MΩ那样大的电阻值。下面，就该恒定电流发生电路的工作进行说明。

从外部加上电源电压extVcc，当该电平上升并经电阻元件R0流过电流时，在该电阻元件R0上产生电压降。节点N1连接到P沟道MOS场效应管Q1的控制栅，因此，当该电阻元件R0的电压降比MOS场效应管Q1的阈值电压的绝对值大时，MOS场效应管Q1导通，电流从电源节点2a经MOS场效应管Q1和Q3流过。如前所述，MOS场效应管Q3其沟道长度L足够长，其电流驱动力比MOS场效应管Q1的电流驱动力足够小。另一个面，节点N2连接到P沟道MOS场效应管Q2的控制栅上，该MOS场效应管Q2根据节点N2的电位也把从电阻元件R0，来的电流送给MOS场效应管Q4。电阻元件R0例如是在多晶硅层上形成的电阻，具有很大的电阻值，故向MOS场效应管Q2和Q4流过足够小的电流。

当节点N1的电位上升，MOS场效应管Q1的电导变小，流过节点N2的电流变小，节点N2的电位下降，MOS场效应管Q2的电导变大，流过大的电流，节点N1的电位下降。相反，在节点N1的电位下降时，MOS场效应管Q1的电导变大，节点N2的电位上升，经MOS场效应管Q2流过的电流变小。通过该MOS场效应管Q1和Q2的反馈，在MOS场效应管Q1和Q2中流过一定的电流。因MOS场效应管Q3的电流驱动力足够小，可使该MOS场效应管Q1的栅—源间的电压成为Vth(p)。这里，Vth(p)表示MOS场效应管Q1和Q2的阈值电压的绝对值。即，节点N1的电位成为extVcc-Vth(p)。从而，流过电阻元件R0的电流i0可由下式表示。

i0＝Vth(p)/R0

这里，电阻元件R0的电阻值用同一符号R0表示。该电阻值R0如刚才所述是几百KΩ～1MΩ大的电阻值，电流i0也是十分小的值，MOS场效应管Q2的源—栅间的电压成为Vth(p)。即，节点N2的电位V(N2)由下式给出。

V(N2)＝V(N1)-Vth(p)＝extVcc-2·Vth(p)

这里，V(N1)表示节点N1的电压。因而，P沟道MOS场效应管Q1的源—栅间的电压不依赖于外部电源电压extVcc，而成为2·Vth(p)的恒定电压，此外，MOS场效应管Q1和Q2的栅—源间的电压同样也不依赖于外部电源电压extVcc，而成为恒定的电压(Vth(p))。从而，节点N1的电压和电源节点2a的外部电源电压extVcc间的电压差也成为恒定的Vth(p)，该电阻元件R0经MOS场效应管Q1和Q2流过的电流i0＝Vth(p)/R0也成为恒定值。由此，可得到不依赖于外部电源电压extVcc的恒定电流。

恒定电压发生电路10b包括：接在节点N4和接地点之间、且其栅极与节点N3连接的N沟道MOS场效应管Q5；接在电源节点2a和节点N4之间、且控制栅与节点N4连接的P沟道MOS场效应管Q6；接在电源节点2a和节点N5之间、且栅极与节点N4连接的P沟道MOS场效应管Q7；接在节点N5和接地点之间的电阻元件R1。从节点N5输出基准电压Vref。下面说明该恒定电压发生电路10b的工作。

MOS场效应管Q4和Q5构成电流镜象(current mirror)电路。当MOS场效应管Q4和Q5的尺寸(沟道长和沟道宽之比)相等时，向MOS场效应管Q5流过与流过该MOS场效应管Q4的电流i0大小相等的电流。MOS场效应管Q6和Q7构成电流镜象(currentmirror)电路。当MOS场效应管Q6和Q7的尺寸相等时，该MOS场效应管Q6和Q7流过大小相等的电流。MOS场效应管Q5流过电流i0，该电流i0可流过MOS场效应管Q6，所以，MOS场效应管Q7可流过电流i0。若设电阻元件R1的电阻值为R1，则在节点N5上产生i0·R1的电压。因而，从该节点N5输出的基准电压Vref可由下式表示。

Vref＝i0·R1＝Vth(p)·R1/R0

由上式可知，该基准电压Vref由电阻元件R0和R1的电阻值和MOS场效应管Q1和Q2的阈值电压决定，成为不依赖于外部电源电压extVcc的一定的电压。内部电压发生电路根据该基准电压Vref产生内部电源电压intVcc。

内部电压发生电路12包括：接在节点N6和节点N8之间、且其栅极接受基准电压Vref的N沟道MOS场效应管Q8；接在节点N7和节点N8之间、且其栅极与内部电源线13连接的P沟道MOS场效应管Q9；接在电源节点2a和节点N6之间、且栅极与节点N7连接的N沟道MOS场效应管Q10；接在电源节点2a和节点N7之间、且其栅极与节点N7连接的P沟道MOS场效应管Q11；接在节点N8和接地点之间、且其栅极接受激活信号φ的N沟道MOS场效应管Q12；接在电源节点2a和电源线13之间、且其栅极与节点N6连接的P沟道MOS场效应管Q13。激活信号φ在该动态随机存取存储器处于激活状态、即进行存储单元的选择工作时处于激活状态。下面说明该内部电压发生电路12的工作。

MOS场效应管Q8和Q9构成差动比较级。在内部电源线13上的内部电源电压intVcc比基准电压Vref高的情况下，MOS场效应管Q9的电导比MOS场效应管Q8的电导大，其流过的电流也比流过MOS场效应管Q8的电流大。经过MOS场效应管Q11向该MOS场效应管Q9供给电流。MOS场效应管Q11和Q10构成电流镜象电路，与流经MOS场效应管Q11的电流大小相同的电流流过MOS场效应管Q10。因而，在该状态下，MOS场效应管Q8不能将经MOS场效应管Q10供给的电流全部放电完，节点N6的电位上升，MOS场效应管Q13的栅极电位上升，MOS场效应管Q13的电流供给量减少或停止电流供给。

相反，在内部电源电压intVcc比基准电压Vref低的情况下，MOS场效应管Q8的电导比MOS场效应管Q9的电导大，在此情况下，MOS场效应管Q8将经MOS场效应管Q10供给的电流全部放电完，节点N6的电位下降，因此，MOS场效应管Q13的电导变大，从电源节点2a向内部电源线13供给电流，使内部电源线13上的内部电源电压intVcc的电平上升。从而，在该内部电压发生电路12工作时间，内部电源电压intVcc可保持于基准电压Vref的电平。

在备用状态下，激活信号φ处于L电平的非激活状态，MOS场效应管Q12截止，该内部电源电压发生电路12为非激活状态，节点N6的电平成为外部电源电压extVcc电平，MOS场效应管Q13截止。

图15(A)和(B)是表示恒定电流电路10a中的电阻元件R0的平面布局和剖面结构的概略图。如图15(A)所示，电阻元件R0包括：沿图的垂直方向延伸的多个第1电阻部分Ra和与相邻的第1电阻部分Ra的一端相互连接的第2电阻部分Rb。电阻元件R0的两端分别经接触孔Na和Nb与电源节点和节点N1电连接。电阻元件R0由多晶硅构成。使用该多晶硅的电阻的薄层电阻值较低，为了在限定的小面积内形成恒流电路所必须的数百KΩ～数MΩ的大电阻值，平行配置多个线宽小的第1电阻部分Ra，使它们相互电连接呈锯齿状，由此，该电阻元件R0的整体等效长度变长，从而实现高电阻值。

图15(B)是概略地示出沿图15(A)的15A-15A的剖面线的剖面结构的图。通常，这样的电阻元件R0为了减小与衬底间的寄生电容而经膜厚较厚的场绝缘膜FD在半导体衬底P-SUB上形成。半导体衬底P-SUB是P型半导体层，通常，被固定在负电位的偏置电压VBB电平上。

在该图15(B)所示的结构中，各个第1电阻部Ra与半导体衬底P-SUB之间形成寄生电容Cp。图15(B)虽未示出，但第2电阻部分Rb同样对半导体衬底P-SUB也具有寄生电容。当该电阻元件R0的电阻值大、其整体长度长时，该寄生电容Cp的合成寄生电容Cpara的值变得不可忽视。下面，说明该寄生电容Cpara对电路工作的影响。

图16(A)是表示图14所示的恒定电流发生电路10a中寄生电容Cpara的连接状态的图。虽然寄生电容Cp是沿电阻元件R0分散配置的，但在图16(A)中，寄生电容Cpara是作为1个合成寄生电容Cpara来等效地表示的。

下面，参照图16(B)所示的波形图说明该图16(A)所示的恒定电流发生电路10a的外部电源电压extVcc上升时的工作。

在时刻t0以前，外部电源电压extVcc稳定在电压V1的电平。在该状态下，节点N1的电位如刚才所说成为V1-Vth(p)。因而，流经电阻元件R0的电流i0可由下式表示。

i0＝(extVcc-V(N1))/R0＝Vth(p)/R0

此外，由恒定电流i0生成的基准电压Vref也保持在规定的电平上。

在时刻t0，外部电源电压extVcc开始上升，在时刻t1到达电压V2的电平。当不存在寄生电容Cpara时，如图16(B)中的实线所示，节点N1的电位随该外部电源电压extVcc的上升以一定的差(Vth(p))上升。但是，因相对电阻元件R0存在寄生电容Cpara，故该节点N1的电位如图16(B)的虚线所示，按照由电阻元件R0和寄生电容Cpara的电容值所决定的时间常数缓慢上升。

在时刻t0到时刻t1的期间，电源节点2a和节点N1间的电阻元件R0上的电压比电压Vth(p)大。因而在该状态下，电流i0增加(因extVcc-V(N1)＞Vth(p))，基准电压Vref的电平也随之上升。基准电压Vref随着外部电源电压extVcc的上升而上升，内部电源电压intVcc的电平也随之上升。

微型化内部电路的晶体管按照该内部电源电压intVcc来工作，从而产生内部电路构成要素的耐压特性变坏的问题。此外，该内部电路的信号幅度随上升的内部电源电压变化，因而产生耗电增加的问题。进而，作为内部电路构成要素的MOS场效应管(绝缘栅型场效应管)的栅极电位随该内部电源电压intVcc的上升而上升(因内部信号的电平上升)，而且，工作速度变化，内部信号的确定时序变化，从而可能产生内部电路的误工作。

在时刻t1，当外部电源电压extVcc成为电压V2的一定的电平时，该外部电源电压extVcc和节点N1电压的差逐渐变小，恒定电流i0的电流值也逐渐变小，最终达到所要的电流值Vth(p)/R0，基准电压Vref也随之恢复到规定的电平。

当外部电源电压extVcc低于其电平时，同样，节点N1的电压下降也平缓，电阻元件R0上的电压比规定的电压值Vth(p)小，恒定电流i0的值也随之比预定的值小，基准电压Vref亦随之下降，内部电源电压intVcc下降。从而，在该状态下，由于内部电源电压的波动，所以内部电路可能产生误工作。

如上所述，电阻元件R0在使用了多晶硅电阻体的情况下，因其寄生电容大，故恒定电流发生电路对外部电源电压extVcc变动的响应特性变坏，从而，产生内部电源电压随恒定电流的变动而变动的问题。

因附在该电阻元件上的寄生电容而使响应特性变坏的问题不仅象上述那样在与外部电源电压那样的固定电压连接的电阻元件上存在，一般，对于设在信号的传输路径上的电阻元件也同样会产生。这时，信号不能高速传输，妨碍了高速工作。

此外，为了防止这样的噪声的影响，一般使用由电阻和电容构成的低通滤波器，但是，当使用这样的低通滤波器时，使用的电容需要比较大的布局面积，但从集成化的观点来看，希望尽量减小其占有面积。

因此，本发明的目的在于，提供一种包含电阻元件且耐噪声性能优良的半导体装置。

本发明的另一个目的是，提供一种在电源产生噪声时也可稳定地供给一定的电流的恒定电流发生电路。

本发明的又一个目的是，提供一种当电源产生噪声时也可稳定地生成一定电平的内部电源电压的内部降压电路。

本发明的特定目的是，提供一种不受外部电源电压的噪声的影响可稳定地生成内部电源电压的、用于半导体存储装置的内部电源降压电路。

本发明的另一个特定目的是，提供一种低占有面积的低通滤波器。

本发明的又一个特定目的是，提供一种可高速传输信号的电阻元件结构。

本发明第1方面的半导体装置包括：经绝缘膜在第1导电型半导体层上形成的电阻元件；相对该形成电阻元件的整个区域在上述电阻元件形成区域专用的半导体层表面上形成的第2导电型半导体区域；向上述半导体区域供给特定节点的电压的电压供给装置。

在本发明第2方面的半导体装置中，本发明第1方面的电阻元件接在与特定节点连接的第1节点和与该第1节点分开设置的第2节点之间。

在本发明第3方面的半导体装置中，本发明第2方面的特定节点与供给预定的第1电压的节点结合。

在本发明第4方面的半导体装置中，本发明第1方面的电阻元件接在第1节点和第2节点之间。特定节点连接到供给与该第1和第2节点上的电压不同的、预定的一定电压的节点。

在本发明第5方面的半导体装置中，本发明第1方面至第4方面的任何一个装置中的半导体区域包括：具有在半导体层上形成的第1杂质浓度的第2导电型的半导体阱区；在该半导体阱区的表面形成并连接成能从电压供给装置接受电压、而且具有比第1杂质浓度高的第2杂质浓度的杂质半导体区域。

在本发明第6方面的半导体装置中，本发明第1方面至第4方面装置中的绝缘膜具有与元件分离用的厚的场绝缘膜相同的膜厚。

在本发明第7方面的半导体装置中，在本发明第5方面的装置中的杂质半导体区域具有在上述半导体阱区表面上互相分离形成的多个岛区域。

本发明第8方面的半导体装置还具有：在电阻元件形成区域的另外的区域内形成、经第2绝缘膜在该导电型半导体层表面上形成、且进而连接在接受预定的第1电压的节点和连接到特定节点的第1节点之间的第2电阻元件；相对第2电阻元件形成区域且在上述电阻元件形成区域专用的半导体层表面上形成的第2导电型半导体区域；向上述半导体区域供给特定节点的电压和供给与第1电压不同的预定的第2恒定电压的装置。

在本发明第9方面的半导体装置中，本发明第8方面的装置中的第2恒定电压供给装置包含在该第2电阻元件的上层形成的导体层，该导体层将第2电阻元件覆盖。

在本发明第10方面的半导体装置中，本发明第2方面或第8方面的装置还具备产生恒定电流的装置，该装置与电阻元件的第2节点连接，在该电阻元件的第1和第2节点之间产生不依赖第1电位的恒定电压，上述恒定电流的大小由该恒定电压和电阻元件的电阻值决定。

在本发明第11方面半导体装置中，本发明10的装置还具备将该恒定电流发生装置产生的恒定电流转换成电压、产生独立于特定节点电压的基准电压的基准电压发生装置。

在本发明第12方面的半导体装置中，在本发明第11方面的装置中，进而具备电流供给驱动元件和比较/调整装置，该电流供给驱动元件向特定节点加上与从外部供给的外部电源电压对应的电压，进而使该外部电源电压供给节点和用于传送内部工作电源电压的内部电源线连接，从该外部电源电压供给节点向内部电源线供给电流，该比较/调整装置将内部电源线上的电压与基准电压发生装置产生的基准电压进行比较，根据该比较结果来调整电流供给驱动元件所供给的电流量。

在本发明第13方面的半导体装置中，在本发明第2方面的装置中的加到特定节点的电压是从外部供给的电源电压。

本发明第14方面的半导体装置是在本发明第4方面的装置中还具备连接在第2节点和恒定电压供给节点之间的电容元件。

本发明第15方面的半导体装置是在本发明第8方面的装置中还具备连接在第2恒定电压供给节点和特定节点之间的电容元件。

在本发明第1方面的半导体装置中，相对于电阻元件形成区域设置供给特定节点电压的半导体区域。当该特定节点与电阻元件的一端连接时，电阻元件和半导体区域之间的寄生电容作为耦合电容而起作用，特定节点的电位变化也被传送到该电阻元件的另一端，加在电阻元件两端的电压保持一定电平。此外，若将该特定节点连接到与电阻元件两端不同的节点上并固定其电位，则可积极地利用该电阻元件和半导体区域之间的寄生电容，以低占有面积实现由电阻元件和寄生电容构成的低通滤波器。

在本发明第2方面的半导体装置中，电阻元件一端的节点与特定节点连接，因而，可以把电阻元件和半导体区域之间形成的电容作为耦合电容来利用，使特定节点的电位变化传送到第2节点。

在本发明第3方面的半导体装置中，因为向该特定节点供给一定的电压，所以，即使在该一定电压上叠加有噪声也能保持电阻元件两端电压恒定。

在本发明第4方面的半导体装置中，半导体区域和与电阻元件两端不同的节点连接，从而，可以积极地把该电阻元件和半导体区域之间的电容利用起来、作为稳定化电容或作为由电阻元件和该寄生电容构成的低通滤波器用的电容。

在本发明第5方面的半导体装置中，半导体区域具有：在半导体层上形成的第1杂质浓度的第2导电型的半导体阱区；在该半导体阱区的表面形成并接受来自电压供给装置的电压的其浓度比第1杂质浓度高的第2杂质半导体区域，因而，在电阻元件和杂质半导体区域之间形成的电容的电极阻抗变低，电荷在该半导体区域内高速移动，从而可以实现响应特性良好的电容。

在本发明第6方面的半导体装置中，电阻元件在具有与元件分离用的厚的场绝缘膜厚度相同膜厚的绝缘膜上形成。在这种状态下，可以使用与过去相同的绝缘膜和电阻元件制造工艺来实现电阻元件，而且电阻元件的配置位置也可以与过去相同。

在本发明第7和第8方面的半导体装置中，将接在供给恒定电压的节点和电阻元件一端之间的电阻元件、和该电阻元件的半导体区域固定在规定的电压上，因此，通过该第2电阻元件的低通滤波功能可以使该电阻元件的第1节点电压不受噪声的影响，从而使其稳定。

在本发明第9方面的半导体装置中，包含有在该第2电阻元件上层形成的导体层，可以防止噪声对该第2电阻元件的影响，使该电阻元件的第1节点的电位更加稳定。

在本发明第10方面的半导体装置中，在该电阻元件的第1和第2节点之间产生一定的电压，生成由该一定电压和电阻元件的电阻值决定的恒定电流，因此，可以生成不受噪声影响的稳定的恒定电流。

在本发明第11方面的半导体装置中，将该恒定电流转换成电压来产生基准电压，所以，可以产生不受噪声影响的稳定的基准电压。

在本发明第12方面的半导体装置中，将该基准电压与内部电源线上的电源电压进行比较，从外部电源节点向内部电源线供给电流，因此，可以生成不受噪声影响的稳定的内部电源电压。

在本发明第13方面的半导体装置中，规定的电位是外部来的电源电压，可以抑制该外部电源电压的噪声的影响。

在本发明第14方面的半导体装置中，在电阻元件的第2节点和规定的电压节点之间连接电容元件，所以，可以用该第2电阻元件和电容实现具有小的占有面积、低截止频率的低通滤波器。

在本发明第15方面的半导体装置中，在第2规定电压节点和特定节点之间连接电容元件，所以，可以经具有小的占有面积、低截止频率的低通滤波器向该第1电阻元件传送所要的信号或电压，可以抑制噪声对该电阻元件的影响。

图1是概略地示出按照本发明的实施例1的半导体装置的布局和剖面结构的图。

图2(A)是概略地示出本发明的实施例1中半导体装置的恒定电流发生电路的等效电路的图，(B)和(C)是示出(A)所示的半导体装置在产生电源噪声时的工作的波形图。

图3是概略地示出本发明的实施例2中半导体装置的平面布局、剖面结构和附在电阻体上的寄生电容的图。

图4是概略地示出本发明的实施例2的变形例的平面布局、剖面结构和寄生电容的图。

图5是概略地示出按照本发明的实施例3的半导体装置的剖面结构和寄生电容的图。

图6是概略地示出使用本发明的半导体装置的半导体存储装置中存储单元的等效电路和剖面结构的图。

图7是概略地示出按照本发明的实施例4的半导体装置的剖面结构的图。

图8是概略地示出按照本发明的实施例5的半导体装置的电路结构的图。

图9是概略地示出图8所示的电阻元件部的剖面结构的图。

图10是示出按照本发明的实施例6的半导体装置的结构的图。

图11是概略地示出按照本发明的实施例7的半导体装置的结构的图。

图12是概略地示出按照本发明的实施例8的半导体装置的结构的图。

图13是概略地示出现有的半导体装置的整体结构的图。

图14是示出图13所示的内部降压电路的结构的图。

图15是概略地示出恒定电流发生电路所用的电阻元件的平面布局和剖面结构的图。

图16是用于说明现有的恒定电流发生电路的问题的图。

【实施例1】

图1(A)和(B)示出本发明的实施例1的半导体装置的主要部分的结构。在图1(A)中，示出了本发明的实施例1的电阻元件的平面布局和与其相邻配置的绝缘栅型场效应管的平面布局，在图1(B)中，概略地示出了沿该图1(A)所示的1A-1A线的剖面结构。

在图1(A)中，电阻元件R0包括：沿图的垂直方向延伸的多个很细的第1电阻部分Ra和与相邻位置上的电阻部分Ra的两端相互连接的第2电阻部分Rb。电阻元件R0的一端经接触孔与节点N1连接，该电阻元件R0的另一端经接触孔与电源节点(特定节点)2aa连接。配置例如用铝构成的导体布线VS将该电阻元件形成区域包围。该导体布线VS经接触孔与电源节点2aa连接。该电源节点2aa构成电阻元件R0的另一端，外部电源电压extVcc从未图示的布线层(位于该导体布线的上层例如由铝布线构成的电源线)经电源节点2a供给电源节点2aa。

在平面布局中，形成N阱NWr作为具有低浓度n型杂质的半导体阱区，以便将该电压供给用的导体布线VS包围起来。该N阱NWr经接触孔CT与电压供给用的布线VS电连接。

与相对该电阻元件形成区域而设置的N阱NWr相邻，形成半导体元件形成用的N阱NWt。在该N阱NWt内形成绝缘栅型场效应管(以下称MOS场效应管)。在图1(A)中，代表性地示出一个MOS场效应管。该MOS场效应管包含作为控制电极的栅电极层TG、作为源—漏区域的杂质区域ISR和IDR。

在图1(B)中，在加偏置电压VBB的P型半导体衬底P-SUB的表面上形成N阱NWr。沿该N阱NWr的周围形成高浓度n型杂质区域VSn，用于向N阱NWr供给外部电源电压extVcc。经电源供给用的导体布线VS向该高浓度n型杂质区域VSn供给外部电源电压extVcc，N阱NWr的电压固定在该外部电源电压extVcc电平上。在该N阱NWr表面的杂质区域VSn的内部形成与元件分离用的场绝缘膜具有相同厚度的场绝缘膜FD。在该场绝缘膜FD的表面形成电阻元件R0。在图1(B)中，为简化图面、强调本发明的特征，没有示出在用于布线间绝缘的层间绝缘膜和MOS场效应管的栅极下部形成的栅绝缘膜。在下面的别的实施例的结构中也适当地进行这一省略。

在该电阻元件形成区域中，在电阻元件Ra和N阱NWr之间形成寄生电容Cp。图中未示出的电阻元件Rb相对N阱同样有寄生电容。

N阱NWr和N阱NWt由场绝缘膜FDa分离。在该N阱NWt的表面形成高浓度的P型杂质区域ISR和IDR。

在该图1(B)中，晶体管形成区域在N阱NWt内形成。但是，N阱NWt是为形成P沟道MOS场效应管而设的，当形成N沟道MOS场效应管时，取代N阱NWt而形成P阱。可在该P阱内形成N阱，反之亦可。

场绝缘膜FD和FDa可以用LOCOS法形成，但也可以在场绝缘膜FDa形成之后再形成N阱NWr和NWt、接着形成场绝缘膜FD。此外，也可以同时形成场绝缘膜FD和FDa、然后在别的工序中只对N阱NWr注入高能离子来形成。

通过设置电阻元件形成区域专用的N阱NWr，可以独立于晶体管形成区域的N阱NWt，将该N阱NWr的电位固定在外部电源电压extVcc的电平上。再有，N阱NWt也经未图示的高浓度杂质区域加上规定的偏置电压。

在图1(A)和(B)所示的结构中，在电阻元件和N阱NWr之间形成的寄生电容Cp的合成寄生电容Cpara是在电阻元件和外部电源节点2aa之间形成的。即，电阻元件对外部电源电压具有寄生电容。下面，说明将该N阱NWr的电位固定在外部电源电压extVcc时的作用效果。

图2(A)示出将图1(A)和(B)所示的电阻元件用于图14所示的恒定电流发生电路时的等效电路。在恒定电流发生电路10a中，电阻元件R0具有相对电源节点2a形成的寄生电容Cpara。其余的结构与图13所示的相同，对应的部分附上同一参照序号并省略其详细说明。恒定电流发生电路10b和内部电压发生电路12也与图13所示的结构相同，只用方框图表示。下面，参照图2(B)和(C)说明该图2(A)所示的恒定电流发生电路10a的工作。

在图2(B)中，在时刻t0以前，加在外部电源节点2a上的电压extVcc处于电压V1的电平。在该状态下，节点N1处于V1-Vth(p)的电平，电流i0和基准电压Vref都保持一定的电平。

在时刻t0，外部电源电压extVcc上升。寄生电容Cpara等效地接在节点N1和电源节点2a之间。从而，电源节点2a的电压上升通过该寄生电容Cpara的电容耦合传送到节点N1。因此，节点N1的电压也随该外部电源电压extVcc上升而上升。在该状态下，电源节点2a和节点N1之间的电压为恒定的Vth(p)。因而，在该状态下，恒定电流i0保持恒定的电流值，相应地，基准电压Vref也保持一定的电平。

在时刻t1，当外部电源电压extVcc达到电压V2时，节点N1也保持在V2-Vth(p)的电平上。当该外部电源电压extVcc保持在该电压V2的电平时，节点N1的电平同样也保持在V2-Vth(p)的电平上。

如该图2(B)所示，电源节点2a和节点N1间的电压(电位差)即使当电源电压extVcc上升时也保持一定的电压Vth(p)，加在电阻元件R0上的电压不变。因此，即使产生电源噪声也能稳定地将电流i0保持在一定的电流电平上，相应地基准电压Vref也能保持在一定的电平上。因此，即使外部电源电压extVcc上升，内部电源电压intVcc也能保持在一定的电平上。

下面，参照图2(C)说明外部电源电压extVcc降低时的工作。

在时刻t0以前，外部电源电压extVcc为一定的电平V1，在该状态下，恒定电流i0和基准电压Vref保持一定的电平。在时刻t0，当外部电源电压extVcc降低时，该电平的降低通过寄生电容Cpara传送到节点N1。因此，电源节点2a和节点N1间的电压差即使当电源电压extVcc下降时也保持一定，电阻元件R0流经一定的电流，基准电压ref也能保持在一定的电平上。

在时刻t1，当外部电源电压extVcc达到电压V3并稳定在该电压V3时，节点N1也稳定在电压V3-Vth(p)的电平上。通过将N阱NWr的电位固定在外部电源电压extVcc的电平上，可以使相对节点N1的寄生电容Cpara不接在负电压VBB供给节点上，而接在外部电源节点2a上。通过该寄生电容Cpara的耦合，电源节点2a的电压变动传送到节点N1上，电阻元件R0两端所加的电压可保持一定，可以实现电源噪声承受力强的恒定电流—恒定电压发生电路。即，通过相对外部电源电压extVcc形成电阻元件R0的寄生电容Cpara，寄生电容Cpara不作为节点N1的负载电容、而作为耦合电容主动地起作用，可以使电源节点2a的电压变动高速地传送到节点N1上。

【实施例2】

图3(A)概略地示出本发明的实施例2的电阻元件的平面布局。在该图3(A)中，电阻元件R0包括：沿图垂直方向延伸的多个第1电阻部分Ra和与相邻的第1电阻部分Ra的两端相互连接的第2电阻部分Rb。该电阻元件R0在有源区ACT上形成。有源区ACT在后面说明，这里示出在其半导体层表面形成杂质区域的区域。在电阻元件R0的上层形成由铝层形成的导体层VS10，使其和该有源区ACT在平面布局中重合。该导体层VS10覆盖整个有源区ACT而形成，以便将电阻元件R0覆盖。

在半导体层的表面形成N型阱区NWr以便在平面布局中将有源区ACT包围。电阻元件R0的一端经接触孔与节点2aa连接，另一端与节点N1连接。导体层VS10同样经接触孔CT与N阱NWr电连接。

与在图1(A)所示的场绝缘膜上形成电阻元件R0的结构相比，在有源区ACT上形成电阻元件R0时，不必沿场膜周围设置由铝构成的导体布线，可以减少电阻元件的占有面积。

图3(B)概略地示出沿图3(A)所示的3A-3A线的剖面结构。在图3(A)中，在固定在规定的偏置电压VBB上的半导体衬底P-SUB的表面上形成N阱NWr，将有源区ACT包围。。电阻元件R0的第1电阻部分Ra和未图示的MOS场效应管的控制电极由同一布线层形成。即，由和构成图1(A)和(B)所示的MOS场效应管的控制电极的电极布线层TG相同的布线层形成。该电阻元件R0(Ra)和MOS场效应管的控制电极用同一制作工艺形成。从而，在N阱NWr的表面上，以该电阻元件R0(Ra，Rb)作为掩模以自对准方式形成高浓度的N型杂质区域IP和VSn，使寄生电容的电极阻抗降低，能高速地移动电荷。沿有源区的周围形成的杂质区域VSn与电压供给用的导体层VS10电连接。形成导体层VS10将该电阻元件R0(Ra，Rb)全部覆盖。

在图3(A)和(B)所示的电阻元件的结构的情况下，电阻元件R0(Ra，Rb)的上面、底面和左右侧面分别具有寄生电容。即，如图(C)所示，电阻部分Ra(或Rb)的底面相对N阱NWr具有寄生电容Cp1，其左右侧面相对杂质区域IP具有寄生电容Cp2，且其表面相对导体层VS10具有寄生电容Cp3。在电阻元件R0(Ra，Rb)和N阱NWr之间形成的栅绝缘膜与场绝缘膜相比其膜厚极薄。因此，该电阻元件的电容值与在场绝缘膜上形成的电阻元件相比十分大。此外，与该导体层VS10之间形成寄生电容，进一步增大了电容量。因此，图2(A)所示的寄生电容Cpara的值变得十分大。

通常，相对节点N1存在由MOS场效应管Q1和Q2引起的寄生电容。为了可靠地将电源节点2a的电位变化传送到节点N1，希望寄生电容Cpara的电容值尽可能大。电容耦合时向节点N1注入电荷或拉出电荷的量与寄生电容Cpara的电容值成比例。若寄生电容Cpara的电容值比该寄生电容Cpara以外的节点N1的寄生电容的电容值十分大，则可以通过电容耦合可靠地使节点N1的电位根据电源节点2a来变化。因此，在该图3(A)和(B)所示的电阻元件的结构的情况下，寄生电容Cpara的电容值可以充分大，可以可靠地使节点N1的电位根据电源节点2a的电位变化来变化，可以使电阻元件R0两端的电位差保持一定，可以使恒定电流发生电路的工作稳定。

此外，该电阻元件R0上层的导体VS10起屏蔽层的作用，防止紫外线对电阻元件R0的照射。由此，抑制紫外线对构成电阻元件R0的多晶硅照射时的冲击离子(impact ion)化现象，并由此抑制空穴/电子的发生，抑制电阻元件R0的电阻值的变化。

【变形例】

图4(A)～(C)概略地示出本发明的实施例2的变形例的结构。图4(A)示出本发明的实施例2的变形例的平面布局，图4(B)示出沿图4(A)的4A-4A线的剖面结构，图4(C)示出寄生电容的分布。该图4(A)和图4(B)所示的结构在用于固定N阱NWr的电位的导体布线VS20只沿电阻元件R0的周围形成这一点上、与图3(A)和(B)所示的结构是不同的。在该图4(A)和(B)所示的结构的情况下，如图(C)所示，电阻元件R0的各电阻部分(Ra，Rb)只对N阱区NWr表面的杂质区域IP具有寄生电容Cp1和Cp2。因此，因没有设置上层的导体，故与图3(A)和(B)所示的结构相比，寄生电容的电容值小，栅绝缘膜GD的膜厚十分薄，所以，其寄生电容Cpara的电容值可以充分大。

此外，与刚才的实施例2一样，在N阱NWr表面形成杂质区域IP，因此，该N阱NWr的表面电阻可以小，相应地寄生电容Cpara一边的电极电阻可以变小，在该电极上可高速地进行电荷移动，可使外部电源电压extVcc的变化快速地传送到各电阻部分的寄生电容(Cp1，Cp2)中，可实现响应特性良好的寄生电容。

如上所述，若按照本发明的实施例2，在有源区上形成电阻元件，所以，可使该电阻元件和阱区之间的寄生电容的电容值变大，可使节点N1的电位随外部电源电压extVcc的变化而可靠地变化，可实现稳定的电路。

【实施例3】

图5(A)示出本发明的实施例3的半导体装置的主要部分的剖面结构。在该图5(A)所示的结构中，在电阻元件R0的电阻部分Ra(Rb)上层形成由第2多晶硅层形成的电压供给导体层VSC，将该电阻元件R0(Ra，Rb)全部覆盖。在该电压供给用的导体层VSC上层，形成由铝形成的低电阻导体层VS30，将该电压供给用的导体层VSC覆盖。导体层VS30与导体层VSC电连接，而且与在N阱NWr表面形成的杂质区域Vn电连接。该导体层VS30传送外部电源电压extVcc。通过在上层形成第2多晶硅层以将电阻元件R0(Ra)覆盖，可以使如图3(A)～(C)所示那样地形成的电阻元件的各电阻部分Ra和Rb与导体层VSC之间的距离变小，可使该电阻元件R0的寄生电容更加增大。

即，如图5(B)所示，电压供给用的导体层VSC和电阻部分Ra(Rb)的两面之间形成的寄生电容Cp5比刚才图3(C)所示的寄生电容Cp3大，相应地可使合成寄生电容Cpara的电容值变大。这里，在图5(B)中，为简化图面没有示出电阻部分Ra(或Rb)的左右侧面和上层的电压供给导体VSC之间形成的寄生电容。

图6(A)示出当半导体装置是半导体存储装置时存储单元的等效电路，图6(B)概略示出该存储单元的剖面结构。

在图6(A)中，存储单元与字线WL和位线BL的交叉部分对应配置。存储单元的1行与字线WL连接，存储单元的1列与位线BL(位线对BL，/BL)连接。存储单元包括：将信息以电荷的形式存储的存储单元电容MC；由响应字线WL上的信号电位而导通、将该存储单元电容MC与位线连接的N沟道MOS场效应管构成的存取晶体管MT。向存储单元电容MC的一个电极(单元板)供给一定的单元板电压Vcp。在存储单元电容MC的另一电极(存储节点)SN上积蓄与存储信息对应的电荷量。

在图6(B)中，在P型半导体层P-SUB的表面形成的P型阱PW，在P型阱的表面形成存储单元。该存取场效应管MT包含：在P阱PW的表面形成的高浓度N型杂质区域SR和DR；在这些杂质区域SR和DR之间的P阱的表面经栅绝缘膜GD形成的栅电极层PL1。珊电极层PL1由第1层多晶硅形成。杂质SR与由第2层多晶硅形成的导体布线PL2连接。该导体布线PL2构成位线BL。

存储单元电容MC包含：由与杂质区域DR连接的第3层多晶硅层形成的导体布线PL3；由经绝缘膜(未图示)与该导体布线PL3的上部表面相对配置的第4层多晶硅形成的导体布线PL4。该导体布线PL3形成存储节点SN和存储单元电容MC的一个电极层，导体布线PL4形成存储单元电容MC的单元板电极(另一个电极)。

在由该第4层多晶硅布线形成的单元板电极布线PL4的上层，与导体布线PL1平行地形成第1层铝金属布线A1。该由铝构成的金属布线A1在未图示的部分与导体布线PL1连接。导体布线PL1形成字线WL和存取晶体管的栅电极，将该导体布线PL1和低电阻的铝布线A1以规定的间隔连接，由此减小字线WL的电阻。

该金属布线A1在与图5(A)所示的导体层VS30同一布线层上形成。电压供给用导体层VSC由第2层多晶硅形成，在与构成位线的导体布线PL2同一布线层上形成。因此，这些导体布线VSC和VS30是用与存储单元的制造工艺相同的制造工艺来形成的。

在该图6(B)所示的结构中，与由第1层铝布线形成的金属布线A1和在第1层多晶硅层中形成的第2层多晶硅布线之间的距离相比，使在第2层多晶硅层中形成的位线(导体布线PL2)和导体布线(栅电极布线)PL1之间的距离非常小，因此，图5(A)中的电阻元件R0和导体布线VSC之间的寄生电容的电容值可以充分大。

如上所述，若按照本发明的实施例3，在用于固定阱电位的导体布线和电阻元件之间形成另外的导体布线，将该另外的布线与阱电位固定用的导体布线进行电连接，所以可以使该另外的布线与电阻元件之间的寄生电容变大，相应地可以使电阻元件R0相对外部电源电压extVcc具有的寄生电容Cpara的电容值充分大，可以使接地N1的电位快速而准确地跟随外部电源电压extVcc的变化，可以使电路稳定。

再有，在图5(A)所示的结构中，也实现了导体布线VS30对电阻元件R0(Ra，Rb)起屏蔽层的作用。

【实施例4】

图7概略地示出本发明的实施例4的半导体装置的主要部分的剖面结构。在该图7所示的结构中，电阻元件在由第2层多晶硅层形成的导体层上形成。在图7中，示出电阻元件R0的电阻部分RRa(或RRb)。该电阻元件的电阻部分RRa和RRb分别包含：在一个方向上以规定的间隔重复配置的电阻部分；和在与该方向垂直的方向上配设的、与沿该方向延伸的电阻元件进行电连接的电阻部分。

当使用第2层多晶硅布线作为该电阻元件时，在MOS场效应管的栅电极形成时，在该N阱NWr的表面尚未形成电阻元件。因此，在MOS场效应管的杂质注入工序中，通过在该N阱NWr的整个表面注入N型杂质，可以形成高浓度的n型杂质区域NIR。该n型杂质区域NIR通过覆盖这些电阻部分而形成的导体VS20与电阻元件RRa(或RRb)的上层连接。给导体VS20加上外部电源电压extVcc。

在该图7所示的结构的情况下，在该N阱NWr的整个表面形成n型杂质区域NIR。因此，可以使在该电阻部分RRa(RRb)和杂质区域NIR之间形成的寄生电容的电极电阻低、使外部电源电压extVcc的变化快速地传送到N阱NWr的整个表面，可以快速地进行电容耦合、使接地N1的电位按照该外部电源电压extVcc的变化而变化，可以实现响应特性好的电容、使恒定电流发生电路稳定地工作。

【实施例5】

图8概略地示出本发明的实施例4的半导体装置的主要部分的剖面结构。在图8中，只示出恒定电流发生电路的部分结构。恒定电流发生电路10a包含：接在外部电源节点2a和节点LPF之间的电阻元件RF；和接在节点LPF和接地节点之间的电容CF。对于电阻元件RF，在和接地节点之间主动地形成寄生电容Cpa。

在节点LPF和节点N1之间连接电阻元件R0。该电阻元件R0具有和实施例1～4一样的结构，其剖面结构后面再详细说明，在电阻元件R0的下部形成的阱区与节点LPF连接，相对节点LPF设有附属于该电阻元件R0的寄生电容Cpb。其它的晶体管Q1、Q2、Q3和Q4的结构与刚才图14所示的结构相同，省略其详细说明。

在该图8所示的恒定电流发生电路10a中，由电阻元件RF和电容CF形成低通滤波器。该电容CF和寄生电容Cpa并联连接。因此，通过使用与刚才实施例1～4所示的电阻元件R0同一结构的元件作为该电阻元件RF，可以有效地形成具有大电容值的寄生电容Cpa(这时，寄生电容Cpa不与外部电源节点而与接地节点连接)。因此，即使外部电源电压extVcc发生变动，通过由该电阻元件RF、电容CF和寄生电容Cpa构成的低通滤波器也能够除去该外部电源电压extVcc的噪声，可使节点LPF的电位稳定在恒定的电平上。

电阻元件R0接在节点LPF和节点N1之间，MOS场效应管Q1接在节点LPF和节点N2之间，其栅极与节点N1连接。因此，该恒定电流发生电路10a以节点LPF作为电源节点进行恒定电流发生工作。节点LPF的电压因电阻元件RF、电容CF和寄生电容Cpa的作用而成为除去了噪声的稳定的电压电平。因而，该恒定电流发生电路10a可以不受外部电源电压extVcc的影响稳定地产生一定的恒定电流。此外，假使节点LPF的电压变动，该节点LPF的电压变化也可以传送到节点N1、使节点LPF和节点N1之间的电压保持一定，可以稳定地生成所要大小的恒定电流。

图9(A)示出图8所示的电阻元件RF的部分结构。在图9(A)中，在P型半导体衬底P-SUB表面形成由低浓度的N型杂质区域构成的N阱NWF。在该N阱NWF的表面，形成具有与元件分离用的场绝缘膜相同膜厚的厚的绝缘膜(称场绝缘膜)FDF。电阻元件RF在该场绝缘膜FDF上形成。图9(A)只示出该电阻元件RF的沿一个方向延伸的电阻部分RFa(或RFb)的剖面部分。在该N阱NWF表面形成高浓度杂质区域VSnF，将场绝缘膜FDF包围。在电阻元件RF(RFa，RFb)的上层形成由铝形成的金属导体布线VS40，将这些电阻元件覆盖。该金属导体布线VS40与杂质区域VSnF连接且与接地节点连接。因此，N阱NWF固定在接地电位。半导体衬底被偏置在负电位VBB。

在该图9(A)所示的结构的情况下，在电阻部分RFa(RFb)和N阱NWF之间形成的寄生电容Cpara相对接地节点形成。该寄生电容Cpara的合成寄生电容Cpa与图8所示的电容CF并联连接。由此，即使在截止频率低的情况下，也可以在不增大占有面积的情况下实现所需要的电容值，可以实现低占有面积的低通滤波器，可使节点LPF不受外部电源电压extVcc的影响而稳定地保持一定的电压电平。

图9(B)示出图8所示的电阻R0的部分结构。在该图9(B)中，示出电阻元件R0的电阻部分Ra(Rb)的部分剖面结构。这些电阻部分Ra(Rb)在在N阱NWr表面形成的场绝缘膜FD上形成。沿N阱NWr的周围形成高浓度的N型杂质区城VSn，将该场绝缘膜FD包围。在电阻部分Ra(Rb)的上层形成由铝形成的金属导体布线VS50。该金属导体布线VS50与节点LPF连接且与高浓度N型杂质区域VSn连接。因此，N阱NWr固定在节点LPF的电压电平上。节点LPF经图9(A)所示的电阻元件RF与电源节点2a连接，所以，除去了噪声的电压被传送到节点LPF、N阱NWr也稳定地保持在一定的电平上。电阻部分Ra(Rb)和N阱NWr之间形成的寄生电容Cp对节点LPF形成。因此，即使未被低通滤波器除去的噪声传送到节点LPF，通过该寄生电容Cp的合成电容，节点N1的电位也发生变化，可以使加在电阻元件R0两端之间的电压保持一定的电平。再有，金属导体布线VS50在这些电阻元件部分Ra(Rb)上形成，将电阻部分Ra(Rb)覆盖。

再有，也可以使用刚才实施例2～4中的任一种结构来取代用于固定该图9(A)和(B)所示的电阻元件和阱的电位的结构。

如上所述，若按照本发明的实施例5，从外部电源节点经低通滤波器向恒定电流发生电路的电源节点传送外部电源电压，所以，该恒定电流发生电路的电源节点的电位可以不受外部电源电压extVcc的噪声的影响，稳定地保持一定的电平。此外，对于构成该低通滤波器的电阻元件，专门设置阱区，通过使该阱区固定在接地电压电平上，能以小的占有面积使低通滤波器包含的电容的电容值设定成大的值。此外，在恒定电流发生电路中，对恒定电流发生用的电阻元件R0，将专门设置的阱区与该低通滤波器的输出节点连接，所以，假使未除去噪声的电压传送到内部电源节点，因该电阻元件的寄生电容可以使该恒定电流发生用的电阻元件两端间的电压电平根据噪声变化，可以稳定地使该恒定电流发生用的电阻元件两端间的电压保持在一定的电平上。

【实施例6】

图10概略地示出本发明的实施例6的半导体装置的主要部分的结构。在图10中，电阻元件RZ设在信号输入节点20和节点21之间。对该电阻元件设置专用的阱区，该阱区与信号输入节点20连接。信号SIG经电阻元件RZ的降压或限流等的作用后被传送到节点21。在该工作时，电阻元件RZ对信号输入节点20连接有寄生电容Csp。因而信号输入节点20的信号变化快速地传送到节点21。由此，与电阻元件RZ对接地节点具有寄生电容的情况相比，可以快速地将信号SIG传送到节点21。

在该图10所示的结构中，电阻元件RZ和阱电位固定用的导体布线的结构也可以使用刚才实施例1～4的任何一种结构。

如上所述，若按照本发明的实施例6，对电阻元件设置专用的阱区，该阱区因固定在信号输入节点的电位上，所以能快速地将加给信号输入节点的信号传送到电阻元件的另一端。若使电阻元件另一端与例如双极性晶体管的基极连接，则可以使双极性晶体管快速地跟随输入信号工作。

【实施例7】

图11概略地示出本发明的实施例6的半导体装置的的结构。在图11中，电阻元件R30连接在电源节点30和逻辑门LG的工作电源节点31之间。与刚才的实施例1～4的结构一样，对该电阻元件30设置专用阱区，该阱区固定在接地电位电平上。逻辑门LG例如具有由P沟道MOS场效应管PQ和N沟道MOS场效应管NQ构成的CMOS反相器的结构。

在该图11所示的结构的情况下，电阻元件R30对接地节点具有寄生电容C30(阱电位固定在接地电位)。因此，即使电源节点30上的电源电压Vcc变动时，该电源噪声也会被电阻元件R30和寄生电容C30过滤掉，或者被寄生电容C30吸收。因此，逻辑门的工作电源节点31可稳定地保持在一定的电平上。逻辑门LG不会错误地判断该输入信号IN的逻辑电平，可实现即使产生电源噪声时也能稳定工作的逻辑门。这时，构成低通滤波器的要素的寄生电容C30将相对于电阻元件形成区域形成的阱区作为其一个电极。因此，在由该电阻元件和电容元件构成的低通滤波器中，不需要电容元件的占有面积，可以实现低占有面积、电源电压稳定的电路。

再有，该逻辑门LG不限于反相器，也可以是其它的多输入的逻辑门。此外，也可以将该电阻元件设置于接地节点中。

如上所述，若按照本发明的实施例7，在逻辑门的工作电源节点和供给电源电压的电源节点之间设置电阻元件，并专门为该电阻元件设置固定于接地电位的阱区，所以，可以实现占有面积小、能吸收电源噪声和使逻辑门的工作电源电压稳定的电路。

【实施例8】

图12示出本发明的实施例8的半导体装置的结构。在图12中，电阻元件R40接在输入节点41和输出节点42之间，在节点42和接地节点之间，连接电容元件C40。电阻元件R40由多晶硅形成，与实施例1～4一样，对该电阻元件R40设置专用阱区。对该电阻元件专门设置的阱区与接地节点连接。因此，电阻元件R40对地具有寄生电容CP40。

在该图12所示的结构中，形成低通滤波器，对输入信号进行滤波处理并送到节点42、产生输出信号OUT。在该低通滤波器中，寄生电容CP40连接成与C40并联。该寄生电容CP40具有较大的电容值。因此，可减小电容C40的电容值，可以实现低占有面积的低通滤波器。

再有，若恒定电流发生电路是在电阻元件的两端产生一定的电压、根据该电阻值和电阻元件两端所加的电压来产生恒定电流的结构，则可以利用任意结构的恒定电流发生电路。

如上所述，若按照本发明，因为是在半导体表面与电阻体相对地设置阱区、使该阱区与特定的节点连接的结构，所以，即使在电阻体的一端发生噪声，电阻体另一端的电位因通过半导体阱区和电阻体之间的电容将该噪声补偿，所以，可以实现噪声的承受性能良好的半导体装置。

特别是，通过使阱区与电阻体一端连接，由于电阻体和阱区之间的寄生电容，电阻体一端的电位变动通过电容耦合可传送到电阻体的另一端，从而，可实现响应特性好的半导体装置。

通过使该半导体阱区和电阻体一端与电源电压供给节点连接，即使电源电压发生噪声，也能使加在该电阻体两端的电压保持一定的电压电平，相应地可以使流过该电阻体的电流恒定。

此外，取而代之，通过使半导体阱区连接到接受和电阻体两端的电压不同的规定电压的节点，电阻体上形成大的寄生电容，可以由该寄生电容将电阻体一端产生的噪声吸收，从而，可实现噪声承受性能好的半导体装置。

Claims

1.一种半导体存储装置，其特征在于：包括：

经绝缘膜在第1导电型半导体层上形成的电阻元件；

相对于形成上述电阻元件的整个区域而且是在上述电阻元件形成区域专用的上述半导体层表面上形成的第2导电型半导体区域；

向上述半导体区域供给特定节点的电压的电压供给装置；

产生恒定电流的恒定电流发生装置，该装置使上述特定节点与上述第2节点连接，在上述电阻元件的第1和第2节点之间产生不依赖上述特定节点的电压的恒定电压，上述恒定电流的大小由上述恒定电压和上述电阻元件的电阻值决定；和

将上述恒定电流发生装置产生的流经上述电阻元件的恒定电流转换成电压、产生独立于上述特定节点电压的基准电压的基准电压发生装置，

上述电阻元件接在与上述特定节点连接的第1节点和第2节点之间。

2.权利要求1所述的半导体存储装置，其特征在于：上述特定节点连接到供给预定的电压的节点。

3.权利要求1所述的半导体存储装置，其特征在于：上述电阻元件接在第1节点和第2节点之间，上述特定节点连接到供给与上述第1和第2节点上的电压不同的、预定的恒定电压的节点。

4.权利要求1至3的任何一项所述的半导体存储装置，其特征在于：上述半导体区域包括：

具有在上述半导体层表面上形成的第1杂质浓度的第2导电型的半导体阱区；

在上述半导体阱区的表面形成并连接成能从上述电压供给装置接受电压、而且具有比上述第1杂质浓度高的第2杂质浓度的第2导电型杂质半导体区域。

5.权利要求1～3的任何一项所述的半导体存储装置，其特征在于：上述绝缘膜具有与元件分离用的厚的场绝缘膜相同的膜厚。

6.权利要求4所述的半导体存储装置，其特征在于：上述杂质半导体区域具有在上述半导体阱区上互相分离形成的多个岛区域。

7.权利要求1所述的半导体存储装置，其特征在于还具有：

在上述电阻元件形成区域的另外的区域内形成、经第2绝缘膜在上述导电型半导体层表面上形成、且进而连接在接受预定的第1电压的节点和连接到上述特定节点的上述第1节点之间的第2电阻元件；

相对上述第2电阻元件形成区域形成、且在上述电阻元件形成区域专用的上述半导体层表面上形成的第2导电型的第2半导体区域；

向上述第2半导体区域供给上述第1电压和与上述特定节点的电压不同的第2恒定电压的第2电压供给装置。

8.权利要求7所述的半导体存储装置，其特征在于：上述第2电压供给装置包括在上述第2电阻元件上层形成的导体层，该导体层将上述第2电阻元件覆盖。

9.权利要求1所述的半导体存储装置，其特征在于：还具备电流供给驱动元件和比较—调整装置，

该电流供给驱动元件向上述特定节点加上与外部给的外部电源电压对应的电压，使上述外部电源电压供给节点和用于传送内部工作电源电压的内部电源线连接，从上述外部电源电压供给节点向上述内部电源线供给电流，

该比较/调整装置将上述内部电源线上的电压与上述基准电压发生装置产生的基准电压进行比较，根据该比较结果来调整上述电流供给驱动元件所供给的电流量。

10.权利要求1所述的半导体存储装置，其特征在于：加到上述特定节点的电压是从外部供给的电源电压。

11.权利要求3所述的半导体存储装置，其特征在于：还具备连接在上述第2节点和上述特定节点之间的电容元件。

12.权利要求7所述的半导体存储装置，其特征在于：还具备连接在上述第2恒定电压供给节点和上述特定节点之间的电容元件。