JP6445374B2

JP6445374B2 - コンデンサ構造

Info

Publication number: JP6445374B2
Application number: JP2015075035A
Authority: JP
Inventors: 光太郎岩田; 尚松村; 浩樹猪上
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2015-04-01
Filing date: 2015-04-01
Publication date: 2018-12-26
Anticipated expiration: 2035-04-01
Also published as: JP2016195209A

Description

本発明は、コンデンサ構造に関する。

ＬＤＯ（Low Drop Out）リニアレギュレータやスイッチングレギュレータなどの半導体集積回路において、ノイズに対する耐性は必要不可欠なファクターであり、ノイズ対策として上記半導体集積回路においてはコンデンサが用いられている。特に高周波帯域（数百ＭＨｚ〜ＧＨｚ）でのノイズキャンセルが必要であるが、その場合、コンデンサの容量としては数ｆＦ〜数ｐＦの容量値と小さくなる。半導体集積回路の外部でこのような小さい容量値を設定しようとすると、コンデンサの半田付けに用いる半田の形成具合などにより正確な容量値を設定することが困難である。そのため、このような場合には半導体集積回路の内部でコンデンサを構成することが望ましい。

半導体集積回路に含まれるコンデンサ構造の従来の縦構造例を図７に示す。図７に示したコンデンサ構造１０は、直流電源電圧Ｖｃｃに含まれるノイズ成分などを吸収し、安定した直流電源を供給するための所謂バイパスコンデンサとして用いられるものである。

図７に示すように、コンデンサ構造１０は、半導体基板１０５と、半導体基板１０５上に形成された絶縁膜１０４と、絶縁膜１０４上に形成されたコンデンサ部Ｃ１０を備えている。

コンデンサ部Ｃ１０は、第１電極層１０１と、絶縁膜１０４上に形成された第２電極層１０３と、第１電極層１０１と第２電極層１０３によって挟まれる誘電体層１０２を備えている。

第１電極層１０１には直流電源電圧Ｖｃｃの印加端が接続され、第２電極層１０３には接地電位の印加端が接続される。これにより、図７に示したコンデンサ構造１０を用いた電源安定化回路は、図８に示した回路構成としても表される。

なお、上記に関連する従来技術の一例は、特許文献１及び特許文献２に開示されている。

特開２００１−２３７３７４号公報特開２０１４−１０７４１５号公報

しかしながら、昨今ますます微細化する半導体製造プロセスにおいては薄膜化が進み、電極間耐圧の高いコンデンサ部Ｃ１０を１つの素子で形成することは難しい。そこで、従来では、高耐圧を確保するためには、複数のコンデンサ部を直列接続する必要があった。

その一例を示す図９においては、半導体基板１０５１上に形成された絶縁膜１０４１上にコンデンサ部Ｃ１０−１、Ｃ１０−２、・・・Ｃ１０−ｎが形成されている。コンデンサ部Ｃ１０−１の第１電極層１０１−１に直流電源電圧Ｖｃｃの印加端が接続される。コンデンサ部Ｃ１０−１の第２電極層１０３−１とコンデンサ部Ｃ１０−２の第１電極層１０２−１が接続され、以下コンデンサＣ１０−ｎまで同様に電極層同士が接続される。そして、コンデンサ部Ｃ１０−ｎの第２電極層１０３−ｎが接地電位に接続される。

しかしながら、コンデンサ部を直列に接続すると合成容量値が減少するので、所望の容量を確保するためには大容量のコンデンサ部を複数接続する必要があった。そのため、半導体集積回路の面積に対して、コンデンサ部が占める面積が非常に大きくなり、設計コスト面などで問題があった。

上記状況に鑑み、本発明は、高耐圧を確保しつつ、コンデンサ部の形成面積を削減することが可能となるコンデンサ構造を提供することを目的とする。

上記目的を達成するために本発明のコンデンサ構造は、
半導体基板と、
前記半導体基板上に形成される絶縁層と、
第１電極層、前記絶縁層上に形成される第２電極層、及び、前記第１電極層と前記第２電極層によって挟まれて形成される誘電体層を含んだコンデンサ部と、を備え、
前記第１電極層と前記第２電極層とが短絡される構成としている（第１の構成）。

また、上記第１の構成において、前記半導体基板は、ｐ型基板部を少なくとも有することとしてもよい（第２の構成）。

また、上記第２の構成において、前記半導体基板は、前記ｐ型基板部上に形成されるエピタキシャル層を更に有し、前記エピタキシャル層上に前記絶縁層が形成されることとしてもよい（第３の構成）。

また、上記第３の構成において、前記エピタキシャル層の一部にｐウェル層が形成されることとしてもよい（第４の構成）。

また、上記第１〜第４のいずれかの構成において、直流電源電圧の印加端が前記第１電極層に接続され、バイパスコンデンサとして機能することとしてもよい（第５の構成）。

また、上記第１〜第４のいずれかの構成において、入力電圧の印加端がその一端に接続される抵抗の他端と、出力電圧の出力端とに前記第１電極層が接続されることとしてもよい（第６の構成）。

また、本発明の一態様に係るリニアレギュレータは、上記第５の構成のコンデンサ構造と、前記直流電源電圧の印加端と前記第１電極層との接続点に生じる電圧が入力電圧としてその一端に印加されるトランジスタと、を備えることとしている。

また、本発明の一態様に係るリニアレギュレータは、第６の構成のコンデンサ構造と、出力電圧を分圧して分圧後の電圧を前記抵抗の一端に印加させる分圧用抵抗と、前記抵抗と前記第１電極層との接続点に生じる帰還信号がその入力端に印加されるエラーアンプと、を備えることとしている。

また、本発明の一態様に係る半導体集積回路は、上記第１〜第６のいずれかの構成のコンデンサ構造を備える。

また、本発明の一態様に係るレギュレータは、上記第１〜第６のいずれかの構成のコンデンサ構造を備える。

本発明によると、高耐圧を確保しつつ、コンデンサ部の形成面積を削減することが可能となる。

本発明の一実施形態に係るコンデンサ構造の縦構造を示す図である（バイパスコンデンサとしての適用例）。図１に示す構成と等価な回路構成を示す図である。本発明の一実施形態に係るコンデンサ構造の縦構造を示す図である（ローパスフィルタへの適用例）。図３に示す構成と等価な回路構成を示す図である。本発明の一実施形態に係るコンデンサ構造をバイパスコンデンサとして用いたリニアレギュレータの構成例を示す図である。本発明の一実施形態に係るコンデンサ構造を用いたローパスフィルタを適用したリニアレギュレータの構成例を示す図である。従来例に係るコンデンサ構造の縦構造を示す図である。図７に示す構成と等価な回路構成を示す図である。従来例に係るコンデンサ部を直列接続した構成を示す図である。

以下に本発明の一実施形態について図面を参照して説明する。本発明の一実施形態に係るコンデンサ構造の縦構造を図１に示す。図１に示すコンデンサ構造１は、半導体集積回路の一部を構成し、直流電源電圧Ｖｃｃに含まれるノイズ成分などを吸収して安定化した直流電源を供給するための所謂バイパスコンデンサとして用いている。

コンデンサ構造１は、半導体基板１５と、半導体基板１５上に形成される絶縁膜１４と、絶縁膜１４上に形成されるコンデンサ部Ｃ１を備えている。

半導体基板１５は、ｐ型基板部１５Ａと、ｐ型基板部１５Ａ上に積層されたｐ型エピタキシャル層１５Ｂを有しており、ｐ型エピタキシャル層１５Ｂの一部には高濃度のｐ型不純物領域であるｐウェル層１５Ｃが形成されている。

ｐウェル層１５Ｃを含んだエピタキシャル層１５Ｂ上に絶縁膜１４が形成される。コンデンサ部Ｃ１は、第１電極層１１と、絶縁膜１４上に形成される第２電極層１３と、第１電極層１１と第２電極層１３により挟まれる誘電体層１２を備えている。第１電極層１１及び第２電極層１３は、例えばポリシリコンによって形成される。

そして、第１電極層１１には直流電源電圧Ｖｃｃの印加端が接続されると共に、第１電極層１１と第２電極層１３とが短絡されている。これにより、コンデンサ部Ｃ１の両電極間が短絡された構成となる。また、第２電極層１３、半導体基板１５、及びそれらによって挟まれる絶縁膜１４によって寄生容量Ｃｓ１が構成される。従って、図１に示すコンデンサ構造１を用いた電源安定化回路は図２に示す回路となり、コンデンサ部Ｃ１と寄生容量Ｃｓ１は直列に接続され、寄生容量Ｃｓ１の一端は接地電位に接続される。

即ち、コンデンサ構造１において本来のコンデンサとしての機能を果たすコンデンサ部Ｃ１の機能は電極間の短絡によりカットし、寄生容量Ｃｓ１をバイパスコンデンサとして機能させるようにしている。

例えば５０Ｖのような高耐圧製品で直流電源電圧Ｖｃｃの印加端と接地電位との間にコンデンサを挿入したい場合、使用するプロセスにもよるが、図７に示した従来のコンデンサ構造１０ではコンデンサ部Ｃ１０の第１電極層１０１と第２電極層１０３間の耐圧が例えば７Ｖと低く、そのままでは耐圧破壊が生じてしまう。そこで、従来は図９に示したように、所望の耐圧を確保するためにコンデンサ部Ｃ１０−１〜Ｃ１０−ｎを直列に接続する必要があった。

５０Ｖのような高耐圧製品としては、一つで電極間の耐圧が７Ｖであるコンデンサ部を７〜８個直列に接続する必要がある。ここで例えば、直流電源電圧Ｖｃｃの印加端と接地電位の間に２ｐＦの容量を挿入したい場合であれば、１４ｐＦ〜１６ｐＦのコンデンサ部を７〜８個直列に接続しなければならない。１４ｐＦ〜１６ｐＦのコンデンサ部は、或るプロセスでは１００μｍ×８０μｍ程度の面積となるので、直列接続した場合の全体の面積は６４０００μｍ²程度必要となる。

これに対し、本実施形態に係るコンデンサ構造１（図１）であれば、コンデンサ部Ｃ１の電極間の耐圧に依存せず、第２電極層１３と半導体基板１５間の耐圧で耐圧は決定されるため、耐圧の自由度は向上し、コンデンサ部Ｃ１としては一素子のみで高耐圧を確保できる。

そして、コンデンサ部Ｃ１の一素子に対して寄生容量Ｃｓ１は例えば５％程の容量が見込めるので、例えば４０ｐＦのコンデンサ部Ｃ１の一素子で２ｐＦの寄生容量Ｃｓ１を挿入することができる。この場合、コンデンサ部Ｃ１の面積は例えば２００μｍ×１２０μｍ（＝２４０００μｍ²）程度となるので、上記従来の直列接続による面積の約４０％の面積で済むこととなり、省スペース化が可能となる。従って、設計コスト面などで有利となる。

即ち、従来では１４〜１６ｐＦのコンデンサ部を７〜８個直列に接続するので、９８〜１２８ｐＦの容量値が必要となったが、これに対して本実施形態であれば、４０ｐＦの容量値を挿入するだけで実現可能となり、特に半導体集積回路の面積縮小の効果が大きい。

このように、本実施形態によれば、高耐圧を確保しつつも、コンデンサ部の形成面積を削減することが可能となる。特に、本実施形態では、コンデンサ部に対する寄生容量の容量比によって寄生容量の容量値を予測可能であり、設計がし易いものとなる。

次に、上記実施形態に係るコンデンサ構造１を用いてローパスフィルタを構成した一例を図３に示す。

図３に示すように、抵抗Ｒ１の一端に入力電圧Ｖｉｎの印加端が接続され、抵抗Ｒ１の他端がコンデンサ部Ｃ１の第１電極層１１に接続される。そして、抵抗Ｒ１の上記他端は出力電圧Ｖｏｕｔの出力端にも接続される。

これにより、図３に示すローパスフィルタは、図４に示すように、電極間が短絡されたコンデンサ部Ｃ１と、寄生容量Ｃｓ１が、抵抗Ｒ１の上記他端と接地電位の間に直列接続される構成となる。このようなローパスフィルタは、ノイズフィルタとして用いることもできるし、高周波帯域での位相補償にも利用することができる。

このような実施形態によっても、高耐圧を確保しつつ、コンデンサ部の形成面積を削減し、挿入したい所望の容量を確保できる。

次に、上記実施形態に係るコンデンサ構造をリニアレギュレータに適用した一例について説明する。

本実施形態に係るコンデンサ構造１をバイパスコンデンサとして用いたものを（図１、図２）、リニアレギュレータに適用した一例を図５に示す。

図５に示すリニアレギュレータは、ｐチャネルＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）であるトランジスタＭ１と、分圧用抵抗である抵抗Ｒ１１、Ｒ１２と、エラーアンプＡ１を備えている。

トランジスタＭ１のソースには直流電源電圧Ｖｃｃの印加端が接続され、ドレインには抵抗Ｒ１１の一端と出力電圧Ｖｏｕｔの出力端が共通接続される。出力電圧Ｖｏｕｔの出力ラインと接地電位の間には、抵抗Ｒ１１と抵抗Ｒ１２が直列に接続される。

抵抗Ｒ１１と抵抗Ｒ１２との接続点はエラーアンプＡ１の非反転入力端に接続される。エラーアンプＡ１の反転入力端には基準電圧Ｖｒｅｆが印加される。エラーアンプＡ１の出力端は、トランジスタＭ１のゲートに接続される。

そして、コンデンサ構造１における電極間が短絡されたコンデンサ部Ｃ１と寄生容量Ｃｓ１が直流電源電圧Ｖｃｃの印加端と接地電位との間に直列に接続され、直流電源電圧Ｖｃｃの印加端とコンデンサ部Ｃ１の第１電極層（図１の第１電極層１１）との接続点に生じる入力電圧ＶｉｎがトランジスタＭ１のソースに印加される。

図５に示すリニアレギュレータは、帰還（フィードバック）ループ回路として構成される。即ち、入力電圧Ｖｉｎや負荷の変動により出力電圧Ｖｏｕｔが変動しても、エラーアンプＡ１が連続的に、抵抗Ｒ１１と抵抗Ｒ１２の接続点に生じる帰還信号ＦＢと基準電圧Ｖｒｅｆを比較し、それらの差分がゼロとなるようにトランジスタＭ１を駆動する。これにより、出力電圧Ｖｏｕｔが一定に制御される。そして、寄生容量Ｃｓ１によって直流電源電圧Ｖｃｃに含まれる高周波ノイズリップルを除去し、安定化した入力電圧Ｖｉｎを供給することが可能となる。

また、本実施形態に係るコンデンサ構造１を用いて構成したローパスフィルタ（図３、図４）をリニアレギュレータに適用した一例を図６に示す。

図６に示すリニアレギュレータでは、抵抗Ｒ１１と抵抗Ｒ１２との接続点にローパスフィルタを構成する抵抗Ｒ１の一端が接続される。そして、コンデンサ構造１におけるコンデンサ部Ｃ１の第１電極層（図３の第１電極層１１）と抵抗Ｒ１の接続点にエラーアンプＡ１の非反転入力端が接続される。

このような構成により、出力電圧Ｖｏｕｔにノイズが含まれても、ローパスフィルタによりノイズはカットされ、安定した帰還信号ＦＢをエラーアンプＡ１に入力させることが可能となる。

なお、本明細書中に開示された種々の技術的特徴については、上記実施形態の他、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。即ち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

例えば、コンデンサ構造における半導体基板の構成については種々の変形が可能であり、例えばｐ型基板部上にエピタキシャル層を形成せずに、ｐ型基板部上に直接的に絶縁膜を設ける構成としてもよい。

また、本実施形態に係るコンデンサ構造を用いたバイパスコンデンサやローパスフィルタなどは、例えばスイッチングレギュレータ、またはその他の半導体集積回路に適用することも可能である。

本発明は、半導体集積回路に用いるコンデンサとして利用することができる。

１コンデンサ構造
１１第１電極層
１２誘電体層
１３第２電極層
１４絶縁膜
１５半導体基板
１５Ａｐ型基板部
１５Ｂｐ型エピタキシャル層
１５Ｃｐウェル層
Ｃ１コンデンサ部
Ｃｓ１寄生容量
Ｖｃｃ直流電源電圧
Ｒ１抵抗
Ｍ１トランジスタ
Ｒ１１、Ｒ１２抵抗
Ａ１エラーアンプ
Ｖｒｅｆ基準電圧
ＦＢ帰還信号

Claims

半導体基板と、
前記半導体基板上に形成される絶縁層と、
第１電極層、前記絶縁層上に形成される第２電極層、及び、前記第１電極層と前記第２電極層によって挟まれて形成される誘電体層を含んだコンデンサ部と、を備え、
前記第１電極層と前記第２電極層とが短絡される、ことを特徴とするコンデンサ構造。
前記半導体基板は、ｐ型基板部を少なくとも有することを特徴とする請求項１に記載のコンデンサ構造。
前記半導体基板は、前記ｐ型基板部上に形成されるエピタキシャル層を更に有し、
前記エピタキシャル層上に前記絶縁層が形成されることを特徴とする請求項２に記載のコンデンサ構造。
前記エピタキシャル層の一部にｐウェル層が形成されることを特徴とする請求項３に記載のコンデンサ構造。
直流電源電圧の印加端が前記第１電極層に接続され、バイパスコンデンサとして機能することを特徴とする請求項１〜請求項４のいずれか１項に記載のコンデンサ構造。
入力電圧の印加端がその一端に接続される抵抗の他端と、出力電圧の出力端とに前記第１電極層が接続されることを特徴とする請求項１〜請求項４のいずれか１項に記載のコンデンサ構造。
請求項５に記載のコンデンサ構造と、
前記直流電源電圧の印加端と前記第１電極層との接続点に生じる電圧が入力電圧としてその一端に印加されるトランジスタと、を備えることを特徴とするリニアレギュレータ。
請求項６に記載のコンデンサ構造と、
出力電圧を分圧して分圧後の電圧を前記抵抗の一端に印加させる分圧用抵抗と、
前記抵抗と前記第１電極層との接続点に生じる帰還信号がその入力端に印加されるエラーアンプと、を備えることを特徴とするリニアレギュレータ。
請求項１〜請求項６のいずれか１項に記載のコンデンサ構造を備える半導体集積回路。
請求項１〜請求項６のいずれか１項に記載のコンデンサ構造を備えるレギュレータ。