DE4317382A1 - Halbleiterspeicher - Google Patents

Halbleiterspeicher

Info

Publication number
DE4317382A1
DE4317382A1 DE4317382A DE4317382A DE4317382A1 DE 4317382 A1 DE4317382 A1 DE 4317382A1 DE 4317382 A DE4317382 A DE 4317382A DE 4317382 A DE4317382 A DE 4317382A DE 4317382 A1 DE4317382 A1 DE 4317382A1
Authority
DE
Germany
Prior art keywords
channel transistor
data line
inverter
data
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4317382A
Other languages
English (en)
Other versions
DE4317382C2 (de
Inventor
Kazuharu Nishitani
Masao Takiguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4317382A1 publication Critical patent/DE4317382A1/de
Application granted granted Critical
Publication of DE4317382C2 publication Critical patent/DE4317382C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Description

Die Erfindung bezieht sich auf einen Halbleiterspeicher und, genauer betrachtet, auf einen Schaltungsaufbau mit einer Anordnung von Transistoren als Speicherelemente, wodurch ein Speicher gebildet wird.
Fig. 8 zeigt die Darstellung eines bekannten Halbleiter­ speichers. Dabei bezeichnet das Bezugszeichen 1 einen Adreß­ dekoder. Die Bezugszeichen A0 bis A31 bezeichnen Adreß­ leitungen, die Ausgabeleitungen des Adreßdekoders 1 zur Auswahl von Speicherelementen darstellen. Das Bezugszeichen 2 bezeichnet einen Dateneingang DIN, Bezugszeichen 3 einen Datenausgang DOUT, Bezugszeichen 4 eine Datenleitung und Bezugszeichen 5 eine invertierte Datenleitung. Jeder Schaltungsteil 8, der n-Kanal Transistoren 6 und 7 zur Auswahl eines durch eine Adreßleitung bestimmten Speicherelements sowie einen aus einen p-Kanal Transistor 21 und einen n-Kanal Transistor 31 bestehenden Inverter 11 und einen aus einen p- Kanal Transistor 22 und einen n-Kanal Transistor 32 bestehenden Inverter 12 umfaßt, ist mit der jeweils entsprechenden Adreßleitung A0 bis A31 verbunden. Bezugszeichen 9(WE) bezeichnet ein Schreib-Freigabesignal, das bestimmt, ob Daten in Speicherelemente geschrieben bzw. aus Speicherelemente ausgelesen werden. Die Bezugszeichen 10 und 20 bezeichnen Schreibtreiber, die die Datenleitung 4 bzw. die invertierte Datenleitung 5 steuern.
Mit dem Bezugszeichen 30(C) wird ein Signal zur Initialisierung aller Speicherelemente bezeichnet, d. h. ein Signal, um in alle Speicherelemente den Wert "0" zu schreiben.
Fig. 9(a) und 9(b) zeigen Darstellungen des Schaltungsaufbaus der Treiber 10 bzw. 20, um Daten an die Datenleitung 4 bzw. an die invertierte Datenleitung 5 anzulegen. In Fig. 9(a) bezeichnet das Bezugszeichen 10a einen Inverter, 10b ein NICHT- UND-Gatter mit zwei Eingängen, 10c ein NICHT-ODER-Gatter mit zwei Eingängen, 10p einen p-Kanal Transistor und 10n einen n- Kanal Transistor. In Fig. 9(b) bezeichnen 20a und 20d Inverter, 20b bezeichnet ein NICHT-UND-Gatter mit zwei Eingängen, 20c ein NICHT-ODER-Gatter mit zwei Eingängen, 20p einen p-Kanal Transistor und 20n einen n-Kanal Transistor.
Im folgenden wird der Schreibvorgang beim bekannten Speicher beschrieben .
Da das Schreibfreigabesignal 9(WE) den Pegel "Low" (im folgenden "L" genannt) besitzt, werden beim Schreibvorgang der Dateneingang DIN bzw. ein durch Invertierung des Dateneingangs DIN mittels dem Inverter 20d erhaltenes invertierter Dateneingangssignal an die Datenleitung 4 bzw. an die invertierte Datenleitung 5 mit Hilfe der Schreibtreiber 10 bzw. 20 angelegt. Anschließend wird eine der Adreßleitungen A0 bis A31, z. B. A0, vom Adreßdekoder auf den Pegel "High" (im folgenden "H" genannt) gesetzt, wodurch der Wert des Daten­ eingangs DIN in ein ausgewähltes Speicherelement geschrieben wird. Dabei besitzt das Signal 30(C) den Pegel "L". In diesem Fall wird der Wert "0" in das Speicherelement geschrieben, wenn am Dateneingang DIN der Pegel "L" anliegt, während der Wert "1" in das Speicherelement geschrieben wird, wenn am Dateneingang DIN der Pegel "H" anliegt.
Nun wird der Initialisierungsvorgang der Speicherelemente beschrieben. Wird das Signal 30(C) auf "H" gesetzt, so werden sämtliche Adreßleitungen A0 bis A31 auf "H" gesetzt, und der Wert "0" kann in alle Speicherelemente geschrieben werden, wenn am Dateneingang DIN der Pegel "L" anliegt. Daraufhin setzt der n-Kanal Transistor 10n des Schreibtreibers 10 die Eingänge der Inverter 11, die in allen 32, von den Adreßleitungen A0 bis A31 ausgewählten Speicherelementen enthalten sind, über die Datenleitung 4 auf den Pegel "L". Der p-Kanal Transistor 20p des Schreibtreibers 20 setzt die Eingänge der Inverter 12, die in allen 32, von den Adreßleitungen A0 bis A31 ausgewählten Speicherelementen enthalten sind, über die invertierte Datenleitung 5 auf den Pegel "H".
Sind sämtliche Speicherelemente mit Daten belegt, die gegensätzlich zu den zu initialisierenden Daten sind, beispielsweise wenn der Wert "0" in alle mit "1" belegten Speicherelemente geschrieben werden soll, so ist es erforderlich, daß über den n-Kanal Transistor 10n des Treibers 10 die Eingangsspannungen der Inverter 11 aller Speicherelemente auf geringere Spannungen als die Übergangs­ spannungen der Inverter 11 gesenkt werden, wobei die Drainspannungen der p-Kanal Transistoren 22 übertroffen werden, die eine Parallelschaltung aus 32 Elementen bilden und deren eine Enden mit Versorgungsspannungen verbunden sind.
Es ist entsprechend erforderlich, daß über den p-Kanal Transistor 20p des Treibers 20 die Eingangsspannungen der Inverter 12 aller Speicherelemente auf höhere Spannungen als die Übergangsspannungen der Inverter 12 angehoben werden, wobei die Drainspannungen der n-Kanal Transistoren 31 übertroffen werden, die eine Parallelschaltung aus 32 Elemente bilden und deren eine Enden geerdet sind.
Da der bekannte Halbleiterspeicher wie oben beschrieben aufgebaut ist, können nicht alle Speicherelemente gleichzeitig initialisiert werden, falls der Schreibtreiber eine geringe Treiberfähigkeit besitzt, d. h. es können nicht die gleichen Daten zur gleichen Zeit in alle Speicherelemente geschrieben werden. Deshalb muß die Transistorgröße des Schreibtreibers zusammen mit der Anzahl der Wortleitungen, d. h. der Anzahl der Adreßleitungen, erhöht werden, um gleiche Daten gleichzeitig in alle Speicherelemente schreiben zu können.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Halbleiterspeicher bereitzustellen, bei dem gleiche Daten zuverlässig gleichzeitig in alle Speicherelemente geschrieben werden können, d. h. bei dem alle Speicherelemente zur selben Zeit unabhängig von der Anzahl der Wortleitungen eines Schreib- /Lesespeichers (RAM) initialisiert werden können.
Diese Aufgabe wird erfindungsgemäß gelöst durch einen Halbleiterspeicher gemäß einem ersten Ausführungsbeispiel, bei dem einer der beiden in jedem Speicherelement vorhandenen Inverter zusätzlich zu einem Paar von ersten p- und n-Kanal Transistoren einen zweiten p-Kanal Transistor besitzt, der in Serie mit dem ersten p-Kanal Transistor geschaltet ist. Soll derselbe Wert, d. h. "0" oder "1", in jedes Speicherelement geschrieben werden, so wird der zusätzlich eingebaute zweite p- Kanal Transistor ausgeschaltet, um zu vermeiden, daß der Inver­ ter durch einen Pegel "H" angesteuert wird, so daß nicht ein mit dem Pegel "H" treibender Inverterausgang mit einem mit dem Pegel "L" treibenden Schreibtreiberausgang kollidiert. Demzu­ folge können gleiche Daten in alle Speicherelemente geschrieben werden, ohne daß es dabei zu einer Fehlfunktion kommt.
Gemäß einem zweiten Ausführungsbeispiel besitzen in einem Halbleiterspeicher beide in jedem Speicherelement vorhandene Inverter zusätzlich zu einem Paar von ersten p- und n-Kanal Transistoren einen zweiten p-Kanal Transistor, der in Serie mit dem ersten p-Kanal Transistor geschaltet ist. Soll derselbe Wert, d. h. "0" oder "1", in jedes Speicherelement geschrieben werden, so werden die beiden zusätzlich eingebauten zweiten p- Kanal Transistoren ausgeschaltet, um zu vermeiden, daß der Inverter durch einen Pegel "H" angesteuert wird, so daß nicht ein mit dem Pegel "H" treibender Inverterausgang mit einem mit dem Pegel "L" treibenden Schreibtreiberausgang kollidiert. Demzufolge können gleiche Daten in alle Speicherelemente geschrieben werden, ohne daß es dabei zu einer Fehlfunktion kommt.
Gemäß einem dritten Ausführungsbeispiel besitzt in einem Halbleiterspeicher einer der beiden in jedem Speicherelement vorhandenen Inverter zusätzlich zu einem Paar von ersten p- und n-Kanal Transistoren einen zweiten n-Kanal Transistor, der in Serie mit dem ersten n-Kanal Transistor geschaltet ist. Soll derselbe Wert, d. h. "0" oder "1", in jedes Speicherelement geschrieben werden, so wird der zusätzlich eingebaute zweite n- Kanal Transistor ausgeschaltet, um zu vermeiden, daß der Inverter durch einen Pegel "L" angesteuert wird, so daß nicht ein mit dem Pegel "L" treibender Inverterausgang mit einem mit dem Pegel "H" treibenden Schreibtreiberausgang kollidiert. Demzufolge können gleiche Daten in alle Speicherelemente geschrieben werden, ohne daß es dabei zu einer Fehlfunktion kommt.
Gemäß einem vierten Ausführungsbeispiel besitzen in einem Halbleiterspeicher beide in jedem Speicherelement vorhandene Inverter zusätzlich zu einem Paar von ersten p- und n-Kanal Transistoren einen zweiten n-Kanal Transistor, der in Serie mit dem ersten n-Kanal Transistor geschaltet ist. Soll derselbe Wert, d. h. "0" oder "1", in jedes Speicherelement geschrieben werden, so wird einer der beiden zusätzlich eingebauten zweiten n-Kanal Transistoren ausgeschaltet, um zu vermeiden, daß der Inverter durch einen Pegel "L" angesteuert wird, so daß nicht ein mit dem Pegel "L" treibender Inverterausgang mit einem mit dem Pegel "H" treibenden Schreibtreiberausgang kollidiert. Demzufolge können gleiche Daten in alle Speicherelemente geschrieben werden, ohne daß es dabei zu einer Fehlfunktion kommt.
Gemäß einem fünften Ausführungsbeispiel besitzt in einem Halbleiterspeicher einer der beiden in jedem Speicherelement vorhandenen Inverter zusätzlich zu einem Paar von ersten p- und n-Kanal Transistoren einen in Serie mit dem ersten p-Kanal Transistor geschalteten zweiten p-Kanal Transistor und einen in Serie mit dem ersten n-Kanal Transistor geschalteten zweiten n- Kanal Transistor. Soll derselbe Wert, d. h. "0" oder "1", in jedes Speicherelement geschrieben werden, so werden der zusätzlich eingebaute zweite p-Kanal Transistor und der zusätzlich eingebaute zweite n-Kanal Transistor ausgeschaltet, um zu vermeiden, daß der Inverter durch einen Pegel "H" oder "L" angesteuert wird, so daß nicht ein mit dem Pegel "H" oder "L" treibender Inverterausgang mit einem mit dem Pegel "L" oder "H" treibenden Schreibtreiberausgang kollidiert. Demzufolge können gleiche Daten in alle Speicherelemente geschrieben werden, ohne daß es dabei zu einer Fehlfunktion kommt.
Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahem auf die Zeichnung näher beschrieben. Es zeigen:
Fig. 1 eine Darstellung eine Schaltungsaufbaus eines Halblei­ terspeichers gemäß einem ersten Ausführungsbeispiel,
Fig. 2 eine Darstellung eine Schaltungsaufbaus eines Halblei­ terspeichers gemäß einem zweiten Ausführungsbeispiel,
Fig. 3 eine Darstellung eine Schaltungsaufbaus eines Halblei­ terspeichers gemäß einem dritten Ausführungsbeispiel,
Fig. 4 eine Darstellung eine Schaltungsaufbaus eines Halblei­ terspeichers gemäß einem vierten Ausführungsbeispiel,
Fig. 5 eine Darstellung eine Schaltungsaufbaus eines Halblei­ terspeichers gemäß einem fünften Ausführungsbeispiel,
Fig. 6 eine Darstellung eine Schaltungsaufbaus eines Halblei­ terspeichers gemäß einem sechsten Ausführungsbeispiel,
Fig. 7 eine Darstellung eine Schaltungsaufbaus eines Halblei­ terspeichers gemäß einem siebenten Ausführungsbeispiel,
Fig. 8 eine Darstellung eines Schaltungsaufbaus eines bekannten Halbleiterspeichers, und
Fig. 9 eine Darstellung eines Schaltungsaufbaus eines Schreib­ treibers.
Unter Bezugnahme auf Fig. 1 wird im folgenden ein erstes Ausführungsbeispiel erläutert. Fig. 1 zeigt eine Darstellung eines Schaltungsaufbaus eines Halbleiterspeichers gemäß einem ersten Ausführungsbeispiel. In Fig. 1 bezeichnet das Bezugs­ zeichen 1 einen Adreßdekoder zur Ausgabe von Signalen, mit deren Hilfe Speicherelemente über Adreßleitungen A0 bis A31 ausgewählt werden. Bezugszeichen 2 bezeichnet einen Daten­ eingang DIN, Bezugszeichen 4 eine Datenleitung, Bezugszeichen 5 eine invertierte Datenleitung, an die invertierte Daten des Dateneingangs DIN angelegt sind, und das Bezugszeichen 3 einen Datenausgang DOUT der Datenleitung 4. Ein aus einem Paar von einem p-Kanal Transistor 21 und einem n-Kanal Transistor 31 bestehender Inverter 11 ist zwischen die n-Kanal Transistoren 6 und 7 geschaltet, über die die durch die Adreßleitungen A0 bis A31 bestimmten Speicherelemente ausgewählt werden. Das Bezugs­ zeichen 12C bezeichnet einen Inverter mit Steuerfunktion, der aus einem Paar von einem p-Kanal Transistor 22 und einem n- Kanal Transistor 32 und einem zusätzlich angeschlossenen p- Kanal Transistor 42 besteht. Dieser zusätzlich angeschlossene zweite p-Kanal Transistor 42 ist zwischen den ersten p-Kanal Transistor 22 des Inverters des bekannten Halbleiterspeichers gemäß Fig. 8 und einer ersten Stromquelle geschaltet, ein Gateeingang des p-Kanal Transistors 42 ist mit dem Signal 30(C) verbunden. Jeder aus den n-Kanal Transistoren 6 und 7, dem Inverter 11 und dem Inverter 12 mit Steuerfunktion bestehender Schaltungsteil 8 ist mit der entsprechenden Adreßleitung A0 bis A31 verbunden. Das Bezugszeichen 9(WE) kennzeichnet ein Signal, das festlegt, ob Daten in Speicherelemente geschrieben oder aus Speicherelementen ausgelesen werden sollen. Schreibtreiber 10 bzw. 20 steuern die Datenleitung 4 bzw. die invertierte Datenleitung 5. Bezugszeichen 30(C) bezeichnet ein Signal C zur Initialisierung aller Speicherelemente, d. h. zum Schreiben des Wertes "0" in alle Speicherelemente. Die Schreibtreiber 10 und 20 besitzen denselben Schaltungsaufbau wie die in Fig. 9 dargestellten.
Zuerst wird ein gewöhnlicher Schreibvorgang beschrieben, wobei das Signal 30(C) auf "L" gesetzt ist. Wie auch beim bekannten Halbleiterspeicher werden Daten des Dateneingangs DIN bzw. invertierte Daten des Dateneingangs DIN an die Datenleitung 4 bzw. an die invertierte Datenleitung 5 über die Schreibtreiber 10 bzw. 20 angelegt, wenn das Signal 9(WE) den Pegel "L" besitzt. Dann wird eine der Adreßleitungen A0 bis A31, z. B. A0, durch den Adreßdekoder 1 auf "H" gesetzt und die Daten des Dateneingangs DIN werden in das ausgewählte Speicherelement geschrieben. In diesem Fall wird der Wert "0" in das Speicherelement geschrieben, wenn der Dateneingang DIN auf "L" liegt, während der Wert "1" in das Speicherelement geschrieben wird, wenn der Dateneingang DIN auf "H" liegt.
Nachfolgend wird der Initialisierungsvorgang aller Speicherelemente beschrieben. In diesem Fall werden alle Speicherelemente auf den Wert "0" initialisiert. Ist das Signal 30(C) auf "H", alle Adreßleitungen A0 bis A31 ebenfalls auf "H" und der Dateneingang DIN auf "L" gesetzt, so wird eine Spannung mit "L"-Pegel bzw. eine Spannung mit "H"-Pegel über die Datenleitung 4 bzw. die invertierte Datenleitung 5 an alle Speicherelemente angelegt. Da das Signal 30(C) auf "H" gesetzt ist, wird der zusätzlich angeschlossene p-Kanal Transistor 42 jedes Speicherelements ausgeschaltet, um den auf "H" liegenden Treiberpfad zur Steuerung des Inverters 12C von der Stromquelle über den p-Kanal Transistor 22 abzutrennen. Somit kann leicht über den Schreibtreiber 10 die Eingangsspannung des Inverters 11 auf einen niedrigeren Wert als den Spannungswert der Übergangsspannung des Inverters 11 verringert werden, selbst wenn der Wert der in den Speicherelementen vor der Initialisierung befindlichen Daten "1" ist. Demzufolge nimmt die Ausgangsspannung des Inverters 11 den Pegel "H" an, der dem Pegel einer Ausgangsspannung des Schreibtreibers 20 entspricht. Auf diese Weise können Daten mit dem Wert "0" in alle Speicherelemente geschrieben werden, selbst wenn jedes Speicherelement vor der Initialisierung den Wert "1" gespeichert hat.
Unter Bezugnahme auf Fig. 2 wird im folgenden ein zweites Ausführungsbeispiel erläutert. In Fig. 2 bezeichnen dieselben Bezugszeichen dieselben entsprechenden Elemente wie in Fig. 1. Ein Inverter 12 besteht aus einem Paar von einem p-Kanal Transistor 22 und einem n-Kanal Transistor 32. Ein Inverter 11C mit Steuerfunktion besteht aus einem Paar von einem p-Kanal Transistor 21 und einem n-Kanal Transistor 31 und einem zusätzlich angeschlossenen p-Kanal Transistor 41. Dieser zusätzlich angeschlossene zweite p-Kanal Transistor 41 ist zwischen den ersten p-Kanal Transistor 21 und der ersten Stromquelle geschaltet. Ein Gateeingang des p-Kanal Transistors 41 ist mit einem Signal 40(S) zur Initialisierung aller Speicherelemente verbunden, d. h. daß der Wert "1" in alle Speicherelemente geschrieben wird. Jeder aus den n-Kanal Transistoren 6 und 7, dem Inverter 12 und dem Inverter 11C mit Steuerfunktion bestehender Schaltungsteil 8 ist mit der jeweils entsprechenden Adreßleitung A0 bis A31 verbunden.
Zuerst wird ein gewöhnlicher Schreibvorgang beschrieben, wobei das Signal 40(S) auf "L" gesetzt ist. Wie auch beim bekannten Halbleiterspeicher werden Daten des Dateneingangs DIN bzw. invertierte Daten des Dateneingangs DIN an die Datenleitung 4 bzw. an die invertierte Datenleitung 5 über die Schreibtreiber 10 bzw. 20 angelegt, wenn das Signal 9(WE) den Pegel "L" besitzt. Dann wird eine der Adreßleitungen A0 bis A31, z. B. A0, durch den Adreßdekoder 1 auf "H" gesetzt und die Daten des Dateneingangs DIN werden in das ausgewählte Speicherelement geschrieben. In diesem Fall wird der Wert "0" in das Speicherelement geschrieben, wenn der Dateneingang DIN auf "L" liegt, während der Wert "1" in das Speicherelement geschrieben wird, wenn der Dateneingang DIN auf "H" liegt.
Nachfolgend wird der Initialisierungsvorgang aller Speicherelemente beschrieben. In diesem Fall werden alle Speicherelemente auf den Wert "1" initialisiert. Ist das Signal 40(S) auf "H", alle Adreßleitungen A0 bis A31 auf "H" und der Dateneingang DIN auf "H" gesetzt, so wird eine Spannung mit "H"-Pegel bzw. eine Spannung mit "L"-Pegel über die Datenleitung 4 bzw. die invertierte Datenleitung 5 an alle Speicherelemente angelegt. Da das Signal 40(S) auf "H" gesetzt ist, wird der zweite p-Kanal Transistor 41 ausgeschaltet, um den auf "H" liegenden Treiberpfad zur Steuerung des Inverters 11C von der Stromquelle über den p-Kanal Transistor 21 abzutrennen. Somit kann leicht über den Schreibtreiber 20 die Eingangsspannung des Inverters 12 auf einen niedrigeren Wert als den Spannungswert der Übergangsspannung des Inverters 12 verringert werden. Demzufolge nimmt die Ausgangsspannung des Inverters 12 den Pegel "H" an, der dem Pegel einer Ausgangsspannung des Schreibtreibers 10 entspricht. Auf diese Weise können Daten mit dem Wert "1" in alle Speicherelemente geschrieben werden, selbst wenn jedes Speicherelement vor der Initialisierung den Wert "0" gespeichert hat.
Unter Bezugnahme auf Fig. 3 wird im folgenden ein drittes Ausführungsbeispiel erläutert. In Fig. 3 bezeichnen dieselben Bezugszeichen dieselben entsprechenden Elemente wie in Fig. 1 und Fig. 2. Ein Inverter 11C mit Steuerfunktion besteht aus einem Paar von einem p-Kanal Transistor 21 und einem n-Kanal Transistor 31 und einem zusätzlich angeschlossenen p-Kanal Transistor 41. Dieser zusätzlich angeschlossene zweite p-Kanal Transistor 41, dessen Gateeingang mit einem Signal 40(S) verbunden ist, ist zwischen den ersten p-Kanal Transistor 21 und der ersten Stromquelle geschaltet. Ein Inverter 12C mit Steuerfunktion besteht aus einem Paar von einem p-Kanal Transistor 22 und einem n-Kanal Transistor 32 und einem zusätzlich angeschlossenen p-Kanal Transistor 42. Dieser zusätzlich angeschlossene zweite p-Kanal Transistor 42, dessen Gateeingang mit einem Signal 30(C) verbunden ist, ist zwischen den ersten p-Kanal Transistor 22 und der ersten Stromquelle geschaltet. Jeder aus den n-Kanal Transistoren 6 und 7 und den Invertern 11C und 12C mit Steuerfunktion bestehender Schaltungsteil 8 ist mit der entsprechenden Adreßleitung A0 bis A31 verbunden. Das Bezugszeichen 70 bezeichnet eine ODER- Schaltung.
Zuerst wird ein gewöhnlicher Schreibvorgang beschrieben, wobei die Signale 30(C) und 40(S) auf "L" gesetzt sind. Wie auch beim bekannten Halbleiterspeicher werden Daten des Dateneingangs DIN bzw. invertierte Daten des Dateneingangs DIN an die Datenleitung 4 bzw. an die invertierte Datenleitung 5 über die Schreibtreiber 10 bzw. 20 angelegt, wenn das Signal 9(WE) den Pegel "L" besitzt. Dann wird eine der Adreßleitungen A0 bis A31, z. B. A0, durch den Adreßdekoder 1 auf "H" gesetzt und die Daten des Dateneingangs DIN werden in das ausgewählte Speicherelement geschrieben. In diesem Fall wird der Wert "0" in das Speicherelement geschrieben, wenn der Dateneingang DIN auf "L" liegt, während der Wert "1" in das Speicherelement geschrieben wird, wenn der Dateneingang DIN auf "H" liegt.
Nachfolgend wird der Initialisierungsvorgang aller Speicherelemente auf den Wert "0" beschrieben. Ist das Signal 30(C) bzw. 40(S) auf den Pegel "H" bzw. "L", alle Adreßleitungen A0 bis A31 auf "H" und der Dateneingang DIN auf "L" gesetzt, so wird eine Spannung mit "L"-Pegel bzw. eine Spannung mit "H"-Pegel über die Datenleitung 4 bzw. die invertierte Datenleitung 5 an alle Speicherelemente angelegt. Da das Signal 30(C) auf "H" gesetzt ist, wird der zusätzlich angeschlossene p-Kanal Transistor 42 ausgeschaltet, um den auf "H" liegenden Treiberpfad zur "H"-Steuerung des Inverters 12C von der Stromquelle über den p-Kanal Transistor 22 abzutrennen. Somit kann leicht über den Schreibtreiber 10 die Eingangsspannung des Inverters 11C mit Steuerfunktion auf einen niedrigeren Wert als den Spannungswert der Übergangsspannung des Inverters 11C mit Steuerfunktion verringert werden, selbst wenn der Wert der in den Speicherelementen vor der Initialisierung befindlichen Daten "1" ist. Demzufolge nimmt die Ausgangsspannung des Inverters 11C den Pegel "H" an, der dem Pegel einer Ausgangsspannung des Schreibtreibers 20 entspricht. Auf diese Weise können Daten mit dem Wert "0" in alle Speicherelemente geschrieben werden, selbst wenn jedes Speicherelement vor der Initialisierung den Wert "1" gespeichert hat.
Nachfolgend wird der Initialisierungsvorgang aller Speicherelemente auf den Wert "1" beschrieben. Ist das Signal 30(C) bzw. 40(S) auf den Pegel "L" bzw. "H", alle Adreßleitungen A0 bis A31 auf "H" und der Dateneingang DIN auf "H" gesetzt, so wird eine Spannung mit "H"-Pegel bzw. eine Spannung mit "L"-Pegel über die Datenleitung 4 bzw. die invertierte Datenleitung 5 an alle Speicherelemente angelegt.
Da das Signal 40(S) auf "H" gesetzt ist, wird der zweite p- Kanal Transistor 41 ausgeschaltet, um den auf "H" liegenden Treiberpfad zur "H"-Steuerung des Inverters 11C von der Stromquelle über den p-Kanal Transistor 21 abzutrennen. Somit kann leicht über den Schreibtreiber 20 die Eingangsspannung des Inverters 12C mit Steuerfunktion auf einen niedrigeren Wert als den Spannungswert der Übergangsspannung des Inverters 12C mit Steuerfunktion verringert werden, selbst wenn der Wert der in den Speicherelementen vor der Initialisierung befindlichen Daten "0" ist. Demzufolge nimmt die Ausgangsspannung des Inverters 12C den Pegel "H" an, der dem Pegel einer Ausgangsspannung des Schreibtreibers 10 entspricht. Auf diese Weise können Daten mit dem Wert "1" in alle Speicherelemente geschrieben werden, selbst wenn jedes Speicherelement vor der Initialisierung den Wert "1" gespeichert hat.
Unter Bezugnahme auf Fig. 4 wird im folgenden ein viertes Ausführungsbeispiel erläutert. In Fig. 4 bezeichnen dieselben Bezugszeichen dieselben entsprechenden Elemente wie in Fig. 1 bis 3. Ein Inverter 11D mit Steuerfunktion besteht aus einem Paar von einem p-Kanal Transistor 21 und einem n-Kanal Transistor 31 und einem zusätzlich angeschlossenen n-Kanal Transistor 51. Dieser zusätzlich angeschlossene zweite n-Kanal Transistor 51, dessen Gateeingang mit dem Signal 30(C) über einen Inverter 50 verbunden ist, ist zwischen den n-Kanal Transistor 31 und einen Masseanschluß als eine zweite Stromquelle geschaltet. Jeder aus den n-Kanal Transistoren 6 und 7, dem Inverter 12 und dem Inverter 11D mit Steuerfunktion bestehender Schaltungsteil 8 ist mit der entsprechenden Adreß­ leitung A0 bis A31 verbunden.
Zuerst wird ein gewöhnlicher Schreibvorgang beschrieben, wobei das Signal 30(C) auf "L" gesetzt ist. Wie auch beim bekannten Halbleiterspeicher werden Daten des Dateneingangs DIN bzw. invertierte Daten des Dateneingangs DIN an die Datenleitung 4 bzw. an die invertierte Datenleitung 5 über die Schreibtreiber 10 bzw. 20 angelegt, wenn das Signal 9(WE) den Pegel "L" besitzt. Dann wird eine der Adreßleitungen A0 bis A31, z. B. A0, durch den Adreßdekoder 1 auf "H" gesetzt und die Daten des Dateneingangs DIN werden in das ausgewählte Speicherelement geschrieben. In diesem Fall wird der Wert "0" in das Speicherelement geschrieben, wenn der Dateneingang DIN auf "L" liegt, während der Wert "1" in das Speicherelement geschrieben wird, wenn der Dateneingang DIN auf "H" liegt.
Nachfolgend wird der Initialisierungsvorgang aller Speicherelemente beschrieben. In diesem Fall werden alle Speicherelemente auf den Wert "0" initialisiert. Ist das Signal 30(C) auf "H", alle Adreßleitungen A0 bis A31 auf "H" und der Dateneingang DIN auf "L" gesetzt, so wird eine Spannung mit "L"-Pegel bzw. eine Spannung mit "H"-Pegel über die Datenleitung 4 bzw. die invertierte Datenleitung 5 an alle Speicherelemente angelegt. Da das Signal 30(C) auf "H" gesetzt ist, wird der zweite n-Kanal Transistor 51 ausgeschaltet, um den auf "L" liegenden Treiberpfad zur Steuerung des Inverters 11D vom Massepotential über den n-Kanal Transistor 31 abzutrennen. Somit kann leicht über den Schreibtreiber 20 die Eingangsspannung des Inverters 12 auf einen höheren Wert als den Spannungswert der Übergangsspannung des Inverters 12 angehoben werden, selbst wenn jedes Speicherelement vor der Initialisierung den Wert "1" gespeichert hat. Demzufolge nimmt die Ausgangsspannung des Inverters 12 den Pegel "L" an, der dem Pegel einer Ausgangsspannung des Schreibtreibers 10 entspricht. Auf diese Weise können Daten mit dem Wert "0" in alle Speicherelemente geschrieben werden, selbst wenn jedes Speicherelement vor der Initialisierung den Wert "1" gespeichert hat.
Unter Bezugnahme auf Fig. 5 wird im folgenden ein fünftes Ausführungsbeispiel erläutert. In Fig. 5 bezeichnen dieselben Bezugszeichen dieselben entsprechenden Elemente wie in Fig. 1 bis 4. Ein Inverter 12D mit Steuerfunktion besteht aus einem Paar von einem p-Kanal Transistor 22 und einem n-Kanal Transistor 32 und einem zusätzlich angeschlossenen n-Kanal Transistor 52. Dieser zusätzlich angeschlossene zweite n-Kanal Transistor 52, dessen Gateeingang mit dem Signal 40(S) über einen Inverter 60 verbunden ist, ist zwischen den n-Kanal Transistor 32 des Inverters 12 des bekannten Speichers und der Masse als eine zweite Stromquelle geschaltet. Jeder aus den n- Kanal Transistoren 6 und 7, dem Inverter 11 und dem Inverter 12D mit Steuerfunktion bestehender Schaltungsteil 8 ist mit der jeweils entsprechenden Adreßleitung A0 bis A31 verbunden.
Zuerst wird ein gewöhnlicher Schreibvorgang beschrieben, wobei das Signal 40(S) auf "L" gesetzt ist. Wie auch beim bekannten Halbleiterspeicher werden Daten des Dateneingangs DIN bzw. invertierte Daten des Dateneingangs DIN an die Datenleitung 4 bzw. an die invertierte Datenleitung 5 über die Schreibtreiber 10 bzw. 20 angelegt, wenn das Signal 9(WE) den Pegel "L" besitzt. Dann wird eine der Adreßleitungen A0 bis A31, z. B. A0, durch den Adreßdekoder 1 auf "H" gesetzt und die Daten des Dateneingangs DIN werden in das ausgewählte Speicherelement geschrieben. In diesem Fall wird der Wert "0" in das Speicherelement geschrieben, wenn der Dateneingang DIN auf "L" liegt, während der Wert "1" in das Speicherelement geschrieben wird, wenn der Dateneingang DIN auf "H" liegt.
Nachfolgend wird der Initialisierungsvorgang aller Speicherelemente beschrieben. In diesem Fall werden alle Speicherelemente auf den Wert "1" initialisiert. Ist das Signal 40(S), alle Adreßleitungen A0 bis A31 sowie der Dateneingang DIN auf "H" gesetzt, so wird eine Spannung mit "H"-Pegel bzw. eine Spannung mit "L"-Pegel über die Datenleitung 4 bzw. die invertierte Datenleitung 5 an alle Speicherelemente angelegt. Da das Signal 40(S) auf "H" gesetzt ist, wird der zweite n- Kanal Transistor 52 ausgeschaltet, um den auf "L" liegenden Treiberpfad zur Steuerung des Inverters 12D vom Massepotential über den ersten n-Kanal Transistor 32 abzutrennen. Somit kann leicht über den Schreibtreiber 10 die Eingangsspannung des Inverters 11 auf einen höheren Wert als den Spannungswert der Übergangsspannung des Inverters 11 angehoben werden, selbst wenn jedes Speicherelement vor der Initialisierung den Wert "0" gespeichert hat. Demzufolge nimmt die Ausgangsspannung des Inverters 11 den Pegel "L" an, der dem Pegel einer Ausgangsspannung des Schreibtreibers 20 entspricht. Auf diese Weise können Daten mit dem Wert "1" in alle Speicherelemente geschrieben werden, selbst wenn jedes Speicherelement vor der Initialisierung den Wert "0" gespeichert hat.
Unter Bezugnahme auf Fig. 6 wird im folgenden ein sechstes Ausführungsbeispiel erläutert. In Fig. 6 bezeichnen dieselben Bezugszeichen dieselben entsprechenden Elemente wie in Fig. 1 bis Fig. 5. Ein Inverter 11D mit Steuerfunktion besteht aus einem Paar von einem p-Kanal Transistor 21 und einem n-Kanal Transistor 31 und einem zusätzlich angeschlossenen n-Kanal Transistor 51. Dieser zusätzlich angeschlossene zweite n-Kanal Transistor 51, dessen Gateeingang mit einem Signal 30(C) über einen Inverter 50 verbunden ist, ist zwischen den ersten n- Kanal Transistor 31 und einen Masseanschluß als eine zweite Stromquelle geschaltet. Ein Inverter 12D mit Steuerfunktion besteht aus einem Paar von einem p-Kanal Transistor 22 und einem n-Kanal Transistor 32 und einem zusätzlich angeschlos­ senen n-Kanal Transistor 52. Dieser zusätzlich angeschlossene zweite n-Kanal Transistor 52, dessen Gateeingang mit einem Signal 40(S) über einen Inverter 60 verbunden ist, ist zwischen den ersten n-Kanal Transistor 32 und einem Masseanschluß als zweite Stromquelle geschaltet. Jeder aus den n-Kanal Transistoren 6 und 7 und den Invertern 11D und 12D mit Steuer­ funktion bestehender Schaltungsteil 8 ist mit der jeweils entsprechenden Adreßleitung A0 bis A31 verbunden.
Zuerst wird ein gewöhnlicher Schreibvorgang beschrieben, wobei beide Signale 30(C) und 40(S) auf "L" gesetzt sind. Wie auch beim bekannten Halbleiterspeicher werden Daten des Dateneingangs DIN bzw. invertierte Daten des Dateneingangs DIN an die Datenleitung 4 bzw. an die invertierte Datenleitung 5 über die Schreibtreiber 10 bzw. 20 angelegt, wenn das Signal 9(WE) den Pegel "L" besitzt. Dann wird eine der Adreßleitungen A0 bis A31, z. B. A0, durch den Adreßdekoder 1 auf "H" gesetzt und die Daten des Dateneingangs DIN werden in das ausgewählte Speicherelement geschrieben. In diesem Fall wird der Wert "0" in das Speicherelement geschrieben, wenn der Dateneingang DIN auf "L" liegt, während der Wert "1" in das Speicherelement geschrieben wird, wenn der Dateneingang DIN auf "H" liegt.
Nachfolgend wird der Initialisierungsvorgang aller Speicherelemente auf den Wert "0" beschrieben. Ist das Signal 30(C) bzw. 40(S) auf den Pegel "H" bzw. "L", alle Adreßleitungen A0 bis A31 auf "H" und der Dateneingang DIN auf "L" gesetzt, so wird eine Spannung mit "L"-Pegel bzw. eine Spannung mit "H"-Pegel über die Datenleitung 4 bzw. die invertierte Datenleitung 5 an alle Speicherelemente angelegt. Da das Signal 30(C) auf "H" gesetzt ist, wird der zusätzlich angeschlossene n-Kanal Transistor 51 ausgeschaltet, um den auf "L" liegenden Treiberpfad zur "L"-Steuerung des Inverters 11D von der Masse über den n-Kanal Transistor 31 abzutrennen. Somit kann leicht über den Schreibtreiber 20 die Eingangsspannung des Inverters 12D mit Steuerfunktion auf einen höheren Wert als den Spannungswert der Übergangsspannung des Inverters 12D mit Steuerfunktion angehoben werden, selbst wenn der Wert der in den Speicherelementen vor der Initialisierung befindlichen Daten "1" ist. Demzufolge nimmt die Ausgangsspannung des Inverters 12D den Pegel "L" an, der dem Pegel einer Ausgangsspannung des Schreibtreibers 10 entspricht. Auf diese Weise können Daten mit dem Wert "0" in alle Speicherelemente geschrieben werden, selbst wenn jedes Speicherelement vor der Initialisierung den Wert "1" gespeichert hat.
Nachfolgend wird der Initialisierungsvorgang aller Speicherelemente auf den Wert "1" beschrieben. Ist das Signal 30(C) bzw. 40(S) auf den Pegel "L" bzw. "H", alle Adreßleitungen A0 bis A31 auf "H" und der Dateneingang DIN auf "H" gesetzt, so wird eine Spannung mit "H"-Pegel bzw. eine Spannung mit "L"-Pegel über die Datenleitung 4 bzw. die invertierte Datenleitung 5 an alle Speicherelemente angelegt. Da das Signal 40(S) "H" gesetzt ist, wird der zweite n-Kanal Transistor 52 ausgeschaltet, um den auf "L" liegenden Treiberpfad zur "L"-Steuerung des Inverters 12D von der Masse über den n-Kanal Transistor 32 abzutrennen. Somit kann leicht über den Schreibtreiber 10 die Eingangsspannung des Inverters 11D mit Steuerfunktion auf einen höheren Wert als den Spannungswert der Übergangsspannung des Inverters 11D mit Steuerfunktion angehoben werden, selbst wenn der Wert der in den Speicherelementen vor der Initialisierung befindlichen Daten "0" ist. Demzufolge nimmt die Ausgangsspannung des Inverters 11D den Pegel "L" an, der dem Pegel einer Ausgangsspannung des Schreibtreibers 20 entspricht. Auf diese Weise können Daten mit dem Wert "1" in alle Speicherelemente geschrieben werden, selbst wenn jedes Speicherelement vor der Initialisierung den Wert "1" gespeichert hat.
Unter Bezugnahme auf Fig. 7 wird im folgenden ein siebentes Ausführungsbeispiel erläutert. In Fig. 7 bezeichnen dieselben Bezugszeichen dieselben entsprechenden Elemente wie in Fig. 1 bis 6. Ein Inverter 12E mit Steuerfunktion besteht aus einem Paar von einem p-Kanal Transistor 22 und einem n-Kanal Transistor 32 und einem Paar von einem zusätzlich angeschlossenen p-Kanal Transistor 42 und einem zusätzlich angeschlossenen n-Kanal Transistor 52. Der zusätzlich angeschlossene zweite p-Kanal Transistor 42, dessen Gateeingang mit dem Signal 30(C) verbunden ist, ist zwischen den p-Kanal Transistor 22 des Inverters 12 des bekannten Speichers und der Stromquelle als eine erste Stromquelle geschaltet. Der zusätzlich angeschlossene n-Kanal Transistor 52, dessen Gateeingang mit dem Signal 40(S) über einen Inverter 60 verbunden ist, ist zwischen den n-Kanal Transistor 32 und der Masse als eine zweite Stromquelle angeschlossen. Jeder aus den n-Kanal Transistoren 6 und 7, dem Inverter 11 und dem Inverter 12E mit Steuerfunktion bestehender Schaltungsteil 8 ist mit der jeweils entsprechenden Adreßleitung A0 bis A31 verbunden.
Zuerst wird ein gewöhnlicher Schreibvorgang beschrieben, wobei beide Signale 30(C) und 40(S) auf "L" gesetzt sind. Wie auch beim bekannten Halbleiterspeicher werden Daten des Dateneingangs DIN bzw. invertierte Daten des Dateneingangs DIN an die Datenleitung 4 bzw. an die invertierte Datenleitung 5 über die Schreibtreiber 10 bzw. 20 angelegt, wenn das Signal 9(WE) den Pegel "L" besitzt. Dann wird eine der Adreßleitungen A0 bis A31, z. B. A0, durch den Adreßdekoder 1 auf "H" gesetzt und die Daten des Dateneingangs DIN werden in das ausgewählte Speicherelement geschrieben. In diesem Fall wird der Wert "0" in das Speicherelement geschrieben, wenn der Dateneingang DIN auf "L" liegt, während der Wert "1" in das Speicherelement geschrieben wird, wenn der Dateneingang DIN auf "H" liegt.
Nachfolgend wird der Initialisierungsvorgang aller Speicherelemente auf den Wert "0" beschrieben. Ist das Signal 30(C) bzw. 40(S) auf den Pegel "H" bzw. "L", alle Adreß­ leitungen A0 bis A31 auf "H" und der Dateneingang DIN auf "L" gesetzt, so wird eine Spannung mit "L"-Pegel bzw. eine Spannung mit "H"-Pegel über die Datenleitung 4 bzw. die invertierte Datenleitung 5 an alle Speicherelemente angelegt. Da das Signal 30(C) auf "H" gesetzt ist, wird der zusätzlich angeschlossene zweite p-Kanal Transistor 42 ausgeschaltet, um den auf "H" liegenden Treiberpfad zur "H"-Steuerung des Inverters 12E von der Stromquelle über den ersten p-Kanal Transistor 22 abzutrennen. Somit kann leicht über den Schreibtreiber 10 die Eingangsspannung des Inverters 11 auf einen niedrigeren Wert als den Spannungswert der Übergangsspannung des Inverters 11 verringert werden, selbst wenn jedes Speicherelement vor der Initialisierung den Wert "1" gespeichert hat. Demzufolge nimmt die Ausgangsspannung des Inverters 11 den Pegel "H" an, der dem Pegel einer Ausgangsspannung des Schreibtreibers 20 entspricht. Auf diese Weise können Daten mit dem Wert "0" in alle Speicherelemente geschrieben werden, selbst wenn jedes Speicherelement vor der Initialisierung den Wert "1" gespeichert hat.
Nachfolgend wird der Initialisierungsvorgang aller Speicherelemente auf den Wert "1" beschrieben. Ist das Signal 30(C) bzw. 40(S) auf den Pegel "L" bzw. "H", alle Adreßleitungen A0 bis A31 auf "H" und der Dateneingang DIN auf "H" gesetzt, so wird eine Spannung mit "H"-Pegel bzw. eine Spannung mit "L"-Pegel über die Datenleitung 4 bzw. die invertierte Datenleitung 5 an alle Speicherelemente angelegt. Da das Signal 40(S) auf "H" gesetzt ist, wird der zusätzlich angeschlossene zweite n-Kanal Transistor 52 ausgeschaltet, um den auf "L" liegenden Treiberpfad zur "L"-Steuerung des Inverters 12E von der Masse über den ersten n-Kanal Transistor 32 abzutrennen. Somit kann leicht über den Schreibtreiber 10 die Eingangsspannung des Inverters 11 auf einen höheren Wert als den Spannungswert der Übergangsspannung des Inverters 11 angehoben werden, selbst wenn jedes Speicherelement vor der Initialisierung den Wert "0" gespeichert hat. Demzufolge nimmt die Ausgangsspannung des Inverters 11 den Pegel "L" an, der dem Pegel einer Ausgangsspannung des Schreibtreibers 20 entspricht. Auf diese Weise können Daten mit dem Wert "1" in alle Speicherelemente geschrieben werden, selbst wenn jedes Speicherelement vor der Initialisierung den Wert "0" gespeichert hat.
Obwohl im siebenten Ausführungsbeispiel zusätzlich ein p-Kanal Transistor und ein n-Kanal Transistor mit einem der beiden in jedem Speicherelement vorhandenen Inverter verbunden sind, können die Transistoren auch an den anderen der beiden Inverter angeschlossen werden, wodurch die gleiche Wirkung wie oben beschrieben erzielt werden kann.
Wie zuvor erklärt, umfaßt ein Speicherelement zwei Inverter, wobei einer der beiden zusätzlich zu einem Paar von einem ersten p- und n-Kanal Transistor einen in Reihe zu dem ersten p-Kanal Transistor geschalteten zweiten p-Kanal Transistor beinhaltet. Die Steuerung mit einem "H"- oder "L"-Pegel einer der beiden Inverter wird unterdrückt, selbst wenn die Ausgangsspannung eines Schreibtreibers und eines Inverters in einem Speicherelement unterschiedlich bei der Initialisierung sind. Dadurch wird sichergestellt, daß gewünschte Daten gleichzeitig in alle Speicherelemente ohne Fehlfunktion geschrieben werden. Zusätzlich wird eine Verringerung des Stromverbrauchs erreicht.
Bekannte Speicherelemente können oft zusätzlich zwei p-Kanal Transistoren und vier n-Kanal Transistoren beinhalten. Wenn in einem Speicher-Array wie z. B. einem Gate-Array dieselbe Anzahl von p- und n-Kanal Transistoren angeordnet ist und derartige Speicherelemente in diesem Speicher-Array verwendet werden, bleiben die beiden p-Kanal Transistoren ungenutzt. In diesem Fall würde, selbst wenn zwei p-Kanal Transistoren als Steuertransistoren in den obigen Ausführungsbeispielen verwendet werden, das Speicherfeld auf dem Halbleiterchip gegenüber bekannten Halbleiterspeichern nicht größer werden. Die Erfindung ist bei derartigen Fällen besonders wirkungsvoll.
Obwohl die Speicherelemente in den obigen Ausführungsbeispielen einen Aufbau von 32 Worten × 1 Bit aufweisen, ist die Erfindung auch auf andere Aufbauten der Speicherelemente anwendbar.
Ein Halbleiterspeicher umfaßt eine Datenleitung 4 mit einer angelegten Spannung, eine invertierte Datenleitung 5 mit einer gegenüber der Spannung der Datenleitung 4 invertierten Spannung, einen ersten und zweiten Transistor 6 und 7 zur Auswahl eines Speicherelements, in das Daten über die Datenleitung 4 und die invertierte Datenleitung 5 geschrieben bzw. aus dem Daten gelesen werden sollen, zwei Inverter 11 und 12C, wobei jeder einen ersten p-Kanal Transistor 21 und 22 und einen ersten n-Kanal Transistor 31 und 32 beinhaltet und ein Eingang bzw. Ausgang des einen Inverters 11 mit einem Ausgang bzw. Eingang des anderen Inverters 12C verbunden ist, und einen in Reihe mit dem ersten p-Kanal Transistor 22 eines der beiden Inverter 11 und 12C geschalteten zweiten p-Kanal Transistor 42. Dabei können die Inverter 11 und 12C zwischen den Source- bzw. Drainanschluß des ersten Transistors 6 und den Drain- bzw. Sourceanschluß des zweiten Transistors 7 geschaltet sein. Soll derselbe Wert "0" oder "1" in alle Speicherelemente geschrieben werden, so kollidiert kein mit einem "H"-Pegel steuernder Inverterausgang mit einem "L"-steuernder Ausgang eines Schreibtreibers, da der zweite p-Kanal Transistor 42 ausgeschaltet ist, um die "H"-Steuerung des Inverters 12C zu unterdrücken. Demzufolge können gleiche Daten in alle Speicherelemente ohne Fehlfunktion geschrieben werden.

Claims (5)

1. Halbleiterspeicher (Fig. 1), bestehend aus einer Datenleitung (4) mit einer Spannung und einer invertierten Datenleitung (5) mit einer gegenüber der Spannung der Datenleitung (4) invertierten Spannung, einen ersten und einen zweiten Transistor (6, 7) zur Auswahl eines Speicherelements, in das über die Datenleitung (4) Daten geschrieben bzw. aus dem Daten über die invertierte Datenleitung (5) gelesen werden, und zwei Inverter (11, 12C), wobei jeder einen ersten p-Kanal Transistor (21, 22) und einen ersten n-Kanal Transistor (31, 32) beinhaltet und der Eingang bzw. Ausgang des einen Inverters mit dem Ausgang bzw. Eingang des anderen Inverters verbunden ist und wobei die Inverter (11, 12C) zwischen den Source- bzw. Drainanschluß des ersten Transistors (6) und den Drain- bzw. Sourceanschluß des zweiten Transistors (7) geschaltet sind, gekennzeichnet durch einen in Reihe mit dem ersten p-Kanal Transistor (22) eines (12C) der beiden Inverter (11, 12C) geschalteten zweiten p- Kanal Transistor (42).
2. Halbleiterspeicher (Fig. 3), bestehend aus einer Datenleitung (4) mit einer Spannung und einer invertierten Datenleitung (5) mit einer gegenüber der Spannung der Datenleitung (4) invertierten Spannung, einen ersten und einen zweiten Transistor (6, 7) zur Auswahl eines Speicherelements, in das über die Datenleitung (4) Daten geschrieben bzw. aus dem Daten über die invertierte Datenleitung (5) gelesen werden, und zwei Inverter (11C, 12C), wobei jeder einen ersten p-Kanal Transistor (21, 22) und einen ersten n-Kanal Transistor (31, 32) beinhaltet und der Eingang bzw. Ausgang des einen Inverters mit dem Ausgang bzw. Eingang des anderen Inverters verbunden ist und wobei die Inverter (11C, 12C) zwischen den Source- bzw. Drainanschluß des ersten Transistors (6) und den Drain- bzw. Sourceanschluß des zweiten Transistors (7) geschaltet sind, gekennzeichnet durch zwei in Reihe mit den ersten p-Kanal Transistoren (21, 22) der beiden Inverter (11C, 12C) geschaltete zweite p-Kanal Transistoren (41, 42).
3. Halbleiterspeicher (Fig. 4), bestehend aus einer Datenleitung (4) mit einer Spannung und einer invertierten Datenleitung (5) mit einer gegenüber der Spannung der Datenleitung (4) invertierten Spannung, einen ersten und einen zweiten Transistor (6, 7) zur Auswahl eines Speicherelements, in das über die Datenleitung (4) Daten geschrieben bzw. aus dem Daten über die invertierte Datenleitung (5) gelesen werden, und zwei Inverter (11D, 12), wobei jeder einen ersten p-Kanal Transistor (21, 22) und einen ersten n-Kanal Transistor (31, 32) beinhaltet und der Eingang bzw. Ausgang des einen Inverters mit dem Ausgang bzw. Eingang des anderen Inverters verbunden ist und wobei die Inverter (11D, 12) zwischen den Source- bzw. Drainanschluß des ersten Transistors (6) und den Drain- bzw. Sourceanschluß des zweiten Transistors (7) geschaltet sind, gekennzeichnet durch einen in Reihe mit dem ersten n-Kanal Transistor (31) eines (11D) der beiden Inverter (11D, 12) geschalteten zweiten n- Kanal Transistor (51).
4. Halbleiterspeicher (Fig. 6), bestehend aus einer Datenleitung (4) mit einer Spannung und einer invertierten Datenleitung (5) mit einer gegenüber der Spannung der Datenleitung (4) invertierten Spannung, einen ersten und einen zweiten Transistor (6, 7) zur Auswahl eines Speicherelements, in das über die Datenleitung (4) Daten geschrieben bzw. aus dem Daten über die invertierte Datenleitung (5) gelesen werden, und zwei Inverter (11D, 12D), wobei jeder einen ersten p-Kanal Transistor (21, 22) und einen ersten n-Kanal Transistor (31, 32) beinhaltet und der Eingang bzw. Ausgang des einen Inverters mit dem Ausgang bzw. Eingang des anderen Inverters verbunden ist und wobei die Inverter (11D, 12D) zwischen den Source- bzw. Drainanschluß des ersten Transistors (6) und den Drain- bzw. Sourceanschluß des zweiten Transistors (7) geschaltet sind, gekennzeichnet durch zwei in Reihe mit den ersten n-Kanal Transistoren (31, 32) der beiden Inverter (11D, 12D) geschaltete zweite n-Kanal Transistoren (51, 52).
5. Halbleiterspeicher (Fig. 7), bestehend aus einer Datenleitung (4) mit einer Spannung und einer invertierten Datenleitung (5) mit einer gegenüber der Spannung der Datenleitung (4) invertierten Spannung, einen ersten und einen zweiten Transistor (6, 7) zur Auswahl eines Speicherelements, in das über die Datenleitung (4) Daten geschrieben bzw. aus dem Daten über die invertierte Datenleitung (5) gelesen werden, und zwei Inverter (11, 12E), wobei jeder einen ersten p-Kanal Transistor (21, 22) und einen ersten n-Kanal Transistor (31, 32) beinhaltet und der Eingang bzw. Ausgang des einen Inverters mit dem Ausgang bzw. Eingang des anderen Inverters verbunden ist und wobei die Inverter (11, 12E) zwischen den Source- bzw. Drainanschluß des ersten Transistors (6) und den Drain- bzw. Sourceanschluß des zweiten Transistors (7) geschaltet sind, gekennzeichnet durch einen zweiten p-Kanal Transistor (42) und einen zweiten n-Kanal Transistor (52), die in Reihe mit dem ersten p-Kanal Transistor (22) bzw. mit dem ersten n-Kanal Transistor (32) eines (12E) der beiden Inverter (11, 12E) geschaltet sind.
DE4317382A 1992-05-26 1993-05-25 Halbleiterspeicher Expired - Fee Related DE4317382C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4160132A JPH05325557A (ja) 1992-05-26 1992-05-26 半導体記憶装置

Publications (2)

Publication Number Publication Date
DE4317382A1 true DE4317382A1 (de) 1993-12-02
DE4317382C2 DE4317382C2 (de) 1995-11-02

Family

ID=15708567

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4317382A Expired - Fee Related DE4317382C2 (de) 1992-05-26 1993-05-25 Halbleiterspeicher

Country Status (3)

Country Link
US (1) US5392235A (de)
JP (1) JPH05325557A (de)
DE (1) DE4317382C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0920026A1 (de) * 1997-11-28 1999-06-02 STMicroelectronics S.r.l. RAM-Speicherzelle mit niedriger Leistungsaufnahme und einer einzigen Bitleitung

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5894434A (en) * 1995-12-22 1999-04-13 Texas Instruments Incorporated MOS static memory array
US6016277A (en) * 1997-06-27 2000-01-18 Cypress Semiconductor Corporation Reference voltage generator for reading a ROM cell in an integrated RAM/ROM memory device
US5880999A (en) * 1997-06-27 1999-03-09 Cypress Semiconductor Corporation Read only/random access memory architecture and methods for operating same
EP1239487A1 (de) * 2001-03-06 2002-09-11 STMicroelectronics Limited Speicherrücksetzverfahren und Schaltung
JP4811086B2 (ja) * 2006-03-31 2011-11-09 ヤマハ株式会社 半導体記憶装置
US9042159B2 (en) 2012-10-15 2015-05-26 Marvell World Trade Ltd. Configuring resistive random access memory (RRAM) array for write operations
US9047945B2 (en) 2012-10-15 2015-06-02 Marvell World Trade Ltd. Systems and methods for reading resistive random access memory (RRAM) cells
US8885388B2 (en) 2012-10-24 2014-11-11 Marvell World Trade Ltd. Apparatus and method for reforming resistive memory cells
WO2014070852A1 (en) * 2012-10-31 2014-05-08 Marvell World Trade Ltd. Sram cells suitable for fin field-effect transistor (finfet) process
CN105190760B (zh) 2012-11-12 2018-04-24 马维尔国际贸易有限公司 在存储器系统中并行地使用具有nmos通过门和pmos通过门两者的sram单元

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890263A (en) * 1988-05-31 1989-12-26 Dallas Semiconductor Corporation RAM with capability for rapid clearing of data from memory by simultaneously selecting all row lines

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132904A (en) * 1977-07-28 1979-01-02 Hughes Aircraft Company Volatile/non-volatile logic latch circuit
US4149268A (en) * 1977-08-09 1979-04-10 Harris Corporation Dual function memory
JPS5953637B2 (ja) * 1978-09-20 1984-12-26 株式会社東芝 記憶回路
JPH0315278A (ja) * 1990-01-16 1991-01-23 Shinsei Kogyo:Kk 超音波モータ
US5157625A (en) * 1990-05-22 1992-10-20 United Technologies Corporation Radiation resistant sram memory cell
US5047979A (en) * 1990-06-15 1991-09-10 Integrated Device Technology, Inc. High density SRAM circuit with ratio independent memory cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4890263A (en) * 1988-05-31 1989-12-26 Dallas Semiconductor Corporation RAM with capability for rapid clearing of data from memory by simultaneously selecting all row lines

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0920026A1 (de) * 1997-11-28 1999-06-02 STMicroelectronics S.r.l. RAM-Speicherzelle mit niedriger Leistungsaufnahme und einer einzigen Bitleitung

Also Published As

Publication number Publication date
DE4317382C2 (de) 1995-11-02
US5392235A (en) 1995-02-21
JPH05325557A (ja) 1993-12-10

Similar Documents

Publication Publication Date Title
DE3716518C2 (de)
DE19650715B4 (de) Unterwortleitungstreiberschaltung und diese verwendende Halbleiterspeichervorrichtung
DE4330778A1 (de) Speicherzellenschaltung
DE4238063C2 (de) Integrierte Speicherzellenschaltung mit Set-/Reset-Funktion
DE2723188A1 (de) Mis-fet-speicher
DE2556832A1 (de) Speicheranordnung und verfahren zum betrieb einer derartigen speicheranordnung
DE4317382C2 (de) Halbleiterspeicher
DE19654577B4 (de) Verfahren zum Ansteuern von Wortleitungen in Halbleiter-Speichervorrichtungen
DE19906200A1 (de) Halbleiterspeichervorrichtung mit einer Subwortleitung-Ansteuerschaltung
DE19749659A1 (de) Hierarchische Wortleitungsstruktur
DE69724499T2 (de) Verbesserungen für oder in Bezug auf Halbleiterspeicheranordnungen
DE2646653B2 (de) Leseverstaerker fuer statische speichereinrichtung
DE4137336C2 (de) IC-Karte
DE4129133C1 (de)
DE60210170T2 (de) Speichersystem
DE69721724T2 (de) Spannungspegelumsetzungsverfahren, insbesondere für nichtflüchtigen Speicher
DE60123542T2 (de) Assoziativspeicherschaltung für Wiederauffindung in einem Datenverarbeitungssystem
DE19823687A1 (de) Fuselatch-Schaltung
DE60224406T2 (de) Direktzugriffspeicheranordnungen mit einem diodenpuffer
DE19828402B4 (de) Halbleiterspeicher
EP0304591B1 (de) Halbleiterspeicher mit einer Signalwechsel-Erkennungsschaltung
DE4211950A1 (de) Halbleiter-speicheranordnung
EP1114461B1 (de) Halbleiter-schaltungsanordnung
DE60023213T2 (de) RAM Speicher
DE2618760A1 (de) Halbleiter-speichervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee