DE10164359B4

DE10164359B4 - Versorgungsspannungspegeldetektor

Info

Publication number: DE10164359B4
Application number: DE10164359A
Authority: DE
Inventors: Dae Han Ichon Kim
Original assignee: Hynix Semiconductor Inc
Current assignee: SK Hynix Inc
Priority date: 2001-11-30
Filing date: 2001-12-28
Publication date: 2008-10-16
Anticipated expiration: 2021-12-29
Also published as: TW548903B; KR20030044617A; DE10164359A1; JP2003174099A; JP4062405B2; KR100434176B1; US20030102855A1; US6639419B2

Abstract

Versorgungsspannungspegeldetektor mit:
einem Referenzspannungsgenerator zum Erzeugen einer Referenzspannung von einem konstanten Pegel, abhängig von einem Steuersignal;
einem Vergleichsspannungsgenerator zum Erzeugen einer Vergleichsspannung, deren Variationsverhältnis größer ist als das der Versorgungsspannung, welche von außen geliefert wird, abhängig von dem Steuersignal; und
einem Komparator zum Vergleichen der Referenzspannung und der Vergleichsspannung, abhängig von dem Steuersignal zum Ausgeben eines vorgegebenen Signals,
wobei der Vergleichsspannungsgenerator aufweist:
einen ersten PMOS-Transistor, dessen Source mit der Versorgungsspannung verbunden ist und der durch das Steuersignal steuerbar ist;
einen Widerstand, der zwischen einen Drain des ersten PMOS-Transistors und einen Knoten geschaltet ist;
einen zweiten PMOS-Transistors, der zwischen die Versorgungsspannung und einen Ausgangsanschluss geschaltet ist und durch das Steuersignal ansteuerbar ist; und
einen NMOS-Transistor, der zwischen den Ausgangsanschluss und Masse geschaltet ist und dessen Gate mit dem Knoten verbunden ist.

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft im Allgemeinen eine Vorrichtung zum Erfassen des Pegels einer Versorgungsspannung, welche von außen zugeführt wird, und insbesondere einen Versorgungsspannungspegeldetektor zum Erfassen der Differenz in einer Referenzspannung und einer Vergleichsspannung zum Erfassen einer Spannung eines erwünschten Pegels.
Die US 6,147,521 offenbart einen Versorgungsspannungspegeldetektor, welcher aufweist:

– einen Referenzspannungsgenerator zum Erzeugen einer Referenzspannung von einem konstanten Pegel, abhängig von einem Steuersignal;
– einen Vergleichsspannungsgenerator zum Erzeugen einer Vergleichsspannung, abhängig von dem Steuersignal; und
– einen Komperator zum Vergleichen der Referenzspannung und der Vergleichsspannung, abhängig von dem Steuersignal und zum Ausgeben eines vorgegebenen Signals.

Dabei weist der Vergleichsspannungsgenerator auf:

– einen ersten Transistor, der durch das Steuersignal ansteuerbar ist;
– einen Widerstand, der an den ersten Transistor angeschlossen ist; und
– einen PMOS-Transistor und einen MMOS-Transistor.

Im allgemeinen bestehen Halbleitervorrichtungen aus verschiedenen Arten von Schaltungen. Eine von außen zugeführte Versorgungsspannung treibt jede der Schaltungen. Da jedoch ein fehlerhafter Betrieb der Schaltung erzeugt werden kann, falls sich der Pegel der Versorgungsspannung derart ändert, dass er einen Bereich einer Betriebsspannung von einer jeweiligen der Schaltungen überschreitet, ist es erforderlich, dass die Schaltung normalerweise innerhalb eines Spannungsbereichs von einem hinreichenden Pegel betrieben wird, indem der Pegel der Versorgungsspannung erfaßt wird. Beispielsweise ist es im Fall einer Klammerschaltung oder einer Verstärkerschaltung zum Anlegen einer geeigneten Vorspannung an Wortleitungen in einer Speichervorrichtung notwendig, dass eine Spannung innerhalb eines angemessenen Bereichs ausgegeben wird, indem Variationen in der Versorgungsspannung erfaßt werden, da die Ausgangsspannung sich abhängig von der Versorgungsspannung ändert. Zum Erfassen des Pegels der Versorgungsspannung wird ein Versorgungsspannungspegeldetektor verwendet.
Wie in 1 gezeigt, umfaßt der Versorgungsspannungspegeldetektor einen Referenzspannungsgenerator 1 zum Erzeugen ei ner Referenzspannung Vref mit einem konstanten Pegel abhängig von einem Steuersignal ctrlb, einen Vergleichsspannungsgenerator 2 zum Erzeugen einer Vergleichsspannung afvdd/hfvdd, deren Schwankungsverhältnis größer ist als die Versorgungsspannung V_DD, welche von außen abhängig von einem Steuersignal ctrlb zugeführt wird, sowie einen Komparator 3 zum Vergleichen der Referenzspannung Vref und der Vergleichsspannung afvdd/hfvdd, abhängig von dem Steuersignal ctrlb zur Ausgabe eines Signals vdd_det mit einem H-Zustand, falls die Versorgungsspannung V_DD höher ist als ein vorgegebener Pegel, und zum Ausgeben eines Signals vdd_det eines L-Zustands, falls die Versorgungsspannung V_DD niedriger ist als ein vorgegebener Pegel.
Bei dem herkömmlichen Versorgungsspannungspegeldetektor jedoch ist die Variation in der Spannung afvdd, welche von dem Vergleichsspannungsgenerator 2 ausgegeben wird, kleiner als die Variation in der Versorgungsspannung V_DD, wie in 6 gezeigt. Deshalb gibt es insofern Probleme, als dass nicht nur die Erfassungsgeschwindigkeit gering ist, sondern ebenfalls die Erfassungsspanne durch Rauschen reduziert ist.
Mit anderen Worten ist der herkömmliche Vergleichsspannungsgenerator 2 derart konstruiert, dass er die Spannung hfvdd verteilt durch die Widerstände R1 und R2 ausgibt, wenn ein PMOS-Transistor durch das Steuersignal ctrlb eingeschaltet wird, wie in 2 gezeigt, wobei die Differenz in der Referenzspannung Vref und der Vergleichsspannung hfvdd klein ist, wie in 6 gezeigt, und die Ausgabe des Komparators 3 ist somit verzögert, so dass ein fehlerhafter Betrieb durch ein geringes Rauschen verursacht werden kann.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung soll die obigen Probleme lösen, und eine Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines hinsichtlich der Rauschempfindlichkeit verbesserten Versorgungsspannungspegeldetektors.
Bei dem erfindungsgemäßen Versorgungsspannungspegeldetektor ist ein Vergleichsspannungsgenerator derart konstruiert, dass die Variationen in einer Vergleichsspannung abhängig von einer Versorgungsspannung groß werden.
Zum Lösen der obigen Aufgabe ist ein Versorgungsspannungspegeldetektor gemäß der vorliegenden Erfindung dadurch gekennzeichnet, dass er aufweist: einen Referenzspannungsgenerator zum Erzeugen einer Referenzspannung eines konstanten Pegels, abhängig von einem Steuersignal; einen Vergleichsspannungsgenerator zum Erzeugen einer Vergleichsspannung, deren Variationsverhältnis größer ist als das der Versorgungsspannung, welche von außerhalb abhängig von dem Steuersignal zuführbar ist; und einen Komparator zum Vergleichen der Referenzspannung und der Vergleichsspannung, abhängig von dem Steuersignal zum Ausgeben eines vorbestimmten Signals, wobei der Vergleichsspannungsgenerator aufweist: einen ersten PMOS-Transistor, welcher durch das Steuersignal ansteuerbar ist, dessen Source mit der Versorgungsspannung verbunden ist; einen Widerstand, der zwischen einen Drain des ersten PMOS-Transistors und einen Knoten geschaltet ist; einen zweiten PMOS-Transistor, der zwischen die Versorgungsspannung und einem Ausgangsanschluss geschaltet ist und durch das Steuersignal ansteuerbar; und einen NMOS-Transistor, der zwischen den Ausgangsanschluss und Masse geschaltet ist und dessen Gate mit dem Knoten verbunden ist.
Der NMOS-Transistor ist in einem Substrat mit einer Wanne aus einer Dreifachstruktur gebildet, wobei eine P-Wanne mit dem Knoten verbunden ist, eine N-Wanne mit der Versorgungsspannung verbunden ist und das Substrat mit Masse verbunden ist.
Ebenfalls ist ein Versorgungsspannungspegeldetektor gemäß der vorliegenden Erfindung dadurch gekennzeichnet, dass er aufweist: einen Referenzspannungsgenerator zum Erzeugen einer Referenzspannung eines konstanten Pegels, abhängig von einem Steuersignal; einen Vergleichsspannungsgenerator zum Erzeugen einer Vergleichsspannung, deren Variationsverhältnis höher ist als das der Versorgungsspannung, welche von außerhalb zugeführt wird, abhängig von dem Steuersignal; und einen Komparator zum Vergleichen der Referenzspannung und der Vergleichsspannung, abhängig von dem Steuersignal zum Ausgeben eines vorgegebenen Signals, wobei der Vergleichsspannungsgenerator aufweist: einen ersten PMOS-Transistor, der durch das Steuersignal ansteuerbar ist, dessen Source mit der Versorgungsspannung verbunden ist; einen Widerstand, der zwischen einen Drain des ersten PMOS-Transistors und einen Knoten geschaltet ist; eine Diode, die zwischen dem Knoten und Masse geschaltet ist; einen zweiten PMOS-Transistor, der zwischen die Versorgungsspannung und einen Ausgangsanschluss geschaltet ist und durch das Steuersignal ansteuerbar ist; und einen NMOS-Transistor, der zwischen den Ausgangsanschluss und Masse geschaltet ist und dessen Gate mit dem Knoten verbunden ist.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die vorherigen Aspekte und weitere Merkmale der vorliegenden Erfindung werden in der folgenden Beschreibung im Zusammenhang mit den begleitenden Zeichnungen erläutert.
In den Figuren zeigen:
1 ein Blockdiagramm eines Versorgungsspannungspegeldetektors;
2 ein Schaltungsdiagramm zum Beschreiben eines herkömmlichen Vergleichsspannungsgenerators;
3A–3D Schaltungsdiagramme zum Beschreiben eines Vergleichsspannungsgenerators gemäß der vorliegenden Erfindung;
4 eine Querschnittsansicht einer Vorrichtung zum Erläutern eines Transistors mit einer Wanne aus einer Dreifachstruktur, welche bei der vorliegenden Erfindung verwendet wird;
5A–D Schaltungsdiagramme zum Erklären eines Vergleichsspannungsgenerators gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
6 eine Gleichstrom(DC)-Spannungswellenform von jedem der Abschnitte zum Erläutern des Betriebs des Vergleichsspannungsgenerators; und
7 eine Gleichstrom(DC)-Spannungswellenform von jedem der Abschnitte zum Erläutern des Betriebs des Vergleichsspannungsgenerators.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
Die vorliegende Erfindung wird detailliert anhand einer bevorzugten Ausführungsform unter Bezugnahme auf die begleitenden Zeichnungen erläutert, in denen gleiche Bezugszeichen zur Identifikation derselben oder ähnlicher Teile verwendet sind.
Ein Versorgungsspannungspegeldetektor gemäß der vorliegenden Erfindung enthält einen Referenzspannungsgenerator 1 zum Erzeugen einer Referenzspannung Vref eines konstanten Pegels, abhängig von einem Steuersignal ctrlb, einen Vergleichsspannungsgenerator 2 zum Erzeugen einer Vergleichsspannung afvdd/hfvdd, deren Variationsverhältnis größer ist als die Versorgungsspannung V_DD, welche von außerhalb zugeführt wird, abhängig von einem Steuersignal ctrlb, sowie einen Komparator 3 zum Vergleichen der Referenzspannung Vref und der Vergleichsspannung afvdd/hfvdd, abhängig von dem Steuersignal ctrlb zum Ausgeben eines Signals vdd_det eines H-Zustands, falls die Versorgungsspannung V_DD größer ist als ein vorgegebener Pegel, und zum Ausgeben eines Signals vdd_det eines L-Zustandes, falls die Versorgungsspannung V_DD niedriger als ein vorgegebener Pegel ist, wie in 1 illustriert.
Insbesondere ist der Vergleichsspannungsgenerator 2 derart konstruiert, daß die Variation in der Vergleichsspannung afvdd abhängig von der Variation in der Versorgungsspannung V_DD groß wird im Vergleich zu einem herkömmlichen Vergleichsspannungsgenerator. Deshalb kann die Erfassungsspanne des Komparators 3 zum Erfassen der Differenz zwischen der Differenzspannung Vref und der Vergleichsspannung afvdd verbessert werden.
Zu diesem Zweck konstruiert die vorliegende Erfindung den Vergleichsspannungsgenerator 2 derart, daß die Variation in der Vergleichsspannung afvdd abhängig von der Variation in der Versorgungsspannung V_DD grösser wird, nämlich folgendermaßen.
3A bis 3D sind Schaltungsdiagramme zum Beschreiben eines Vergleichsspannungsgenerators gemäß der vorliegenden Erfindung.
3A ist eine grundlegende Schaltung des Vergleichsspannungsgenerators gemäß der vorliegenden Erfindung.
Eine Source eines PMOS-Transistors P11, welcher durch das Steuersignal ctrlb getrieben wird, ist mit der Versorgungsspannung V_DD verbunden, und ein Widerstand R11 ist zwischen einem Drain des PMOS-Transistors P11 und einem Knoten bias geschaltet. Ebenfalls ist ein PMOS-Transistor P12, der durch das Steuersignal ctrlb getrieben wird, zwischen die Versorgungsspannung V_DD und dem Ausgangsanschluß afvdd geschaltet, und ein NMOS-Transistor N11, dessen Gate mit dem Knoten bias verbunden ist, ist zwischen dem Ausgangsanschluß afvdd und Masse geschaltet.
Dabei ist der NMOS-Transistor N11 in dem Substrat 10 mit einer Wanne aus einer Dreifachstruktur gebildet, wie in 4 gezeigt. Ein Pickup-Bereich bzw. Aufnahmebereich 15 der P-Wanne 12 ist mit dem Knoten bias verbunden, und ein Pickup-Bereich 16 der N-Wanne 11 ist mit der Versorgungsspannung V_DD verbunden. Ein Pickup-Bereich 17 in dem Substrat 10 ist mit Masse zusammen mit der Source 13 verbunden.
3B illustriert eine Schaltung, in der ein NMOS-Transistor N12, der durch das Steuersignal ctrlb getrieben wird, zwischen dem Knoten bias und Masse in der grundlegenden Schaltung, wie z. B. gemäß 3A, geschaltet ist; 3C illustriert eine Schaltung, bei der ein Inverter I11 zum Anlegen eines invertierten Steuersignals ctrlb an das Gate des NMOS-Transistors N12 in der Schaltung von 3B vorgesehen ist; und 3D illustriert eine Schaltung, bei der ein Widerstand R12 zwischen dem Knoten bias und Masse geschaltet ist, um den Knoten bias in der grundlegenden Schaltung gemäß 3A zu initialisieren.
Ein Betrieb des Vergleichsspannungsgenerators 2, der wie oben beschrieben konstruiert ist, wird nachstehend erläutert.
In einem Standby-Zustand wird das Steuersignal ctrlb in einem H-Zustand gehalten, um den PMOS-Transistor P11 und den PMOS-Transistor P12 auszuschalten, und der Knoten bias ist potential frei bzw. floatend. Deshalb werden das Gate des NMOS-Transistors N11 und die P-Wanne 12 floatend gehalten, so daß ein unnötiger Leistungsverbrauch verhindert werden kann.
Wenn das Steuersignal ctrlb in einen L-Zustand verschoben wird und während einer Periode, in der die Versorgungsspannung V_DD unterhalb 1,7 V liegt, werden der PMOS-Transistor P11, der PMOS-Transistor P12 und der NMOS-Transistor N12 eingeschaltet. Zu dieser Zeit wird das Potential des Knotens bias, das nicht saturiert ist, angelegt an das Gate des NMOS-Transistors N11 und den Pickup-Bereich 15 der P-Wanne. Somit wird die Kanalbreite des NMOS-Transistors N11 erhöht, und ein P-N-Übergang zwischen dem Pickup-Bereich 15 der P-Wanne und der Source 13 gerät in Vorwärtspolung, während das Potential des Knotens bias erhöht wird, so daß ein DTMOS (Dynamic Threshold MOSfet = MOSfet mit dynamischer Schwellspannung)-Betrieb induziert wird, um die Schwellspannung (Vth) des NMOS-Transistors N11 zu erniedrigen. Daraus resultierend wird, obwohl der PMOS-Transistor P11 eingeschaltet ist, die Ladungsansteuerbarkeit des NMOS-Transistors Nil weiter erhöht, um die Vergleichsspannung afvdd auszugeben, welche niedriger ist als die herkömmliche Vergleichsspannung afvdd, wie in 6 illustriert.
Inzwischen in einer Periode, in der die Versorgungsspannung V_DD oberhalb 1,7 V liegt, fließt ein Strom, der durch den Widerstand R11 fließt, hinreichend in den P-N-Übergang zwischen dem Pickup-Bereich 15 der P-Wanne und der Source 13, welcher in einem vorwärts gepolten Zustand ist. Deshalb wird das Potential des Knotens bias nicht linear abhängig von der Versorgungsspannung V_DD erhöht, sondern erreicht einen konstanten Sättigungszustand. Somit wird, da ein Effekt durch eine Erhöhung der Gate-Spannung des NMOS-Transistors N11 oder des DTMOS-Betriebs nicht weiter verbessert wird, sogar falls die Versorgungsspannung V_DD erhöht wird, die Ladungsansteuerbarkeit des NMOS-Transistors Nil nicht geändert, sondern die Ladungsansteuerbarkeit des PMOS-Transistors P12 wird signifikant erhöht von einem Anstieg der Versorgungsspannung V_DD. Daraus resultierend wird die ausgegebene Vergleichsspannung afvdd schnell erhöht, wie in 6 gezeigt.
In 7 repräsentiert eine Wellenform A einen Strom, der in den Widerstand R11 fließt, eine Wellenform B repräsentiert einen Strom, der durch den NMOS-Transistor N12 fließt, eine Wellenform C repräsentiert einen Strom, der durch den PMOS-Transistor P12 fließt, eine Wellenform D repräsentiert einen Strom, der in Masse durch die Source 13 des NMOS-Transistors Nil fließt, und eine Wellenform E repräsentiert einen Strom, der durch den P-N-Übergang zwischen der P-Wanne 12 und der Source 13 des NMOS-Transistors N11 fließt.
5A bis 5D sind Schaltungsdiagramme zum Erläutern eines Vergleichsspannungsgenerators gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
5A illustriert eine grundlegende Schaltung des Vergleichsspannungsgenerators gemäß der weiteren Ausführungsform der vorliegenden Erfindung.
Eine Source eines PMOS-Transistors P21, der durch das Steuersignal ctrlb getrieben wird, ist mit der Versorgungsspannung V_DD verbunden, und ein Widerstand R21 ist zwischen einem Drain des PMOS-Transistors P21 und dem Knoten bias angeschlossen. Eine Diode D21 ist zwischen dem Knoten bias und Masse geschaltet. Ebenfalls ist ein PMOS-Transistor P22, der durch das Steuersignal ctrlb getrieben wird, angeschlossen zwischen der Versorgungsspannung V_DD und dem Ausgangsanschluß afvdd. Ein NMOS-Transistor N21, dessen Gate mit dem Knoten bias verbunden ist, ist zwischen dem Ausgangsanschluß afvdd und Masse geschaltet.
5B illustriert eine Schaltung, in der ein NMOS-Transistor N22, der durch das Steuersignal ctrlb getrieben wird, zwischen dem Knoten bias und Masse geschaltet ist, wie in der grundlegenden Schaltung gemäß 5A; 5C illustriert eine Schaltung, in der ein Inverter I21 zum Anlegen eines invertierten Steuersignal ctrlb an das Gate des NMOS-Transistors N22 weiterhin angeschlossen ist in der grundlegenden Schaltung von 5B; und 5D illustriert eine Schaltung, in der ein Widerstand R22 zwischen dem Knoten bias und Masse geschaltet ist, um den Knoten bias in der grundlegenden Schaltung gemäß 5A zu initialisieren.
Ein Betrieb des Vergleichsspannungsgenerators 2, der wie oben beschrieben konstruiert ist, wird nachstehend erläutert.
In einem Standby-Zustand wird das Steuersignal ctrlb in einem H-Zustand gehalten, um den PMOS-Transistor P21 und den PMOS-Transistor P22 auszuschalten. Da der Knoten bias floatend ist, floatet das Gate des NMOS-Transistors N21 intakt, so daß ein unnötiger Leistungsverbrauch verhindert werden kann.
Wenn das Steuersignal ctrlb in einen L-Zustand verschoben wird und während einer Periode, in der die Versorgungsspannung V_DD unterhalb 1,7 V liegt, werden der PMOS-Transistor P21 und der PMOS-Transistor P22 sowie der NMOS-Transistor N22 eingeschaltet. Zu dieser Zeit ist das Potential des Knotens bias, das nicht saturiert ist, an das Gate des NMOS-Transistors N21 und die Diode D21 angelegt. Deshalb gerät die Diode D21 in Vorwärtspolung, wenn die Kanalbreite des NMOS-Transistors N21 erhöht wird, während das Potential des Knotens bias erhöht wird, so daß der DTMOS-Betrieb induziert wird, um die Schwellspannung (Vth) des NMOS-Transistors N21 zu erniedrigen. Daraus resultierend wird, obwohl der PMOS-Transistor P21 eingeschaltet ist, die Ladungsansteuerbarkeit des NMOS-Transistors N21 weiter erhöht, so daß die Vergleichsspannung afvdd, die niedriger ist als eine herkömmliche Vergleichsspannung hfvdd, ausgegeben wird, wie in 6 gezeigt.
Zwischenzeitlich während einer Periode, in der die Versorgungsspannung V_DD oberhalb 1,7 V liegt, wird, da ein Strom, der durch den Widerstand R21 fließt, hinreichend durch die Diode D21 fließt, welche sich in Vorwärtspolung befindet, das Potential des Knotens bias nicht linear erhöht, abhängig von der Versorgungsspannung V_DD, sondern erreicht einen konstanten Sättigungszustand. Deshalb wird, sogar wenn die Versorgungsspannung V_DD erhöht wird, da ein Effekt durch eine Erhöhung der Gate-Spannung des NMOS-Transistors N21 oder der DTMOS-Betrieb nicht weiter verbessert wird, die Ladungsansteuerbarkeit des NMOS-Transistors N21 nicht geändert, sondern die Ladungsansteuerbarkeit des PMOS-Transistors P22 wird signifikant erhöht, abhängig von einer Erhöhung der Versor gungsspannung V_DD, so daß die Vergleichsspannung afvdd, welche ausgegeben wird, schnell erhöht wird, wie in 6 gezeigt.
Die vorliegende Erfindung verwendet den NMOS-Transistor Nil, der in dem Substrat 10 mit einer Wanne aus einer Dreifachstruktur, wie in 4 gezeigt ist, gebildet ist zum Erhöhen der Variation in der Vergleichsspannung afvdd, abhängig von der Variation in der Versorgungsspannung V_DD.
Während einer Periode, in der die Versorgungsspannung V_DD niedrig ist, wird der Kanal des PMOS-Transistors P12 schwach ausgebildet, um die Ladungsansteuerbarkeit zu schwächen. Im Gegensatz dazu wird, wenn die Spannung, die durch den Widerstand R11 verteilt wird, an das Gate des NMOS-Transistors N11 geliefert wird, der P-N-Übergang zwischen der P-Wanne 15 und der Source 13 vorwärts gepolt und ein DTMOS-Betrieb wird somit induziert, welcher die Schwellspannung (Vth) des NMOS-Transistors N11 erniedrigt. Mit anderen Worten wird die Ladungsansteuerbarkeit des NMOS-Transistors N11 erhöht im Vergleich zum PMOS-Transistor P12, so daß eine geringe Vergleichsspannung afvdd ausgegeben werden kann.
Zusätzlich wird während einer Periode, in der die Versorgungsspannung V_DD hoch ist, da das Potential des Knotens bias gesättigt ist, die Ladungsansteuerbarkeit des NMOS-Transistors Nil begrenzt, aber die Ladungsansteuerbarkeit des PMOS-Transistors P12 erhöht, um kontinuierlich die ausgegebene Vergleichsspannung afvdd zu erhöhen. Da dabei der P-N-Übergang zwischen der P-Wanne 15 und der Source 13 des NMOS-Transistors N11 vorwärts gepolt wird, wird die Ladungsansteuerbarkeit des NMOS-Transistor N11 verbessert. Somit kann die Entladung durch Masse aktiv gestaltet werden, so daß das Potential des Knotens bias gesättigt wird.
Wie oben erwähnt, enthält die vorliegende Erfindung einen Vergleichsspannungsgenerator in einem Versorgungsspannungspe geldetektor, welcher bewirkt, dass die Variation in der Vergleichsspannung afvdd abhängig von der Variation in der Versorgungsspannung V_DD groß wird. Damit hat die vorliegende Erfindung den Vorteil, dass sie die Erfassungsspanne eines Komparators zum Erfassen der Differenz zwischen der Referenzspannung Vref und einer Vergleichsspannung afvdd verbessern kann. Die vorliegende Erfindung kann ebenfalls einen fehlerhaften Betrieb durch Rauschen zur Erzielung eines stabilen Betriebs verhindern.
Die vorliegende Erfindung wurde mit Bezug auf eine bestimmte Ausführungsform im Zusammenhang mit einer bestimmten Anwendung erklärt. Die Fachleute werden jedoch erkennen, dass zusätzliche Modifikationen und Anwendungen innerhalb des Schutzumfangs liegen.

Claims

Versorgungsspannungspegeldetektor mit: einem Referenzspannungsgenerator zum Erzeugen einer Referenzspannung von einem konstanten Pegel, abhängig von einem Steuersignal; einem Vergleichsspannungsgenerator zum Erzeugen einer Vergleichsspannung, deren Variationsverhältnis größer ist als das der Versorgungsspannung, welche von außen geliefert wird, abhängig von dem Steuersignal; und einem Komparator zum Vergleichen der Referenzspannung und der Vergleichsspannung, abhängig von dem Steuersignal zum Ausgeben eines vorgegebenen Signals, wobei der Vergleichsspannungsgenerator aufweist: einen ersten PMOS-Transistor, dessen Source mit der Versorgungsspannung verbunden ist und der durch das Steuersignal steuerbar ist; einen Widerstand, der zwischen einen Drain des ersten PMOS-Transistors und einen Knoten geschaltet ist; einen zweiten PMOS-Transistors, der zwischen die Versorgungsspannung und einen Ausgangsanschluss geschaltet ist und durch das Steuersignal ansteuerbar ist; und einen NMOS-Transistor, der zwischen den Ausgangsanschluss und Masse geschaltet ist und dessen Gate mit dem Knoten verbunden ist.
Versorgungsspannungspegeldetektor nach Anspruch 1, dadurch gekennzeichnet, dass der NMOS-Transistor in einem Substrat mit einer Wanne aus einer Dreifachstruktur gebildet ist, wobei eine P-Wanne mit dem Knoten verbunden ist, eine N-Wanne mit der Versorgungsspannung verbunden ist und das Substrat mit Masse verbunden ist.
Versorgungsspannungspegeldetektor nach Anspruch 1, gekennzeichnet durch einen NMOS-Transistor, der mit dem Knoten und Masse verbunden ist und durch das Steuersignal ansteuerbar ist, und einen Inverter zum Zuführen eines invertierten Steuersignals an das Gate des NMOS-Transistors.
Versorgungsspannungspegeldetektor nach Anspruch 1, gekennzeichnet durch einen Widerstand, der zwischen dem Knoten und Masse geschaltet ist.
Versorgungsspannungspegeldetektor mit: einem Referenzspannungsgenerator zum Erzeugen einer Referenzspannung eines konstanten Pegels, abhängig von einem Steuersignal; einem Vergleichsspannungsgenerator zum Erzeugen einer Vergleichsspannung, deren Variationsverhältnis größer ist als das der Versorgungsspannung, die von außen zugeführt wird, abhängig von dem Steuersignal; und einem Komparator zum Vergleichen der Referenzspannung und der Vergleichsspannung, abhängig von dem Steuersignal zum Ausgeben eines vorgegebenen Signals, wobei der Vergleichsspannungsgenerator aufweist; einen ersten PMOS-Transistor, dessen Source mit der Versorgungsspannung verbunden ist und der durch das Steuersignal ansteuerbar ist; einen Widerstand, der zwischen den Drain des ersten PMOS-Transistors und einen Knoten geschaltet ist; eine Diode, die zwischen den Knoten und Masse geschaltet ist; einen zweiten PMOS-Transistor, der zwischen die Versorgungsspannung und einen Ausgangsanschluss geschaltet ist und durch das Steuersignal ansteuerbar ist; und einen NMOS-Transistor, der zwischen den Ausgangsanschluss und Masse geschaltet ist und dessen Gate mit dem Knoten verbunden ist.
Versorgungsspannungspegeldetektor nach Anspruch 5, gekennzeichnet durch einen NMOS-Transistor, der mit dem Knoten und Masse verbunden ist und durch das Steuersignal ansteuerbar ist, und einen Inverter zum Zuführen eines invertierten Steuersignals an das Gate des NMOS-Transistors.
Versorgungsspannungspegeldetektor nach Anspruch 5, gekennzeichnet durch einen Widerstand, der zwischen den Knoten und Masse geschaltet ist.