DE4032733C2 - - Google Patents

Info

Publication number
DE4032733C2
DE4032733C2 DE4032733A DE4032733A DE4032733C2 DE 4032733 C2 DE4032733 C2 DE 4032733C2 DE 4032733 A DE4032733 A DE 4032733A DE 4032733 A DE4032733 A DE 4032733A DE 4032733 C2 DE4032733 C2 DE 4032733C2
Authority
DE
Germany
Prior art keywords
transistor
oversaturation
switching
input terminal
vin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4032733A
Other languages
English (en)
Other versions
DE4032733A1 (de
Inventor
Myung Jun Incheon Kr Choe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE4032733A1 publication Critical patent/DE4032733A1/de
Application granted granted Critical
Publication of DE4032733C2 publication Critical patent/DE4032733C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/088—Transistor-transistor logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/0414—Anti-saturation measures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/615—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in a Darlington configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/001—Arrangements for reducing power consumption in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Traffic Control Systems (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)

Description

Die Erfindung betrifft TTL-Pegel-BiCMOS-Treiber
Im allgemeinen werden TTL-Schaltungen auf dem Gebiet der Logikschaltungen in weitem Umfang verwendet. Fig. 1 zeigt einen derartigen Inverter bei üblichen TTL-Schaltungen, wie sie auch aus "Elektronik" 9/3. Mai 1985, Seiten 65 bis 70 oder aus "Digital Design", M. Morris Mano, Prentice Hall, 1984, Seiten 413-416 bekannt sind. Befindet sich in Fig. 1 ein Eingangsknoten (VIN) auf Niedrigpegel, so wird ein Schalttransistor (Q1) ausgeschaltet und das Basispotential des Transistors (Q2) steigt an. Somit wer­ den die Transistoren (Q2, Q3), die zusammen eine Darling­ ton-Schaltung bilden, eingeschaltet, während ein Schalt­ transistor (Q4) abhängig vom Ausschalten des Transistors (Q1) ausgeschaltet wird, so daß ein Ausgangsknoten (VOUT) einen Hochpegel annimmt.
Befindet sich dagegen ein Eingangsknoten auf einem Hoch­ pegel, so wird der Transistor (Q1) eingeschaltet und das Basispotential des Transistors (Q2) geht herab. Somit wird der Transistor (Q2) zusammen mit einem weiteren Tran­ sistor (Q3) ausgeschaltet, so daß der Ausgangsknoten (VOUT) einen Niedrigpegel annimmt.
Gemäß dieser bekannten TTL-Schaltung sollte die in der Basis des Transistors (Q3) gespeicherte Ladung rasch entladen werden, indem ein Widerstand (R1) mit ihr verbunden wird, um ein schnelles Umschalten der Spannung des Aus­ gangsknotens (VOUT) vom Hochpegel zum Niedrigpegel zu er­ zielen. Jedoch fließt der Strom kontinuierlich durch den Widerstand (R1), wenn der Widerstand (Q3) eingeschaltet wird, wodurch ein beträchtlicher Leistungsverbrauch resul­ tiert. Darüber hinaus sollte zur Aufrechterhaltung des Niedrigpegels der Ausgangsspannung (VOUT) die Sättigungs­ spannung zum Einschalten der Transistoren (Q1, Q4) ange­ legt werden, womit eine beträchtliche Verzögerung für die Schaltzeit vom Niedrigpegel zum Hochpegel der Ausgangs­ spannung (VOUT) resultiert.
Der Erfindung liegt die Aufgabe zugrunde, einen TTL-Pegel- BiCMOS-Treiber zu schaffen, der eine höhere Schaltgeschwindigkeit ermöglicht und gleichzeitig den Leistungsverbrauch der Schaltung vermindert.
Zur Lösung dieser Aufgabe wird erfindungsgemäß vorge­ schlagen, daß der TTL-Pegel-BiCMOS-Treiber umfaßt:
eine Einrichtung, die einen Eingangsanschluß (VIN) zum Eingeben eines Logiksignales aufweist, zum Verhindern von Übersättigung nachfolgender Stufen durch das eingegebene Logiksignal, und zum Erzeugen eines Steuersignals;
eine Steuereinrichtung, die an die Übersättigungs-Verhin­ derungseinrichtung angeschlossen ist,
um ein Schaltsteuersignal entsprechend der Ausgabe der Übersättigungs-Verhinderungseinrichtung zu liefern;
Schalteinrichtungen, die eine erste Schaltereinrichtung und eine zweite Schaltereinrichtung umfassen, und mit dem Eingangsanschluß (VIN), mit der Übersättigungs-Verhinde­ rungseinrichtung und der Steuereinrichtung verbunden sind, welche Schaltereinrichtungen miteinander verbunden sind, um ein Logiksignal entsprechend dem eingegebenen Logiksi­ gnal auszugeben;
wobei die Schaltereinrichtungen Stromableitungseinrichtun­ gen umfassen, die von der Übersättigungs-Verhinderungsein­ richtung gesteuert werden, um die Schaltgeschwindigkeit der Schaltereinrichtungen zu erhöhen.
Weitere Ausführungsbeispiele ergeben sich aus den Unteran­ sprüchen.
Ein Übersättigung-Verhinderungsteil, der CMOS-Transistoren an seiner Eingangsklemme und einen die Stromableitung ver­ bindenden Transistor an seiner Ausgangsklemme enthält, verhindert eine Übersättigung in den folgenden Teilen, in­ dem ein eine Stromableitung verhinderndes Signal gemäß ei­ nem Eingangssignal geliefert wird, das einer Eingangsklem­ me (VIN) zugeführt wird. Ein Inverterteil, der an den Übersättigung-Verhinderungsteil angeschlossen ist, liefert ein Schaltsteuersignal entsprechend einem Ausgang des Übersättigung-Verhinderungsteils. Der Übersättigung- Verhinderungsteil und der Inverterteil dienen dazu, ein Logiksignal entsprechend dem der Eingangsklemme zugeführ­ ten Eingangssignal zu liefern.
Merkmale und Vorteile der Erfindung ergeben sich im ein­ zelnen aus der folgenden Beschreibung bevorzugter Ausfüh­ rungsformen in Verbindung mit den anliegenden Zeichnungen; es zeigt
Fig. 1 ein Schaltbild, das einen Inverter der bekannten TTL-Logikschaltungen angibt; und
Fig. 2 ein Schaltbild eines erfindungsgemäßen TTL-Pegel- BiCMOS-Treibers.
Die Erfindung wird anschließend unter Bezugnahme auf die anliegenden Zeichnungen näher erläutert.
Fig. 2 zeigt einen erfindungsgemäßen TTL-Pegel-BiCMOS- Treiber, der einen Übersättigung-Verhinderungsteil (1), einen Inverterteil (3) und einen Schaltkreis mit einem ersten und zweiten Schaltteil (2, 4) umfaßt.
Im einzelnen liefert der Übersättigung-Verhinderungsteil (1) ein eine Stromableitung verhinderndes Signal an den ersten Schaltteil (2), um einen Übersättigungszustand sowohl des Inverterteils (3) als auch des zweiten Schaltteils (4) zu verhindern. Dieser Übersättigung-Verhinderungsteil (1) umfaßt Pegelabfalldioden (D1, D2) und einen PMOS- und NMOS-Transistor (P1, N1), die für ein Signal einer Eingangsklemme (VIN) als Inverter dienen.
Die in Reihe an eine Versorgungsspannung (VCC) angeschlossenen Dioden (D1, D2) sind mit Source des PMOS-Transistors (P1) verbunden und ferner mit der Eingangsklemme (VIN) .
Der erste Schaltteil (2) ist mit der Eingangsklemme (VIN) verbunden, mit dem Übersättigung-Verhinderungsteil (1) und dem Inverterteil (3) und umfaßt einen Inverter (I1), einen PMOS-Transistor (P2), einen NMOS-Transistor (N2), und Transistoren (Q5, Q6), die eine Darlington-Schaltung bilden. Das Gate des PMOS-Transistors (P2) ist an den Inverter (I1) angeschlossen, um aus einem Eingangssignal der Eingangsklemme (VIN) ein invertiertes Signal zu bilden und die Darlington-Transistoren (Q5, Q6) werden abhängig von der Steuerung des PMOS-Transistors (P2) durch ein Steuersignal des Inverterteils (3) eingeschaltet.
Ferner enthält der erste Schaltteil (2) den NMOS-Transistor (N2), um eine Stromableitung an der Basis des Transistors (Q6) zu verhindern und wird zeitweilig durch die in der Basis des Transistors (Q6) gespeicherte Ladung und das Signal des Übersättigung-Verhinderungsteils (1) eingeschaltet, wenn der Transistor (Q5) ausgeschaltet ist.
Der Inverterteil (3) ist an die Eingangsklemme (VIN) und den Übersättigung-Verhinderungsteil angeschlossen, um ein Schaltsteuersignal zu liefern, und umfaßt einen Schalttransistor (Q7), der abhängig von der Steuerung des PMOS-Transistors (P1) eingeschaltet wird, einen Widerstand (R5) sowie eine Diode (D3) zur Erhöhung des Schwellenwertspannungspegels für die Einschaltung des Transistors (Q7).
Der zweite Schaltteil (4) umfaßt einen Transistor (Q8) zum Schalten und einen NMOS-Transistor (N3), wobei der Transistor (Q8) zum Schalten mit dem Emitter des Transistors (Q7) verbunden ist, um abhängig von der Steuerung des Transistors (Q7) eingeschaltet zu werden. Ferner wird der NMOS-Transistor (N3) zeitweilig durch die in der Basis des Transistors (Q8) gespeicherte Ladung eingeschaltet, wenn der Transistor (Q8) ausgeschaltet ist.
Bei der vorliegenden Erfindung wird der PMOS-Transistor (P1) ausgeschaltet, wenn sich das Eingangssignal auf Hochpegel befindet, und anschließend werden die Transistoren (Q7, Q8) und der NMOS-Transistor (N2) ausgeschaltet. Das Hochpegel-Eingangssignal wird durch den Inverter (I1) auf Niedrigpegel invertiert und anschließend dem Gate des PMOS-Transistors (P2) zugeführt.
In diesem Falle wird der Transistor (Q7) abgeschaltet, so das die Spannung am Basispotential des Transistors (Q5) auf Hochpegel ansteigt, wodurch die Darlington-Transistoren (Q5, Q6) sowie der PMOS-Transistor (P2) eingeschaltet werden. Somit nimmt die Ausgangsspannung an der Ausgangsklemme (VOUT) den Hochpegel an. Jedoch wird der NMOS-Transistor (N2), der mit dem Emitter des Transistors (Q5) verbunden ist, abhängig von dem Einschalten des PMOS-Transistors (P1) im Übersättigung-Verhinderungsteil (1) abgeschaltet. Somit kann die Stromentladung an Masse, die zu einer Stromableitung in den bekannten TTL-Schaltungen führt, wirksam verhindert werden.
Im Gegensatz hierzu wird, falls der Eingangsknoten der Eingangsklemme (VIN) vom Hochpegel zu einem Niedrigpegel invertiert wird, der PMOS-Transistor (P1) eingeschaltet, während der NMOS-Transistor (N1) ausgeschaltet wird, womit der Spannungspegel an der Basis des Transistors (Q7) ansteigt. Somit wird der Transistor (Q7) in einem Sättigungsbereich eingeschaltet, aber das Ausmaß der Sättigung des Transistors (Q7) wird durch die Dioden (D1, D2) in dem Übersättigung-Verhinderungsteil (1) verringert.
Infolge der Einschaltung des Transistors (Q7) steigt der Spannungspegel an der Basis des Transistors (Q8) an und der Transistor (Q8) wird eingeschaltet. Andererseits wird der mit der Basis des Transistors (Q8) verbundene NMOS-Transistor (N3) abhängig vom Einschalten des Transistors (Q8) abgeschaltet, da die Gatespannung des NMOS-Transistors identisch mit jener der Eingangsklemme (VIN) ist, die sich auf Niedrigpegel befindet, so daß die Stromentladung an Masse, die zu einer Stromableitung führt, wirksam verhindert werden kann.
Ferner wird der Niedrigpegeleingang durch den Inverter (I1) in einen Hochpegel invertiert und anschließend dem Gate des PMOS-Transistors (P2) zugeführt, um den PMOS-Transistor (P2) abzuschalten. Somit werden die Darlington-Transistoren (Q5, Q6) abgeschaltet und die Ausgangsspannung der Ausgangsklemme (VOUT) nimmt Niedrigpegel an, wobei die in der Basis des Transistors (Q6) gespeicherte Ladung durch den NMOS-Transistor (N2) nach Masse entladen werden soll, der abhängig von der Ansteuerung des PMOS-Transistors (P1) eingeschaltet wird, so daß die Schaltgeschwindigkeit des Transistors (Q6) wirksam verbessert werden kann.
In ähnlicher Weise wird die Ladung in der Basis des Transistors (Q8) im zweiten Schaltteil (4) gespeichert, wenn der Transistor (Q8) durch den Niedrigpegeleingang eingeschaltet wird. Diese gespeicherte Ladung soll abhängig vom Einschalten des NMOS-Transistors (N3) an Masse entladen werden, wenn der Transistor (Q8) ausgeschaltet wird, wobei der NMOS-Transistor (N3) durch den Hochpegeleingang der Eingangsklemme (VIN) eingeschaltet wird.
Infolgedessen kann die Schaltgeschwindigkeit des Transistors (Q8) wirksam verbessert werden.
Wie vorausgehend beschrieben wurde, kann erfindungsgemäß die Schaltgeschwindigkeit wirksam verbessert und der Leistungsverbrauch kann auf ein Mindestmaß verringert werden, mittels des Übersättigung-Verhinderungsteils und der Transistoren zur Verhinderung einer Stromableitung am Schaltteil und zur schnellen Entladung der in der Basis des Transistors neben der Ausgangsklemme gespeicherten Ladung.

Claims (5)

1. TTL-Pegel-BiCMOS-Treiber, umfassend
  • - eine Einrichtung (1), die einen Eingangsanschluß (VIN) zum Eingeben eines Logiksignales aufweist, zum Verhindern von Übersättigung nachfolgender Stufen durch das eingegebene Logiksignal, und zum Erzeugen eines Steuersignals;
  • - eine Steuereinrichtung (3), die an die Übersättigungs-Verhinderungseinrichtung (1) angeschlossen ist, um ein Schaltsteuersignal entsprechend der Ausgabe der Übersättigungs-Verhinderungseinrichtung (1) zu liefern;
  • - Schalteinrichtungen, die eine erste Schaltereinrichtung (2) und eine zweite Schaltereinrichtung (4) umfassen, und mit dem Eingangsanschluß (VIN), mit der Übersättigungs-Verhinderungseinrichtung (1) und der Steuereinrichtung (3) verbunden sind, welche Schaltereinrichtungen (2, 4) miteinander verbunden sind, um ein Logiksignal entsprechend dem eingegebenen Logiksignal auszugeben;
  • - wobei die Schaltereinrichtungen (2, 4) Stromableitungseinrichtungen (N2, N3) umfassen, die von der Übersättigungs-Verhinderungseinrichtung (1) gesteuert werden, um die Schaltgeschwindigkeit der Schaltereinrichtungen (2, 4) zu erhöhen.
2. TTL-Pegel-BiCMOS-Treiber nach Anspruch 1, dadurch gekennzeichnet, die Übersättigungs-Verhinderungseinrichtung (1) umfaßt:
  • - Dioden (D1, D2), die an eine Versorgungsspannung (VCC) angeschlossen sind, und
  • - einen Inverter, der mit den Dioden verbunden ist und einen PMOS-Transistor (P1) umfaßt, der entsprechend einem Logiksignal des Eingangsanschlusses (VIN) gesteuert wird, sowie einen NMOS-Transistor (N1), dessen Drain mit dem PMOS-Transistor (P1) verbunden ist, und die Gates des NMOS-Transistors (N1) und des PMOS-Transistors (P1) mit dem Eingangsanschluß verbunden sind.
3. TTL-Pegel-BiCMOS-Treiber nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Steuereinrichtung (3) umfaßt:
  • - einen Transistor (Q7), der entsprechend der Ansteuerung des PMOS-Transistors (P1) in der Übersättigung-Verhinderungseinrichtung (1) ein- oder ausgeschaltet wird, und
  • - eine mit dem Emitter des Transistors (Q7) verbundene Diode (D3) zur Anhebung des Vorspannungspegels zwecks Einschaltung des Transistors.
4. TTL-Pegel-BiCMOS-Treiber nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die erste Schaltereinrichtung (2) umfaßt:
  • - einen mit der Eingangsklemme (VIN) verbundenen Inverter (I1);
  • - Darlington-Transistoren (Q5, Q6) , die von der Steuereinrichtung (3) ein- oder ausgeschaltet werden und mit einem PMOS-Transistor (P2) verbunden sind, der von dem Signal des Inverters I1 gesteuert wird, um transiente Kurzschlußströme während des Umschaltens zu unterbinden; und
  • - einen NMOS-Transistor (N2), der mit der Basis des einen Darlington-Transistors (Q6) verbunden ist und gemäß einem Signal von der Übersättigungs-Verhinderungseinrichtung angesteuert wird, um transiente Kurzschlußströme während des Umschaltens durch Ableitung des Basispotentials zu unterbinden.
5. TTL-Pegel-BiCMOS-Treiber nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Schaltereinrichtung (4) umfaßt:
  • - einen Transistor (Q8), der entsprechend der Ansteuerung durch die Steuereinrichtung (3) eingeschaltet wird; und
  • - einen NMOS-Transistor (N3), der mit der Eingangsklemme (VIN) und der Basis des Transistors (Q8) verbunden ist und entsprechend einem Signal der Eingangsklemme gesteuert wird, um transiente Kurzschlußströme während des Umschaltens durch Ableitung des Basispotentials zu unterbinden.
DE4032733A 1989-12-29 1990-10-15 Ttl-pegel-bicmos-treiber Granted DE4032733A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890020225A KR920010212B1 (ko) 1989-12-29 1989-12-29 바이씨모스 ttl레벨 출력구동회로

Publications (2)

Publication Number Publication Date
DE4032733A1 DE4032733A1 (de) 1991-08-08
DE4032733C2 true DE4032733C2 (de) 1992-11-05

Family

ID=19294274

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4032733A Granted DE4032733A1 (de) 1989-12-29 1990-10-15 Ttl-pegel-bicmos-treiber

Country Status (7)

Country Link
US (1) US5103119A (de)
JP (1) JPH0738582B2 (de)
KR (1) KR920010212B1 (de)
DE (1) DE4032733A1 (de)
FR (1) FR2656749B1 (de)
GB (1) GB2239750B (de)
IT (1) IT1243456B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010212B1 (ko) 1989-12-29 1992-11-21 삼성전자 주식회사 바이씨모스 ttl레벨 출력구동회로
EP0621693B1 (de) * 1993-04-19 1998-07-01 Koninklijke Philips Electronics N.V. BiCMOS Ausgangstreiberschaltung
JP3881337B2 (ja) * 2003-12-26 2007-02-14 ローム株式会社 信号出力回路及びそれを有する電源電圧監視装置
KR101683877B1 (ko) * 2009-10-23 2016-12-07 엘지이노텍 주식회사 전원 공급 보호 장치
US8623749B2 (en) * 2010-12-20 2014-01-07 Diodes Incorporated Reduction of stored charge in the base region of a bipolar transistor to improve switching speed

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441068A (en) * 1981-10-22 1984-04-03 Kollmorgen Technologies Corporation Bipolar linear current source driver amplifier for switching loads
JPH0783252B2 (ja) * 1982-07-12 1995-09-06 株式会社日立製作所 半導体集積回路装置
US4472647A (en) * 1982-08-20 1984-09-18 Motorola, Inc. Circuit for interfacing with both TTL and CMOS voltage levels
EP0101751B1 (de) * 1982-08-25 1991-08-21 Ibm Deutschland Gmbh Transistor-Leistungsverstärker mit verringerten Schaltzeiten
JPH0693626B2 (ja) * 1983-07-25 1994-11-16 株式会社日立製作所 半導体集積回路装置
JPS60141011A (ja) * 1983-12-28 1985-07-26 Nec Corp コレクタ飽和抑制回路
JPS60141016A (ja) * 1983-12-28 1985-07-26 Nec Corp 出力回路
JPS60177723A (ja) * 1984-02-24 1985-09-11 Hitachi Ltd 出力回路
JPS62171226A (ja) * 1986-01-22 1987-07-28 Nec Corp 出力回路
US4703203A (en) * 1986-10-03 1987-10-27 Motorola, Inc. BICMOS logic having three state output
JPS63193720A (ja) * 1987-02-06 1988-08-11 Toshiba Corp 論理回路
JPS63202126A (ja) * 1987-02-17 1988-08-22 Toshiba Corp 論理回路
JPH01114214A (ja) * 1987-10-28 1989-05-02 Nec Corp 出力回路
US4857776A (en) * 1987-11-20 1989-08-15 Tandem Computers Incorporated True TTL output translator-driver with true ECL tri-state control
US4810903A (en) * 1987-12-14 1989-03-07 Motorola, Inc. BICMOS driver circuit including submicron on chip voltage source
US4970414A (en) * 1989-07-07 1990-11-13 Silicon Connections Corporation TTL-level-output interface circuit
KR920010212B1 (ko) 1989-12-29 1992-11-21 삼성전자 주식회사 바이씨모스 ttl레벨 출력구동회로

Also Published As

Publication number Publication date
JPH03216017A (ja) 1991-09-24
FR2656749A1 (fr) 1991-07-05
KR910013738A (ko) 1991-08-08
DE4032733A1 (de) 1991-08-08
KR920010212B1 (ko) 1992-11-21
GB2239750B (en) 1994-09-07
US5103119A (en) 1992-04-07
GB9022335D0 (en) 1990-11-28
IT1243456B (it) 1994-06-10
GB2239750A (en) 1991-07-10
IT9021779A0 (it) 1990-10-18
JPH0738582B2 (ja) 1995-04-26
FR2656749B1 (fr) 1993-12-24
IT9021779A1 (it) 1992-04-18

Similar Documents

Publication Publication Date Title
DE69224833T2 (de) Leistungs-mosfet-treiber mit reduzierung des querstroms
DE69904912T2 (de) Unterschwingungsfester Busschalter
DE102007052143B4 (de) Ansteuerschaltung zum Ansteuern und Steuern einer Leistungshalbleitervorrichtung der Seite auf hohem Potential
DE69317213T2 (de) Ausgangspufferschaltungen
DE68912617T2 (de) Spannungsseitige MOS-Treiberschaltung.
DE69314893T2 (de) Ausgangstreiberschaltung
DE19525237A1 (de) Pegelschieberschaltung
DE68918164T2 (de) Integrierte Halbleiterschaltung mit einem CMOS-Inverter.
DE69612007T2 (de) Ausgangspuffer mit gemeinsam genutzten zwischenknoten
DE3784285T2 (de) Integrierte komplementaere mos-schaltung.
DE4135528A1 (de) Tristate-treiberschaltung
DE68912739T2 (de) Befehlschaltung.
DE69635767T2 (de) Cmos treiberschaltung
DE68925856T2 (de) Logische Bicmos-Schaltung
DE3700071A1 (de) Halbleiterschalter
DE69026468T2 (de) Anpassungsfähige Gate-Entladeschaltung für Leistungs-Fets
DE69738366T2 (de) Pull-Up-Schaltung und damit ausgerüstete Halbleitervorrichtung
DE4032733C2 (de)
DE10223763B4 (de) Halbleitervorrichtung
DE69618135T2 (de) Ausgangsschaltung
EP0535359A1 (de) Analoge Verzögerungsschaltungsanordnung
DE4032703C2 (de)
DE69931121T2 (de) Spannungsvergleicher
DE69427624T2 (de) CMOS-Schaltkreis zur Ausführung Boole'scher Funktionen
DE69131532T2 (de) Schaltung zum Ansteuern einer schwebenden Schaltung mit einem digitalen Signal

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee