DE4032703C2 - - Google Patents
Info
- Publication number
- DE4032703C2 DE4032703C2 DE4032703A DE4032703A DE4032703C2 DE 4032703 C2 DE4032703 C2 DE 4032703C2 DE 4032703 A DE4032703 A DE 4032703A DE 4032703 A DE4032703 A DE 4032703A DE 4032703 C2 DE4032703 C2 DE 4032703C2
- Authority
- DE
- Germany
- Prior art keywords
- inverter
- transistor
- delay
- input signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
- H03K19/0136—Modifications for accelerating switching in bipolar transistor circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Photoreceptors In Electrophotography (AREA)
- Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
- Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
Description
Die Erfindung betrifft einen vollausgsteuerbaren
BiCMOS-Treiber.
Aus der Druckschrift DE 36 37 818 C2 ist eine
Treiberschaltung nach der Advanced Low Power
Schottky-Technologie (ALS) bekannt, welche
Schottky-Transistoren und Schottky-Dioden verwendet, um
durch Sättigung bedingte Verzögerungseffekte dieser reinen
Bipolarschaltung möglichst wirksam zu vermeiden und eine
hohe Schaltgeschwindigkeit zu erzielen.
Aus der Veröffentlichung "BiCMOS Technology and Design
Techniques" vom 6. Dezember 1987 ist ein Inverter aus
herkömmlichen BiCMOS-Logikschaltungen bekannt, der
nachfolgend anhand von Fig. 1 der Zeichnungen näher
beschrieben ist. Ferner ist aus der Druckschrift EP
02 79 332 A1 ein vollausgesteuerter Inverter bekannt, der
im folgenden anhand von Fig. 2 der Zeichnung näher
beschrieben ist.
Bei dem in Fig. 1 dargestellten Inverter zieht ein
pull-up-Teil (1) einen Ausgangswert auf einen hohen Pegel,
wenn ein Eingangssignal sich auf einem Niedrigpegel
befindet. Es umfaßt jeweils einen PMOS- und
NMOS-Transistor (P1, N1), deren Drains miteinander
verbunden sind. Ferner zieht ein pull-down-Teil (2) den
Ausgangswert auf einen Niedrigpegel herab, wenn das
Ausgangssignal sich auf Hochpegel befindet. Es weist
jeweils einen NMOS-Transistor (N2, N3) auf, wobei das Gate
des NMOS-Transistors (N2) mit einer Eingangsklemme
(VIN) verbunden und der Drain dieses
NMOS-Transistors (N2) an eine Ausgangsklemme (VOUT)
angeschlossen ist.
Im pull-down-Teil (2) ist der NMOS-Transistor (N3) mit
Source des NMOS-Transistors (N2) verbunden und das Gate
des NMOS-Transistors (N3) ist an die Basis eines
Transistors (Q1) in einem Ausgangssteuerteil (3)
angeschlossen, so daß bei Zuführung eines
Niedrigpegelsignals an die Eingangsklemme (VIN) der
NMOS-Transistor (N3) mittels eines Hochpegelsignals
eingeschaltet wird, das der Basis des Transistors (Q1) im
Ausgangssteuerteil (3) zugeführt wird.
Der Ausgangssteuerteil (3) zur Lieferung eines
Ausgangssignals entsprechend den Signalen des pull-up- und
pull-down-Teils (1, 2) umfaßt den Transistor (Q1) und
einen weiteren Transistor (Q2), die miteinander verbunden
sind und jeweils durch Durchsteuern des PMOS-Transistors
(P1) in dem pull-up-Teil (1) und des NMOS-Transistors (N2)
im pull-down-Teil (2) eingeschaltet werden.
Bei diesem bekannten BiCMOS-Inverter wird bei der
Zuführung eines Hochpegelsignals zur Eingangsklemme (VIN)
der PMOS-Transistor (P1) im pull-up-Teil (1) abgeschaltet
und der NMOS-Transistor (N1) eingeschaltet. Somit wird die
in der Basis des Transistors (Q1) zur Ausgangsklemme
(VOUT) entladen. Ferner nimmt bei Ausschaltung des
PMOS-Transistors (P1) der Drain des PMOS-Transistors (P1)
Niedrigpegel an und der Transistor (Q1) wird abgeschaltet,
so daß ein Niedrigpegelsignal von der Ausgangsklemme
(VOUT) geliefert wird.
Andererseits wird der NMOS-Transistor (N2) im
pull-down-Teil (2) durch das der Eingangsklemme (VIN)
zugeführte Hochpegelsignal eingeschaltet und anschließend
der Transistor (Q2) eingeschaltet. Somit liefert die
Ausgangsklemme (VOUT) das Niedrigpegelsignal, das einer
Kollektor-Emitter-Sättigungsspannung (VCE) des Transistors
(Q2) entspricht.
Wird hingegen ein Niedrigpegelsignal der Eingangsklemme
(VIN) zugeführt, so wird der PMOS-Transistor (P1) im
pull-up-Teil (1) eingeschaltet, während der
NMOS-Transistor (N1) abgeschaltet wird. Somit nimmt das
Drain des PMOS-Transistors (P1) einen Hochpegel an, womit
der Transistor (Q1) im Ausgangssteuerteil (3)
eingeschaltet wird.
Andererseits wird der NMOS-Transistor (N2) abgeschaltet,
da das Eingangssignal niedrig ist und somit der Transistor
(Q2) im Ausgangssteuerteil (3) abgeschaltet ist. Ferner
wird die in der Basis des Transistors (Q2) gespeicherte
Ladung zur Masse hin entladen, da der NMOS-Transistor (N4)
durch den Hochpegel am Drain im PMOS-Transistor (P1)
eingeschaltet wird. Somit liefert die Ausgangsklemme
(VOUT) ein Hochpegelsignal, aber dieses Hochpegelsignal
entspricht dem Pegel, verringert um die
Basis-Emitter-Spannung (VBE) von einer Versorgungsspannung
(VDD).
Bei diesem bekannten BiCMOS-Inverter entspricht der
Hochpegelausgang einem Pegel, der um die
Basis-Emitter-Spannung (VBE) gegenüber der
Versorgungsspannung (VDD) verringert ist, während der
Niedrigpegelausgang der Kollektor-Emitter-Spannung (VCE)
entspricht. Somit kann dieser Inverter nicht das volle
Aussteuerungssignal liefern. Um dieses Problem zu lösen,
wurde ein CMOS-Inverter dem bekannten BiCMOS-Inverter
hinzugegeben, um die Vollaussteuerung der Ausgangsspannung
zu erzielen.
Fig. 2 zeigt einen bekannten vollausgesteuerten Inverter.
In Fig. 2 ist der Inverter (I1) durch einen pull-up-Teil
(1) eines bekannten BiCMOS-Inverters ersetzt und ein
weiterer Inverter (I2) ist zwischen der Eingangsklemme
(VIN) und der Ausgangsklemme (VOUT) angebracht, um das
vollausgesteuerte Signal der Ausgangsspannung zu ergeben.
Wird somit ein Niedrigpegelsignal der Eingangsklemme (VIN)
zugeführt, so wird dieses Niedrigpegelsignal durch den
Inverter (I2) in ein Hochpegelsignal invertiert und ein
derartiges Hochpegelsignal wird der Ausgangsklemme (VOUT)
zugeführt. Wird hingegen ein Hochpegelsignal der
Eingangsklemme (VIN) zugeführt, so wird ein vom Inverter
(I2) umgekehrtes Niedrigpegelsignal geliefert. Diese
Schaltung liefert das Vollaussteuerungssignal, jedoch ist
auch ein zusätzlicher Leistungsverbrauch nötig, da ein
Strom von der Versorgungsspannung (VDD) während der
Schaltzeit des Inverters (I2) zur Masse fließt.
Der Erfindung liegt die Aufgabe zugrunde, einen
vollausgesteuerten BiCMOS-Treiber zu schaffen, der den
vollausgesteuerten (full-swing) Logikwert liefert und
jeglichen zusätzlichen Leistungsverbrauch durch Verwendung
eines Verzögerungs-Inverters verhindert.
Erfindungsgemäß wird diese Aufgabe mit den Merkmalen des
Patentanspruchs 1 gelöst.
Der erfindungsgemäße BiCMOS-Treiber weist
vorteilhafterweise ein schnelles Schaltverhalten bei
niedrigem Leistungsverbrauch auf.
Weiterbildungen der Erfindung ergeben sich aus den
Unteransprüchen.
Ein Ausführungsbeispiel der Erfindung ist im folgenden
anhand von Fig. 3 und 4 der Zeichnungen näher beschrieben.
Darin zeigt
Fig. 1 das Schaltbild eines bekannten BiCMOS-Inverters,
Fig. 2 das Schaltbild eines bekannten vollausgesteuerten
BiCMOS-Inverters,
Fig. 3 das Schaltbild eines Ausführungsbeispiels eines
erfindungsgemäßen vollausgesteuerten
BiCMOS-Treibers und
Fig. 4 das Schaltbild eines Verzögerungs-Inverters des
BiCMOS-Treibers gemäß Fig. 3.
Die Erfindung wird nunmehr im einzelnen unter Bezugnahme
auf die anliegenden Zeichnungen einer bevorzugten
Ausführungsform beschrieben.
Fig. 3 zeigt einen erfindungsgemäßen vollausgesteuerten
BiCMOS-Treiber. In Fig. 3 sind ein Inverter (I1) zur
Umkehrung eines Eingangssignals und ein
Verzögerungs-Inverter (D1) zur Verzögerung und Umkehrung
eines Eingangssignals gemeinsam an eine Eingangsklemme
(VIN) gelegt. Ein pull-down-Teil (2) umfaßt den Inverter
(I1) und den Verzögerungsinverter (D1), die parallel
zueinander an die Eingangsklemme (VIN) angeschlossen sind.
Das pull-down-Teil (2) steuert einen Ausgangssteuerteil
(3). Der NMOS-Transistor (N2) hat ein mit der
Eingangsklemme (VIN) verbundenes Gate und ein mit einer
Ausgangsklemme (VOUT) verbundenes Drain. Wird somit ein
Hochpegelsignal der Eingangsklemme (VIN) zugeführt, so
wird der NMOS-Transistor (N2) eingeschaltet. Ferner ist
der NMOS-Transistor (N3) mit Source des NMOS-Transistors
(N2) verbunden und hat ein Gate, das an die Basis eines
Transistors (Q1) im Ausgangssteuerteil (3) angeschlossen
ist. Wird somit ein Niedrigpegelsignal der Eingangsklemme
(VIN) zugeführt, so wird der NMOS-Transistor (N3) durch
den Hochpegel an der Basis des Transistors (Q1) im
Ausgangssteuerteil (3) eingeschaltet.
Der Ausgangssteuerteil (3) ist mit dem Inverter (I1) und
dem Verzögerungs-Inverter (DI) hinter dem pull-down-Teil
(2) verbunden und umfaßt zwei miteinander verbundene
Transistoren (Q1, Q2), wobei der Transistor (Q1) durch
einen Ausgang des Inverters (I1) gesteuert wird und der
Transistor (Q2) eingeschaltet wird, indem der
NMOS-Transistor (N2) im Pull-down-Teil (2) durchgesteuert
wird. Der Emitter des Transistors (Q1) und der
Verzögerungs-Inverter (DI) sind an die Ausgangsklemme
(VOUT) angeschlossen, so daß das Ausgangssignal von der
Ausgangsklemme (VOUT) durch den Verzögerungs-Inverter (DI)
gesteuert wird.
Fig. 4 ist ein Schaltbild des Verzögerungs-Inverters (DI).
In Fig. 4 verzögert ein Verzögerungsteil (4) das der
Eingangsklemme (VIN) zugeführte Eingangssignal und umfaßt
zwei Übertragungsgatter (T1, T2), die gemeinsam an die
Eingangsklemme VIN angeschlossen sind. Die Gates der
NMOS-Transistoren (N4, N5) in den Übertragungsgattern (T1,
T2) sind mit jeder Versorgungsspannung (VDD) verbunden,
während jene der PMOS-Transistoren (P2, P3) an Masse
liegen. Somit sind die NMOS- und PMOS-Transistoren immer
eingeschaltet und dienen als Widerstände und verzögern das
Eingangssignal zusammen mit den parasitären Kondensatoren
am Gate eines MOS-Transistors in der nächsten Stufe. Diese
Übertragungsgatter (T1, T2) können durch Widerstände
ersetzt werden.
Ein Inverterteil (5) soll das vom Verzögerungsteil (4)
verzögerte Eingangssignal invertieren und umfaßt ein Paar
eines PMOS- und NMOS-Transistors (P4, N7), um eine
Stromableitung (leakage) zu verhindern und ein weiteres
Paar eines PMOS- und NMOS-Transistors (P5, N6), die mit
den Übertragungsgattern (T1, T2) verbunden sind, um als
Inverter zu dienen. Die PMOS-Transistoren (P4, P5) und die
NMOS-Transistoren (N6, N7) sind aufeinanderfolgend
miteinander verbunden.
In dem erfindungsgemäßen vollausgesteuerten
BiCMOS-Treiber, der den Verzögerungs-Inverter (DI)
enthält, wird bei Zuführung eines Hochpegelsignals an der
Eingangsklemme (VIN) das Hochpegelsignal durch den
Inverter (I1) in einen Niedrigpegel umgewandelt und der
Basis des Transistors (Q1) zugeführt, während das
Eingangssignal durch den Verzögerungs-Inverter (DI)
verzögert wird. Somit wird der Transistor (Q1)
abgeschaltet und der NMOS-Transistor (N2) eingeschaltet,
so daß das Hochpegelsignal der Basis des Transistors (Q2)
im Ausgangssteuerteil (3) zugeführt wird. Infolgedessen
wird der Transistor (Q2) eingeschaltet und ein
Niedrigpegelsignal, das der
Kollektor-Emitter-Sättigungsspannung (VCE) entspricht,
wird an der Ausgangsklemme (VOUT) geliefert.
Andererseits wird das dem Verzögerungs-Inverter (DI)
zugeführte Hochpegelsignal durch den Verzögerungsteil (4)
verzögert und dem Inverter (5) zugeführt, der aus dem
PMOS- und NMOS-Transistor (P5, N6) besteht. Anschließend
werden die DMOS-Transistoren (P4, P5) ausgeschaltet,
während die NMOS-Transistoren (N6, N7) eingeschaltet sind,
so daß ein Niedrigpegelsignal entsprechend Masse von der
Ausgangsklemme (VOUT) geliefert wird. Somit wird die
Ausgangsspannung der Ausgangsklemme (VOUT) von der
Kollektor-Emitter-Sättigungsspannung (VCE) auf den vollen
Massepegel verringert.
Darüber hinaus bleibt, während das Hochpegelsignal durch
den Verzögerungsteil (4) verzögert wird, das Gate des
PMOS-Transistors (P4) zur Verhinderung einer
Stromableitung mittels des dem Gate des PMOS-Transistors
(P2) zugeführten Hochpegelsignals im abgeschalteten
Zustand, so daß eine Stromableitung von der
Versorgungsspannung (VDD) zur Masse verhindert wird.
Wird andererseits ein Niedrigpegelsignal der
Eingangsklemme (VIN) zugeführt, so wird der
NMOS-Transistor (N2) im pull-down-Teil (2) abgeschaltet,
während das Niedrigpegelsignal durch den
Verzögerungs-Inverter (DI) verzögert wird und der
Transistor (Q2) ebenfalls ausgeschaltet wird.
Andererseits wird das Niedrigpegelsignal durch den
Inverter (I1) in den Hochpegel invertiert und der Basis
des Transistors (Q1) im Ausgangssteuerteil (3) zugeführt.
Anschließend wird der Transistor (Q1) eingeschaltet und
der Hochpegel von der Ausgangsklemme (VOUT) geliefert,
wobei dieses Hochpegelsignal der Versorgungsspannung
(VDD), verringert um die Basis-Emitter-Einschaltspannung
(VBE), entspricht.
Somit kann die Ausgangsklemme (VOUT) nicht das
Hochpegelsignal des vollausgesteuerten Wertes liefern.
Jedoch wird das dem Verzögerungs-Inverter (DI) zugeführte
Niedrigpegelsignal durch den Verzögerungsteil (4)
verzögert und dem Inverter (5) zugeführt, der aus dem
PMOS- und NMOS-Transistor (P5, N6) besteht. Anschließend
werden die PMOS-Transistoren (P5, P5) eingeschaltet,
während die NMOS-Transistoren (N6, N7) ausgeschaltet sind,
so daß ein Hochpegelsignal, das von der
Versorgungsspannung (VDD) mit dem vollausgesteuerten Wert
geliefert wird, an der Ausgangsklemme (VOUT) vorliegt.
Ferner bleibt, während das Niedrigpegelsignal durch den
Verzögerungsteil (4) verzögert wird, der NMOS-Transistor
(N7) zur Verhinderung einer Stromableitung im
abgeschalteten Zustand mittels des ihm zugeführten
Niedrigpegelsignals, so daß eine Stromableitung von der
Versorgungsspannung (VDD) zur Masse verhindert werden kann.
Wie vorstehend ausgeführt wurde, kann erfindungsgemäß das
vollausgesteuerte Signal mit einem Mindestmaß an
Leistungsverbrauch und schneller Schaltzeit geliefert
werden, indem ein Verzögerungs-Inverter mit
MOS-Transistoren zur Verhinderung einer Stromableitung dem
bekannten BiCMOS-Inverter hinzugefügt wird, und
insbesondere kann der Verzögerungs-Inverter bei
BiCMOS-Logikschaltungen, wie beispielsweise
UND-Schaltungen, NOR-Schaltungen und dergleichen,
verwendet werden.
Die Erfindung ist in keiner Weise auf die vorstehend
beschriebene Ausführungsform begrenzt. Verschiedene
Abänderungen der angegebenen Ausführungsform sowie weitere
Ausführungsformen der Erfindung sind für den Fachmann bei
Bezugnahme auf die Beschreibung der Erfindung
offensichtlich und derartige Abänderungen oder
Ausführungsformen werden im Rahmen der anliegenden
Ansprüche von der Erfindung mitumfaßt.
Claims (6)
1. Vollaussteuerbarer BiCMOS-Treiber, mit
- - einem Inverter (I1) zum Invertieren eines Eingangssignals aus einer Eingangsklemme (VIN);
- - einem Pull-down-Teil (2) zur Lieferung von Steuersignalen entsprechend dem Eingangssignal oder einem Ausgangssignal des Inverters (I1);
- - einem Ausgangssteuerteil (3) zur Lieferung eines Ausgangswertes entsprechend der Steuerung des Inverters (I1) und des Pull-down-Teils (2); und
- - einem Verzögerungs-Inverter (DI) zwischen der Eingangsklemme (VIN) und einer Ausgangsklemme (VOUT), zur Verzögerung und zum Invertieren des Eingangssignals.
2. Vollaussteuerbarer BiCMOS-Treiber nach Anspruch 1,
dadurch gekennzeichnet, daß
- - der Verzögerungsinverter (DI) ein CMOS-Inverter ist, und
- - das Ausgangssteuerteil (3) ein Bipolar-Ausgangsteil ist.
3. Vollaussteuerbarer BiCMOS-Treiber nach Anspruch 1 oder
2,
dadurch gekennzeichnet, daß
der Verzögerungs-Inverter (DI) einen Verzögerungsteil
(4) zur Verzögerung eines Eingangssignals und einen
Inverter (5) zum Invertieren eines derartigen
verzögerten Eingangssignals aufweist.
4. Vollaussteuerbarer BiCMOS-Treiber nach Anspruch 3,
dadurch gekennzeichnet, daß
der Verzögerungsteil (4) Übertragungsgatter (T1, T2)
umfaßt, in denen alle Gates an NMOS-Transistoren (N4,
N5) mit einer Versorgungsspannung verbunden sind und
jene der PMOS-Transistoren (P2, P3) an Masse liegen, um
als Widerstände zu wirken.
5. Vollaussteuerbarer Inverter nach Anspruch 3 oder 4,
dadurch gekennzeichnet, daß
der Inverter einen NMOS- und PMOS-Transistor (P5, N6)
zum Invertieren eines Eingangssignals umfaßt, die mit
dem Verzögerungsteil (4) verbunden sind, um als
Inverter zu dienen, und einem PMOS- und NMOS-Transistor
(P4, N7) zur Verhinderung einer Stromableitung an
Masse, wovon ein PMOS-Transistor (P4) mit der
Eingangsklemme (VIN) verbunden ist, und der
PMOS-Transistor (P5) zum Invertieren eines
Eingangssignals und ein NMOS-Transistor (N7) an die
Eingangsklemme und den NMOS-Transistor (N6) zum
Invertieren eines Eingangssignals angeschlossen sind.
6. Vollaussteuerbarer BiCMOS-Treiber nach den Ansprüchen 3
bis 5,
dadurch gekennzeichnet, daß
Übertragungsgatter (T1, T2) durch Widerstände
ersetzt sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900000887A KR920009200B1 (ko) | 1990-01-25 | 1990-01-25 | 바이씨모스 풀 스윙 구동회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4032703A1 DE4032703A1 (de) | 1991-08-08 |
DE4032703C2 true DE4032703C2 (de) | 1992-11-19 |
Family
ID=19295537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4032703A Granted DE4032703A1 (de) | 1990-01-25 | 1990-10-15 | Vollausgesteuerter bicmos-treiber |
Country Status (7)
Country | Link |
---|---|
US (1) | US5095229A (de) |
JP (1) | JP2543248B2 (de) |
KR (1) | KR920009200B1 (de) |
DE (1) | DE4032703A1 (de) |
FR (1) | FR2657476B1 (de) |
GB (1) | GB2240441B (de) |
IT (1) | IT1243455B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2567179B2 (ja) * | 1992-03-18 | 1996-12-25 | 株式会社東芝 | レベル変換回路 |
US5296765A (en) * | 1992-03-20 | 1994-03-22 | Siliconix Incorporated | Driver circuit for sinking current to two supply voltages |
FR2694851B1 (fr) * | 1992-08-12 | 1994-12-23 | Sgs Thomson Microelectronics | Circuit de tirage vers un état déterminé d'une entrée de circuit intégré. |
DE69407471T2 (de) * | 1993-04-19 | 1998-06-18 | Koninkl Philips Electronics Nv | BiCMOS Gegentaktleistungstreiber mit geringer Phasenverschiebung |
US5552724A (en) * | 1993-09-17 | 1996-09-03 | Texas Instruments Incorporated | Power-down reference circuit for ECL gate circuitry |
JP3441152B2 (ja) * | 1994-04-15 | 2003-08-25 | 株式会社東芝 | BiCMOS回路 |
US7821290B2 (en) * | 2008-09-26 | 2010-10-26 | Vitesse Semiconductor Corporation | Differential voltage mode driver and digital impedance caliberation of same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60141020A (ja) * | 1983-12-28 | 1985-07-26 | Nec Corp | Cmos論理回路 |
JPS62109427A (ja) * | 1985-11-07 | 1987-05-20 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US4682054A (en) * | 1986-06-27 | 1987-07-21 | Motorola, Inc. | BICMOS driver with output voltage swing enhancement |
JPH0691454B2 (ja) * | 1986-10-29 | 1994-11-14 | 株式会社東芝 | 出力バツフア回路 |
JPS63202126A (ja) * | 1987-02-17 | 1988-08-22 | Toshiba Corp | 論理回路 |
US4877980A (en) * | 1988-03-10 | 1989-10-31 | Advanced Micro Devices, Inc. | Time variant drive circuit for high speed bus driver to limit oscillations or ringing on a bus |
JP2550138B2 (ja) * | 1988-03-18 | 1996-11-06 | 株式会社日立製作所 | バイポーラトランジスタと電界効果トランジスタとを有する半導体集積回路装置 |
US4845385A (en) * | 1988-06-21 | 1989-07-04 | Silicon Connections Corporation | BiCMOS logic circuits with reduced crowbar current |
US4871928A (en) * | 1988-08-23 | 1989-10-03 | Motorola Inc. | BICMOS driver circuit with complementary outputs |
EP0387461A1 (de) * | 1989-03-14 | 1990-09-19 | International Business Machines Corporation | BICMOS-Schaltung mit vollem Spannungshub für logische Signale |
-
1990
- 1990-01-25 KR KR1019900000887A patent/KR920009200B1/ko not_active IP Right Cessation
- 1990-10-09 US US07/594,844 patent/US5095229A/en not_active Expired - Lifetime
- 1990-10-12 FR FR9012635A patent/FR2657476B1/fr not_active Expired - Fee Related
- 1990-10-15 GB GB9022331A patent/GB2240441B/en not_active Expired - Fee Related
- 1990-10-15 DE DE4032703A patent/DE4032703A1/de active Granted
- 1990-10-15 JP JP2273521A patent/JP2543248B2/ja not_active Expired - Fee Related
- 1990-10-18 IT IT02177890A patent/IT1243455B/it active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
GB9022331D0 (en) | 1990-11-28 |
US5095229A (en) | 1992-03-10 |
FR2657476A1 (de) | 1991-07-26 |
GB2240441B (en) | 1994-04-20 |
KR910015113A (ko) | 1991-08-31 |
DE4032703A1 (de) | 1991-08-08 |
KR920009200B1 (ko) | 1992-10-14 |
JP2543248B2 (ja) | 1996-10-16 |
IT1243455B (it) | 1994-06-10 |
GB2240441A (en) | 1991-07-31 |
JPH03235417A (ja) | 1991-10-21 |
IT9021778A0 (it) | 1990-10-18 |
IT9021778A1 (it) | 1992-04-18 |
FR2657476B1 (de) | 1997-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69216142T2 (de) | Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung | |
DE69927663T2 (de) | Über- oder unterspannungstolerantes Transfergatter | |
DE69224833T2 (de) | Leistungs-mosfet-treiber mit reduzierung des querstroms | |
DE68910711T2 (de) | Zeitlich abweichende Ansteuerung zur Verwendung in integrierten Schaltungen. | |
DE69520848T2 (de) | Ausgangsschaltung zur Verwendung in einer integrierten Halbleiterschaltung | |
DE68914012T2 (de) | Ausgangspuffer. | |
DE3689296T2 (de) | Ausgangsschaltung mit Pegelstabilisierung. | |
DE3228013C2 (de) | Bidirektionale Sammelleitung zum Datentransfer | |
DE4404132C2 (de) | Abschaltbare Vollausschlag-Pufferschaltung mit einer Isolierung bei mehrfacher Leistungsversorgung | |
DE69121871T2 (de) | CMOS-Ausgangspufferschaltung mit reduzierten Prellen auf den Masseleitungen | |
DE69317213T2 (de) | Ausgangspufferschaltungen | |
DE69216773T2 (de) | Ausgangspufferschaltung | |
DE69223776T2 (de) | Logikausgangstreiber | |
DE3342336A1 (de) | Schnittstellenschaltung | |
DE4344307C2 (de) | Ausgangsschaltung einer integrierten Halbleiterschaltkreisvorrichtung | |
DE19525237A1 (de) | Pegelschieberschaltung | |
DE3851487T2 (de) | Schneller CMOS-Ausgangspuffer mit niedriger Störspannung. | |
DE69612007T2 (de) | Ausgangspuffer mit gemeinsam genutzten zwischenknoten | |
DE69501285T2 (de) | Stromschaltende Schaltung | |
DE19818021A1 (de) | Eingangspuffer mit einer Hysteresecharakteristik | |
DE69635767T2 (de) | Cmos treiberschaltung | |
DE19700045A1 (de) | CMOS-Ausgangspuffer mit hoher Stromsteuerfähgikeit bei niedrigem Rauschen | |
DE4032703C2 (de) | ||
EP0253914A1 (de) | Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen | |
DE69026468T2 (de) | Anpassungsfähige Gate-Entladeschaltung für Leistungs-Fets |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |