JP2643872B2 - ボンディング・オプション回路 - Google Patents
ボンディング・オプション回路Info
- Publication number
- JP2643872B2 JP2643872B2 JP6294851A JP29485194A JP2643872B2 JP 2643872 B2 JP2643872 B2 JP 2643872B2 JP 6294851 A JP6294851 A JP 6294851A JP 29485194 A JP29485194 A JP 29485194A JP 2643872 B2 JP2643872 B2 JP 2643872B2
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- bonding pad
- bonding
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Description
【０００１】
【産業上の利用分野】本発明は半導体デバイスにおける
ボンディング・オプション回路に関し、特に集積回路等
の内部動作を切換えるボンディング・オプション回路に
関する。
ボンディング・オプション回路に関し、特に集積回路等
の内部動作を切換えるボンディング・オプション回路に
関する。
【０００２】
【従来の技術】従来、かかるボンディング・オプション
回路は、低消費電力駆動を要求される集積回路デバイ
ス、例えばＤＲＡＭ等に用いられ、入力端子としてのボ
ンディングパッドを接地レベルとするか、電源レベルに
することにより、内部の容量やモードその他を切換える
ための切換手段として用いられている。
回路は、低消費電力駆動を要求される集積回路デバイ
ス、例えばＤＲＡＭ等に用いられ、入力端子としてのボ
ンディングパッドを接地レベルとするか、電源レベルに
することにより、内部の容量やモードその他を切換える
ための切換手段として用いられている。
【０００３】図３は従来の一例を示すボンディング・オ
プション回路図である。図３に示すように、このボンデ
ィング・オプション回路は、ボンディングパッド１に接
続される駆動部５と、出力安定部３とを備え、電源投入
（電源スイッチは省略）により出力端子ＯＵＴに接地レ
ベル（０レベル）あるいは電源レベル（１レベル）を出
力するものである。この駆動部５は、電源とパッド１間
に直列に接続され且つそれらのゲートを接地した複数の
ＰチャネルトランジスタＰ３〜Ｐ６から構成される。ま
た、出力安定部３は、パッド１と出力端子ＯＵＴ間に直
列に接続されるインバータＩ３〜Ｉ５と、電源とパッド
１間に接続され且つそのゲートをインバータＩ３の出力
に接続したＰチャネルトランジスタＰ２とを備えてい
る。
プション回路図である。図３に示すように、このボンデ
ィング・オプション回路は、ボンディングパッド１に接
続される駆動部５と、出力安定部３とを備え、電源投入
（電源スイッチは省略）により出力端子ＯＵＴに接地レ
ベル（０レベル）あるいは電源レベル（１レベル）を出
力するものである。この駆動部５は、電源とパッド１間
に直列に接続され且つそれらのゲートを接地した複数の
ＰチャネルトランジスタＰ３〜Ｐ６から構成される。ま
た、出力安定部３は、パッド１と出力端子ＯＵＴ間に直
列に接続されるインバータＩ３〜Ｉ５と、電源とパッド
１間に接続され且つそのゲートをインバータＩ３の出力
に接続したＰチャネルトランジスタＰ２とを備えてい
る。
【０００４】この回路は、ボンディング接続によりボン
ディングパッド１に接地レベルが供給され、そのため出
力端子ＯＵＴに１レベルが出力される例である。また、
パッド１がボンディング接続されない、いわゆるフロー
ティング状態の場合は、ＰチャネルトランジスタＰ３〜
Ｐ６を介した節点Ｓ６が１レベルとなるので、出力端子
ＯＵＴは０レベルとなる。
ディングパッド１に接地レベルが供給され、そのため出
力端子ＯＵＴに１レベルが出力される例である。また、
パッド１がボンディング接続されない、いわゆるフロー
ティング状態の場合は、ＰチャネルトランジスタＰ３〜
Ｐ６を介した節点Ｓ６が１レベルとなるので、出力端子
ＯＵＴは０レベルとなる。
【０００５】このように、パッド１にボンディング接続
した時と、しない時とで、出力信号は２つの状態（０レ
ベルもしくは１レベル）を切換えることになり、集積回
路の内部動作を切換えることができる。
した時と、しない時とで、出力信号は２つの状態（０レ
ベルもしくは１レベル）を切換えることになり、集積回
路の内部動作を切換えることができる。
【０００６】例えば、その内部動作として、４メガＤＲ
ＡＭであれば、２５６Ｋワード×１６ビット，５１２Ｋ
ワード×８ビットなどの語構成の切換え、１０２４リフ
レッシュ，５１２リフレッシュなどのリフレッシュサイ
クルの切換え、あるいは２ＣＡＳ（カラム・アドレス・
ストローブ），２ＷＥ（ライト・イネーブル）などのバ
イトコントロールの切換え、ファーストページ，ハイパ
ーページ，スタティックカラム，ライトパービットなど
のファンクションモードの切換え等が可能である。
ＡＭであれば、２５６Ｋワード×１６ビット，５１２Ｋ
ワード×８ビットなどの語構成の切換え、１０２４リフ
レッシュ，５１２リフレッシュなどのリフレッシュサイ
クルの切換え、あるいは２ＣＡＳ（カラム・アドレス・
ストローブ），２ＷＥ（ライト・イネーブル）などのバ
イトコントロールの切換え、ファーストページ，ハイパ
ーページ，スタティックカラム，ライトパービットなど
のファンクションモードの切換え等が可能である。
【０００７】通常、ＤＲＡＭ等の集積回路では、このよ
うなボンディング・オプション回路を複数個使用し、あ
るいは組合わせることにより、同一チップで数種類の製
品を作成することができる。
うなボンディング・オプション回路を複数個使用し、あ
るいは組合わせることにより、同一チップで数種類の製
品を作成することができる。
【０００８】
【発明が解決しようとする課題】上述した従来のボンデ
ィング・オプション回路においては、ボンディングパッ
ドを接地レベルにボンディングして出力信号を１レベル
にしようとするとき、ＰチャネルトランジスタＰ３〜Ｐ
６を介して電源からボンディングパッドへ貫通電流が流
れる。かかるトランジスタのサイズは、通常チャネル幅
が３μｍ，チャネル長３００μｍ程度であるので、電源
電圧が３．３Ｖの場合、０．２〜０．３μＡの貫通電流
が生じる。
ィング・オプション回路においては、ボンディングパッ
ドを接地レベルにボンディングして出力信号を１レベル
にしようとするとき、ＰチャネルトランジスタＰ３〜Ｐ
６を介して電源からボンディングパッドへ貫通電流が流
れる。かかるトランジスタのサイズは、通常チャネル幅
が３μｍ，チャネル長３００μｍ程度であるので、電源
電圧が３．３Ｖの場合、０．２〜０．３μＡの貫通電流
が生じる。
【０００９】この貫通電流を押えるために、例えばチャ
ネル長を長くするなどしてそのトランジスタの電流能力
を下げることが考えられる。しかし、この場合には、ボ
ンディングパッドがボンディング接続されないときに、
節点Ｓ６を１レベルに保つのがノイズ等の影響で困難と
なる。このため、オプション回路そのものが誤動作を起
しかねないという問題があり、しかも、この場合の貫通
電流も零にはならない。
ネル長を長くするなどしてそのトランジスタの電流能力
を下げることが考えられる。しかし、この場合には、ボ
ンディングパッドがボンディング接続されないときに、
節点Ｓ６を１レベルに保つのがノイズ等の影響で困難と
なる。このため、オプション回路そのものが誤動作を起
しかねないという問題があり、しかも、この場合の貫通
電流も零にはならない。
【００１０】また、従来のボンディング・オプション回
路は、通常複数個組合わせて使用されることが多く、特
にボンディングパッドが接地レベルにボンディングされ
る回路の数に比例して貫通電流は増加するという欠点が
ある。すなわち、最近の集積回路デバイスにおいては、
すべて低電圧動作の回路を意図する方向にあるにも関わ
らず、この技術的課題に逆らって、スタンバイ電流を小
さくできないという問題もある。
路は、通常複数個組合わせて使用されることが多く、特
にボンディングパッドが接地レベルにボンディングされ
る回路の数に比例して貫通電流は増加するという欠点が
ある。すなわち、最近の集積回路デバイスにおいては、
すべて低電圧動作の回路を意図する方向にあるにも関わ
らず、この技術的課題に逆らって、スタンバイ電流を小
さくできないという問題もある。
【００１１】本発明の目的は、かかる貫通電流を無くす
とともに、チャネル長の長いトランジスタを使用しない
で済ませることによりレイアウト面積を縮小できるボン
ディング・オプション回路を提供することにある。
とともに、チャネル長の長いトランジスタを使用しない
で済ませることによりレイアウト面積を縮小できるボン
ディング・オプション回路を提供することにある。
【００１２】
【課題を解決するための手段】本発明のボンディング・
オプション回路は、ボンディングパッドと、前記ボンデ
ィングパッドおよび電源間に接続されるＰチャネルトラ
ンジスタと，前記ボンディングパッドおよび前記電源間
に接続される第１のＮチャネルトランジスタと，前記ボ
ンディングパッドおよび前記Ｐチャネルトランジスタの
ゲート間に接続される第１のインバータと，前記第１の
インバータの出力および前記第１のＮチャネルトランジ
スタのゲート間に接続される第２のインバータと，前記
第１のインバータの出力および接地間に接続され且つゲ
ートを前記ボンディングパッドに接続する第２のＮチャ
ネルトランジスタとで形成される論理ゲート部と、前記
Ｐチャネルトランジスタのゲートおよび前記接地間に接
続される負荷容量と、前記ボンディングパッドおよび出
力端子間に接続される出力安定部とを有して構成され
る。
オプション回路は、ボンディングパッドと、前記ボンデ
ィングパッドおよび電源間に接続されるＰチャネルトラ
ンジスタと，前記ボンディングパッドおよび前記電源間
に接続される第１のＮチャネルトランジスタと，前記ボ
ンディングパッドおよび前記Ｐチャネルトランジスタの
ゲート間に接続される第１のインバータと，前記第１の
インバータの出力および前記第１のＮチャネルトランジ
スタのゲート間に接続される第２のインバータと，前記
第１のインバータの出力および接地間に接続され且つゲ
ートを前記ボンディングパッドに接続する第２のＮチャ
ネルトランジスタとで形成される論理ゲート部と、前記
Ｐチャネルトランジスタのゲートおよび前記接地間に接
続される負荷容量と、前記ボンディングパッドおよび出
力端子間に接続される出力安定部とを有して構成され
る。
【００１３】また、本発明のボンディング・オプション
回路は、ボンディングパッドと、前記ボンディングパッ
ドおよび電源間に接続されるＰチャネルトランジスタ
と，前記ボンディングパッドおよび接地間に接続される
Ｎチャネルトランジスタと，前記ボンディングパッドお
よび前記Ｐチャネルトランジスタのゲート間に接続され
るインバータとからなり、前記Ｐチャネルトランジスタ
および前記Ｎチャネルトランジスタのゲート間を接続し
た論理ゲート部と、前記ボンディングパッドおよび前記
接地間に接続される負荷容量と、前記ボンディングパッ
ドおよび出力端子間に接続される出力安定部とを有して
構成される。
回路は、ボンディングパッドと、前記ボンディングパッ
ドおよび電源間に接続されるＰチャネルトランジスタ
と，前記ボンディングパッドおよび接地間に接続される
Ｎチャネルトランジスタと，前記ボンディングパッドお
よび前記Ｐチャネルトランジスタのゲート間に接続され
るインバータとからなり、前記Ｐチャネルトランジスタ
および前記Ｎチャネルトランジスタのゲート間を接続し
た論理ゲート部と、前記ボンディングパッドおよび前記
接地間に接続される負荷容量と、前記ボンディングパッ
ドおよび出力端子間に接続される出力安定部とを有して
構成される。
【００１４】さらに、本発明のボンディング・オプショ
ン回路は、ボンディングパッドと、前記ボンディングパ
ッドおよび電源間に接続されるＰチャネルトランジスタ
と、前記ボンディングパッドおよび前記電源もしくは接
地間に接続されるＮチャネルトランジスタと、前記ボン
ディングパッドおよび前記Ｐチャネルトランジスタのゲ
ート間に接続されるインバータと、前記Ｐチャネルトラ
ンジスタのゲートおよび前記接地間もしくは前記ボンデ
ィングパッドおよび前記接地間に接続される負荷容量
と、前記ボンディングパッドおよび出力端子間に接続さ
れる出力安定部とを含んで構成される。
ン回路は、ボンディングパッドと、前記ボンディングパ
ッドおよび電源間に接続されるＰチャネルトランジスタ
と、前記ボンディングパッドおよび前記電源もしくは接
地間に接続されるＮチャネルトランジスタと、前記ボン
ディングパッドおよび前記Ｐチャネルトランジスタのゲ
ート間に接続されるインバータと、前記Ｐチャネルトラ
ンジスタのゲートおよび前記接地間もしくは前記ボンデ
ィングパッドおよび前記接地間に接続される負荷容量
と、前記ボンディングパッドおよび出力端子間に接続さ
れる出力安定部とを含んで構成される。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を示すボンディン
グ・オプション回路図である。図１に示すように、本実
施例は、ボンディングパッドと、このボンディングパッ
ド１に接続され、ＰチャネルトランジスタＰ１とＮチャ
ネルトランジスタＮ１，Ｎ２およびインバータＩ１，Ｉ
２を備えた論理ゲート部２と、同じくボンディングパッ
ド１と出力端子ＯＵＴ間に接続される出力安定部３と、
論理ゲート部２に接続される負荷容量４とを有してい
る。さらに具体的に説明すると、この論理ゲート部２
は、ボンディングパッド１および電源間に接続されるＰ
チャネルトランジスタＰ１と、ボンディングパッド１お
よび電源間に接続される第１のＮチャネルトランジスタ
Ｎ１と、ボンディングパッド１およびＰチャネルトラン
ジスタＰ１のゲート間に接続される第１のインバータＩ
１と、第１のインバータＩ１の出力および第１のＮチャ
ネルトランジスタＮ１のゲート間に接続される第２のイ
ンバータＩ２と、第１のインバータＩ１の出力および接
地間に接続され、そのゲートをボンディングパッド１に
接続する第２のＮチャネルトランジスタＮ２とで構成さ
れる。
て説明する。図１は本発明の一実施例を示すボンディン
グ・オプション回路図である。図１に示すように、本実
施例は、ボンディングパッドと、このボンディングパッ
ド１に接続され、ＰチャネルトランジスタＰ１とＮチャ
ネルトランジスタＮ１，Ｎ２およびインバータＩ１，Ｉ
２を備えた論理ゲート部２と、同じくボンディングパッ
ド１と出力端子ＯＵＴ間に接続される出力安定部３と、
論理ゲート部２に接続される負荷容量４とを有してい
る。さらに具体的に説明すると、この論理ゲート部２
は、ボンディングパッド１および電源間に接続されるＰ
チャネルトランジスタＰ１と、ボンディングパッド１お
よび電源間に接続される第１のＮチャネルトランジスタ
Ｎ１と、ボンディングパッド１およびＰチャネルトラン
ジスタＰ１のゲート間に接続される第１のインバータＩ
１と、第１のインバータＩ１の出力および第１のＮチャ
ネルトランジスタＮ１のゲート間に接続される第２のイ
ンバータＩ２と、第１のインバータＩ１の出力および接
地間に接続され、そのゲートをボンディングパッド１に
接続する第２のＮチャネルトランジスタＮ２とで構成さ
れる。
【００１６】かかるボンディング・オプション回路にお
いて、まずボンディングパッド１が接地レベルにボンデ
ィングされたとき、論理ゲート部２のインバータＩ１，
Ｉ２を介して節点Ｓ１が０レベルとなるので、第１のＮ
チャネルトランジスタＮ１はオフする。また、インバー
タＩ１を介した節点Ｓ２が１レベルとなるため、第１の
ＰチャネルトランジスタＰ１もオフする。従って、これ
ら両トランジスタＮ１，Ｐ１のオフ動作により、電源か
ら接地レベルへの貫通電流が０となる。この結果、出力
安定部３を介し、出力端子ＯＵＴには、１レベルが出力
される。
いて、まずボンディングパッド１が接地レベルにボンデ
ィングされたとき、論理ゲート部２のインバータＩ１，
Ｉ２を介して節点Ｓ１が０レベルとなるので、第１のＮ
チャネルトランジスタＮ１はオフする。また、インバー
タＩ１を介した節点Ｓ２が１レベルとなるため、第１の
ＰチャネルトランジスタＰ１もオフする。従って、これ
ら両トランジスタＮ１，Ｐ１のオフ動作により、電源か
ら接地レベルへの貫通電流が０となる。この結果、出力
安定部３を介し、出力端子ＯＵＴには、１レベルが出力
される。
【００１７】一方、ボンディングパッド１がボンディン
グされないときは、電源が投入されても、節点Ｓ２は負
荷容量４のために１レベルになりにくく、その前に節点
Ｓ３が１レベルとなる。またこのとき、第２のＮチャネ
ルトランジスタＮ２がオンするので、節点Ｓ１は１レベ
ルとなる。この結果、出力安定部３を介して出力端子Ｏ
ＵＴに得られる出力は０レベルとなる。一度、１レベル
となった節点Ｓ３のレベルは、出力安定部３のＰチャネ
ルトランジスタＰ２によって１レベルが保証される。こ
こでは、電源投入時に節点Ｓ３のレベルが節点Ｓ２のレ
ベルよりも早く１レベルになることが重要であり、その
ためには負荷容量４がボンディングパッド１等の寄生容
量Ｃ１２よりも十分大きいことが必要である。
グされないときは、電源が投入されても、節点Ｓ２は負
荷容量４のために１レベルになりにくく、その前に節点
Ｓ３が１レベルとなる。またこのとき、第２のＮチャネ
ルトランジスタＮ２がオンするので、節点Ｓ１は１レベ
ルとなる。この結果、出力安定部３を介して出力端子Ｏ
ＵＴに得られる出力は０レベルとなる。一度、１レベル
となった節点Ｓ３のレベルは、出力安定部３のＰチャネ
ルトランジスタＰ２によって１レベルが保証される。こ
こでは、電源投入時に節点Ｓ３のレベルが節点Ｓ２のレ
ベルよりも早く１レベルになることが重要であり、その
ためには負荷容量４がボンディングパッド１等の寄生容
量Ｃ１２よりも十分大きいことが必要である。
【００１８】図２は本発明の他の実施例を示すボンディ
ング・オプション回路図である。図２に示すように、本
実施例はボンディングパッド１と、Ｐチャネルトランジ
スタＰ１とＮチャネルトランジスタＮ１およびインバー
タＩ６で形成され、ボンディングパッド１と電源および
接地間に接続される論理ゲート部２と、ボンディングパ
ッド１と接地間に接続される負荷容量４と、ボンディン
グパッド１および出力端子ＯＵＴ間に接続される出力安
定部３とを有して構成される。しかも、論理ゲート部２
は、ボンディングパッド１および電源間に接続されるＰ
チャネルトランジスタＰ１と、ボンディングパッド１お
よび接地間に接続されるＮチャネルトランジスタＮ１
と、ボンディングパッド１およびＰチャネルトランジス
タＰ１のゲート間に接続されるインバータＩ６とからな
り、ＰチャネルトランジスタＰ１およびＮチャネルトラ
ンジスタＮ１のゲート間を接続して構成される。このボ
ンディング・オプション回路は、ボンディングパッド１
が電源レベルにボンディングされたとき、出力端子ＯＵ
Ｔに１レベルを出力する回路である。
ング・オプション回路図である。図２に示すように、本
実施例はボンディングパッド１と、Ｐチャネルトランジ
スタＰ１とＮチャネルトランジスタＮ１およびインバー
タＩ６で形成され、ボンディングパッド１と電源および
接地間に接続される論理ゲート部２と、ボンディングパ
ッド１と接地間に接続される負荷容量４と、ボンディン
グパッド１および出力端子ＯＵＴ間に接続される出力安
定部３とを有して構成される。しかも、論理ゲート部２
は、ボンディングパッド１および電源間に接続されるＰ
チャネルトランジスタＰ１と、ボンディングパッド１お
よび接地間に接続されるＮチャネルトランジスタＮ１
と、ボンディングパッド１およびＰチャネルトランジス
タＰ１のゲート間に接続されるインバータＩ６とからな
り、ＰチャネルトランジスタＰ１およびＮチャネルトラ
ンジスタＮ１のゲート間を接続して構成される。このボ
ンディング・オプション回路は、ボンディングパッド１
が電源レベルにボンディングされたとき、出力端子ＯＵ
Ｔに１レベルを出力する回路である。
【００１９】まず、ボンディングパッド１が電源レベル
にボンディングされた場合、節点Ｓ４はインバータＩ６
により０レベルとなり、ＮチャネルトランジスタＮ１は
オフ、またＰチャネルトランジスタＰ１はオンとなる。
この結果、出力安定部３を介して出力端子ＯＵＴに得ら
れる出力は１レベルとなる。
にボンディングされた場合、節点Ｓ４はインバータＩ６
により０レベルとなり、ＮチャネルトランジスタＮ１は
オフ、またＰチャネルトランジスタＰ１はオンとなる。
この結果、出力安定部３を介して出力端子ＯＵＴに得ら
れる出力は１レベルとなる。
【００２０】次に、ボンディングパッド１がボンディン
グされない場合、節点Ｓ４は負荷容量４が接続されてい
る節点Ｓ５よりも早く１レベルにプルアップされるの
で、ＰチャネルトランジスタＰ１はオフ、Ｎチャネルト
ランジスタＮ１はオンする。このために、節点Ｓ５の０
レベルは保持される。従って、出力安定部３を介した出
力端子ＯＵＴへの出力は０レベルとなる。
グされない場合、節点Ｓ４は負荷容量４が接続されてい
る節点Ｓ５よりも早く１レベルにプルアップされるの
で、ＰチャネルトランジスタＰ１はオフ、Ｎチャネルト
ランジスタＮ１はオンする。このために、節点Ｓ５の０
レベルは保持される。従って、出力安定部３を介した出
力端子ＯＵＴへの出力は０レベルとなる。
【００２１】上述したように、これらの実施例によれ
ば、前述した図３の従来例における一体化したトランジ
スタＰ３〜Ｐ６からなる駆動部５、すなわちチャネル長
の非常に長いトランジスタを使用しないで済むので、レ
イアウト面積を半分程度に縮小できるという利点があ
る。
ば、前述した図３の従来例における一体化したトランジ
スタＰ３〜Ｐ６からなる駆動部５、すなわちチャネル長
の非常に長いトランジスタを使用しないで済むので、レ
イアウト面積を半分程度に縮小できるという利点があ
る。
【００２２】
【発明の効果】以上説明したように、本発明のボンディ
ング・オプション回路は、電源投入時にボンディングパ
ッドが接地レベルにボンディングされていれば、そのボ
ンディングパッドに接続される節点を１レベルにプルア
ップするためのトランジスタをカットオフする論理ゲー
ト部を有することにより、電源レベルから接地レベルへ
の貫通電流を零にすることができるという効果がある。
例えば、かかるボンディング・オプション回路を６個使
用する４メガＤＲＡＭでは、スタンバイ電流を１０％程
度削減することができる。
ング・オプション回路は、電源投入時にボンディングパ
ッドが接地レベルにボンディングされていれば、そのボ
ンディングパッドに接続される節点を１レベルにプルア
ップするためのトランジスタをカットオフする論理ゲー
ト部を有することにより、電源レベルから接地レベルへ
の貫通電流を零にすることができるという効果がある。
例えば、かかるボンディング・オプション回路を６個使
用する４メガＤＲＡＭでは、スタンバイ電流を１０％程
度削減することができる。
【００２３】また、本発明のボンディング・オプション
回路は、上述の構成とすることにより、チャネル長の非
常に長いトランジスタを使用しないで済むので、レイア
ウト面積を半分程度に縮小できるという効果がある。
回路は、上述の構成とすることにより、チャネル長の非
常に長いトランジスタを使用しないで済むので、レイア
ウト面積を半分程度に縮小できるという効果がある。
【図１】本発明の一実施例を示すボンディング・オプシ
ョン回路図である。
ョン回路図である。
【図２】本発明の他の実施例を示すボンディング・オプ
ション回路図である。
ション回路図である。
【図３】従来の一例を示すボンディング・オプション回
路図である。
路図である。
１ ボンディングパッド ２ 論理ゲート部 ３ 出力安定部 ４ 負荷容量 Ｎ１〜Ｎ３ Ｎチャネルトランジスタ Ｐ１，Ｐ２ Ｐチャネルトランジスタ Ｉ１〜Ｉ６ インバータ Ｓ１〜Ｓ５ 節点 ＯＵＴ 出力端子
Claims (3)
- 【請求項１】 ボンディングパッドと、前記ボンディン
グパッドおよび電源間に接続されるＰチャネルトランジ
スタと，前記ボンディングパッドおよび前記電源間に接
続される第１のＮチャネルトランジスタと，前記ボンデ
ィングパッドおよび前記Ｐチャネルトランジスタのゲー
ト間に接続される第１のインバータと，前記第１のイン
バータの出力および前記第１のＮチャネルトランジスタ
のゲート間に接続される第２のインバータと，前記第１
のインバータの出力および接地間に接続され且つゲート
を前記ボンディングパッドに接続する第２のＮチャネル
トランジスタとで形成される論理ゲート部と、前記Ｐチ
ャネルトランジスタのゲートおよび前記接地間に接続さ
れる負荷容量と、前記ボンディングパッドおよび出力端
子間に接続される出力安定部とを有することを特徴とす
るボンディング・オプション回路。 - 【請求項２】 ボンディングパッドと、前記ボンディン
グパッドおよび電源間に接続されるＰチャネルトランジ
スタと，前記ボンディングパッドおよび接地間に接続さ
れるＮチャネルトランジスタと，前記ボンディングパッ
ドおよび前記Ｐチャネルトランジスタのゲート間に接続
されるインバータとからなり、前記Ｐチャネルトランジ
スタおよび前記Ｎチャネルトランジスタのゲート間を接
続した論理ゲート部と、前記ボンディングパッドおよび
前記接地間に接続される負荷容量と、前記ボンディング
パッドおよび出力端子間に接続される出力安定部とを有
することを特徴とするボンディング・オプション回路。 - 【請求項３】 ボンディングパッドと、前記ボンディン
グパッドおよび電源間に接続されるＰチャネルトランジ
スタと、前記ボンディングパッドおよび前記電源もしく
は接地間に接続されるＮチャネルトランジスタと、前記
ボンディングパッドおよび前記Ｐチャネルトランジスタ
のゲート間に接続されるインバータと、前記Ｐチャネル
トランジスタのゲートおよび前記接地間もしくは前記ボ
ンディングパッドおよび前記接地間に接続される負荷容
量と、前記ボンディングパッドおよび出力端子間に接続
される出力安定部とを含むことを特徴とするボンディン
グ・オプション回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6294851A JP2643872B2 (ja) | 1994-11-29 | 1994-11-29 | ボンディング・オプション回路 |
| US08/564,450 US5682105A (en) | 1994-11-29 | 1995-11-29 | Bonding option circuit having no pass-through current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6294851A JP2643872B2 (ja) | 1994-11-29 | 1994-11-29 | ボンディング・オプション回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08153798A JPH08153798A (ja) | 1996-06-11 |
| JP2643872B2 true JP2643872B2 (ja) | 1997-08-20 |
Family
ID=17813078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6294851A Expired - Fee Related JP2643872B2 (ja) | 1994-11-29 | 1994-11-29 | ボンディング・オプション回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5682105A (ja) |
| JP (1) | JP2643872B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MX9702434A (es) * | 1991-03-07 | 1998-05-31 | Masimo Corp | Aparato de procesamiento de señales. |
| US5886540A (en) | 1996-05-31 | 1999-03-23 | Hewlett-Packard Company | Evaluation phase expansion for dynamic logic circuits |
| JP3465493B2 (ja) * | 1996-09-26 | 2003-11-10 | ヤマハ株式会社 | 半導体集積回路 |
| KR100200927B1 (ko) * | 1996-10-10 | 1999-06-15 | 윤종용 | 모드설정회로 |
| US5880596A (en) * | 1996-11-05 | 1999-03-09 | Altera Corporation | Apparatus and method for configuring integrated circuit option bits with different bonding patterns |
| TW417267B (en) * | 1997-11-20 | 2001-01-01 | Davicom Semiconductor Inc | Structure of bonding option |
| US6351040B1 (en) * | 1998-01-22 | 2002-02-26 | Micron Technology, Inc. | Method and apparatus for implementing selected functionality on an integrated circuit device |
| US6084454A (en) * | 1998-08-26 | 2000-07-04 | Advanced Micro Devices, Inc. | Start-up circuit for write selects and equilibrates |
| EP1132963B1 (en) | 2000-03-08 | 2007-10-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| KR100349344B1 (ko) * | 2000-06-14 | 2002-08-21 | 주식회사 하이닉스반도체 | 멀티 레벨 본딩 옵션 회로 |
| KR100344838B1 (ko) * | 2000-07-24 | 2002-07-20 | 주식회사 하이닉스반도체 | 본딩 옵션 회로 |
| KR100365431B1 (ko) * | 2000-08-03 | 2002-12-18 | 주식회사 하이닉스반도체 | 본딩 옵션 회로 |
| US7131033B1 (en) | 2002-06-21 | 2006-10-31 | Cypress Semiconductor Corp. | Substrate configurable JTAG ID scheme |
| US7818640B1 (en) | 2004-10-22 | 2010-10-19 | Cypress Semiconductor Corporation | Test system having a master/slave JTAG controller |
| KR102485454B1 (ko) * | 2015-11-25 | 2023-01-05 | 엘지디스플레이 주식회사 | 게이트 구동회로와 이를 이용한 표시장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4307306A (en) * | 1979-05-17 | 1981-12-22 | Rca Corporation | IC Clamping circuit |
| EP0573965B1 (en) * | 1992-06-10 | 1999-09-08 | Nec Corporation | Semiconductor device having bonding optional circuit |
| FR2694851B1 (fr) * | 1992-08-12 | 1994-12-23 | Sgs Thomson Microelectronics | Circuit de tirage vers un état déterminé d'une entrée de circuit intégré. |
| US5329174A (en) * | 1992-10-23 | 1994-07-12 | Xilinx, Inc. | Circuit for forcing known voltage on unconnected pads of an integrated circuit |
-
1994
- 1994-11-29 JP JP6294851A patent/JP2643872B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-29 US US08/564,450 patent/US5682105A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5682105A (en) | 1997-10-28 |
| JPH08153798A (ja) | 1996-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7394706B2 (en) | Semiconductor integrated circuit device | |
| JP2643872B2 (ja) | ボンディング・オプション回路 | |
| US4985644A (en) | Output buffer semiconductor and method for controlling current flow in an output switching device | |
| JPH0529995B2 (ja) | ||
| US5973554A (en) | Semiconductor device structured to be less susceptible to power supply noise | |
| JPH01280923A (ja) | 半導体集積回路装置 | |
| KR100474755B1 (ko) | 출력 회로 | |
| JP3580823B2 (ja) | 改良されたデータ出力バッファ | |
| KR20080002686A (ko) | 반도체 집적 회로 | |
| US4503341A (en) | Power-down inverter circuit | |
| KR100224051B1 (ko) | 반도체 집적회로 | |
| JPH0389624A (ja) | 半導体集積回路 | |
| KR100206604B1 (ko) | 반도체 메모리 장치 | |
| KR100364424B1 (ko) | 낮은 서브-스레숄드 누설전류를 갖는 로직게이트 회로 | |
| US6665217B2 (en) | Semiconductor memory device including internal power circuit having tuning function | |
| JPH0419633B2 (ja) | ||
| KR940002764B1 (ko) | 페일-세이프(fail-safe) 회로를 갖는 웨이퍼 스캐일 반도체장치 | |
| JPH02154461A (ja) | 半導体集積回路の出力バッファ | |
| KR0170906B1 (ko) | 반도체 기억장치의 파워라인 커플링 방지 회로 | |
| KR100200927B1 (ko) | 모드설정회로 | |
| JPH09161486A (ja) | 半導体集積回路装置 | |
| JPH0298213A (ja) | 半導体記憶装置の出力回路 | |
| JPH04318394A (ja) | 半導体駆動回路 | |
| KR950004557B1 (ko) | 반도체 메모리 디바이스의 패드 스위칭 회로 | |
| JPH03256294A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970401 |
|
| LAPS | Cancellation because of no payment of annual fees |