SU1087092A3 - Интегральна схема (ее варианты) - Google Patents

Abstract

1. Интегральна  схема, содержаща  две шины питани , входную шину, функциональный логический блок и транзистор, имеющий два входа с основным-типом проводимости между ними и управл ющий вход, причем потенциал между управл ющим входом и одним из входов транзистора управл ет его проводимостью, вход функционального логическогр блока соединен со входной шиной и с первым входом транзистора, второй вход которого соединен с первой шиной питани ,о тличающа с  тем, что, с целью уменьшени  потреблени  мощности , в нее введены блок управлени  и блок формировани  импульса при включении питани , первьй и второй входы питани  которых соединены соответственно с первой и второй шинами питани , выход блока формирова1 ни  импульса при включении питани  соединен с первым входом блока упСО равлени , второй вход и вькод которого соединены соответственно со входной шиной и с управл ющим входом транзистора.

Description

2.Схема поп.1,отличающ а   с   тем, что блок управлени  содержит элемент И-НЕ, первый и второй входы питани  которого соединены соответственно с первым и вторы входами питани  блока управлени , первый, второй входы и выход которого соединены соответственно с первы вторым входами и выходом элемента И-НЕ,

3.Схема поп.1, отличающа с  тем, что блок формировани  импульса при включении источника питани  содержит резистор

и конденсатор, перва  обкладка которого соединена с первым входом питани  блока формировани  импульса при .включении питани , выход которого соединен со второй обкладкой конденсатора и с первым выводом резистора, второй вывод которого соединен со вторым входом питани  блока формировани  импульса при включении питани 

4.Схема поп.1, отличающ а   с   тем, что в качестве транзистора используетс  полевой транзистор.

5.Интегральна  схема, содержаща  общую шину, входную шину, функциональный логический блок и транзистор имеющий два выхода с основным типом проводимости между ними и управл ющий вход. Причем потенциал между управл ющим входом и одним из входов

транзистора управл ет его проводимос-тью , отличающа с  тем что с целью уменьщёни  потреблени  мощности, в нее введены два резистора , блок управлени  и блок формировани  импульса при включении питани  , выход которого соединен с перBbw входом блока управлени , второй вход которого соединен со входной шиной и соединен через первый резис тор с первым входом транзистора, второй вход которого соединен через второй резистор с общей шиной, вход управлени  транзистора соединен с первым выходом блока управлени  ,вто-г рой выход которого соединен со входом функционального логического блок

6.Схема по п. 5, о т ли ч а, ющ а   с   тем, что блок управлени  содержит два элемента НЕ и элемент И-НЕ, первый вход которого соединен со вторым входом блока управлени , первый вход которого соединен через первый элемент НЕ со вторым входом элемента И-НЕ, выход которого соединен с первым выходом блока управлени и со входом второго элемента НЕ, выход которого соединен со вторым выходом блока управлени .

7.Схема по п.5, отличающа с  тем, что в качестве транзистора использован полевой транзистор .

1

Изобретение относитс  к интегральной схемотехнике и служит дл  установлени  потенциала на несоединенных входных клемах больших интегральных схем на полевых транзисторах.

Известна интегральна  схема, содержаща  входную шину, общую щину, функциональный логический блок, резистор и полевой транзистор,диод.

В известном устройстве дп  защиты входа функционального логического блока от статического электричества служит диод, включенный между входно и общей шинами 1.

Недостатком известного устройства  вл етс  то, что при подаче на входную шину потенциала питани  через диод течет относительно большой ток, что приводит к увеличению потребл емой мощности.

Известна интегральна  схема, содержаща  две шины питани , входную шину, функциональный логический блок и транзистор, имеющий два входа с основным типом проводимости между ними ,и управл ющий вход, причем потенциал между управл юа1им входом и одним из входов транзистора управл ет его проводимостью, вход функционального логического блока соединен со

входной шиной и с первым входом транзистора , второй вход которого соединен с первой шиной питани , управл  щий вход транзистора соединен со входной шиной. В известном устройстве наличие транзистора на входе функционального логического обеспечивает относительно высокую входную проводимость входа функционального логического блока и служит дл  исключени  инициализации входа функциональ ного логического блока при воздействии случайных статистических зар  дов, позтому в случае отсутстви  нужды в инициализации входа функцио нального логического блока (т.е. в отсутствие нужды в реализации одной из многих функциональных возмож ностей устройства) вход может быть оставлен плавающим С 23. Недостатком известного устройства  вл етс  то, что в случае, когда требуетс  инициализировать вход функционального логического блока, т.е. при соединении входной шины со второй шиной питани , через тран зистор течет относительно большой ток, который может составить существенную часть от тока потреблени  функционального логического блока, при этом соответственно увеличивает с  мощность потреблени . Такое состо ние  вл етс  особенно нежелательным там, где питание подаетс  от источника питани  с малой емкостью, например от батареи дл  питани  часов, калькул торов и т.д. Цель изобретени  - уменьшение потребл емой мощности.Дл  достижени  поставленной цели в интегральную схему, содержащую две шины питани , входную шину, функциональный логический блок и транзистор, имеющий два входа с основным типом проводимости между ним и управл ющий вход, причем потенциа между управл юпщм входом и одним из входов транзистора управл ет его проводимостью, вход функционального логического блока соединен со вход ной шиной и с первым входом транзис тора, второй вход которого соединен с первой шиной питани , введены блок управлени  и блок формировани  импульса при включении питани , первый и второй входы питани  котор соединены соответственно с первой и второй шинами питани , выход блока , формировани  импульса при включении питани  соединен с первым входом блока управлени , второй вход и выход которого соединены соответственно со входной шиной и с управл ющим входом транзистора. В интегральной схеме блок управлени  содержит элемент И-НЕ,первый и второй входы питани  которого соединены соответственно с первым и вторым входами питани  блока управлени , первый, второй входы и выход которого соединены соответственно с первым, вторым входами и выходом элемента И-НЕ. В интегральной схеме блок формировани  импульса при включении источника питани  содержит резистор и конденсатор, перва  обкладка которого соединена с первым входом питани  блока формировани  импульса при включении питани , выход которого соединен со второй обкладкой конденсатора и с первым выводом резистора , второй вывод которого соединен со вторым входом питани  блока формировани  импульса при включении питани . В интегральной схеме в качестве транзистора используетс  полевой транзистор. В интегральную схему, содержащую общую шину, входную шину,функциональный логический блок и транзистор , имеющий два выхода с основным типом проводимости между ними и управл ющий вход, причем потенциал между управл ющим.входом и одним из входов транзистора управл ет его проводимостью, введены два резистора , блок управлени  и блок формировани  импульса при включении питани , выход которого соединен с первым входом блока управлени , второй вход которого соединен со входной шиной и соединен через первьй резистор с первым входом транзистора , второй вход которого соединен через второй резистор с общей шиной, вход управлени  транзистора соединен с первым выходом блока управлени  , второй выход которого соединен со входом функционального логического блока. В интегральной схеме блок управлени  содержит два элемента НЕ и элемент И-НЕ, первый вход которого соединен со вторым входом блока уп5 равлени , первый вход которого соединен через порвый элемент НЕ со вторым входом элемента И-НЕ, выход которого соединен с первым выходом блока yпpaвлeнJi  и со входом второг элемента НЕ, выход которого соединен со вторым выходом блока управлени . В интегральной схеме в качестве транзистора использован полевой транзистор. На фиг.1 приведена схема первого варианта интегральной схемы; на фиг.2 - то же, второй вариант интегральной схемы.. Схема содержит входную шину 1, шины 2,3 питани , функциональный логический блок 4, блок 5 управлени блок 6 формировани  импульсов при включении питани , транзистор 7, элемент 8 И-НЕ, резистор 9 и конденсатор 10, входы 5-1, 5-2 питани  блока 5 управлени , входы 6-1, 6-2 питани  блока 6 формировани  импуль са при включении питани . На фиг.2 обозначено: входна  шина 11,.обща  шина 12, резисторы 13, 14, транзистор 15, блок 16 формировани  импульса при включении питани блок 17 управлени , функциональный логический блок 18, элементы 19, 20 НЕ и элемент 21 И-НЕ. На фиг.1 входна  шина 1 соединена со входом функционального логического блока 4, с первым входом блока 5 управлени  и с первым входо транзистора 7, второй вход которого соединен с шиной 2 питани , со входами 5-2, 6-2 питани  соответственн блока 5 управлени  и блока 6 формированй  импульса при В1спючении питани , вход 6-1 питани  которого соединен с шиной 3 питани  и со вхо дом 5-1 питани  блока 5 управлени , .второй вход и выход которого соеди55ены соответственно с выходом блока 6 формировани  импульса при вклю чении питани  и с управл ющим входо транзистора 7. Выход, первьй и второй входы бло ка 5 упра-нпени  соединены соответст венно с выходом, первым и вторым входом элемента 8 И-НЕ, первьш и вт рой входы питани  которого соединен соответственно со входами питани  5-2, 5-1 блока 5 управлени . Вход 6-2 питани  блока 6 формиро , вани  импульса при включений пита92 ни  соединен через конденсатор 10 с выходом блока 6 формировани  импульса при включении -питани , выход которого соединен через резистор 9 со входом 6-1 питани  блока 6 формировани  импульса при включении питани . На фиг.2 входна  шина 11 соединена с первым входом блока 17 управлени  и соединена через резистор 13 с первым входом транзистора 15,второй вход которого соединен через резистор с общей шиной 12, выход блока 16 формировани  импульса при включении питани  соединен со вторым входом блока 17 управлени ,первый и второй выходы которого соединены соответственно со входом управлени  транзистора 15 и со входом функционального логического блока 18. Первый вход блока 17 управлени  соединен с первым входом элемента 21 И-НЕ,второй вход которого соединен с выходом элемента 19 НЕ, вход которого соединен со вторым входом блока 17 управлени , первый выкод которого соединен с выходом элемента 21 И-НЕ и со входом элемента 20 НЕ,- вькод которого соединен со вторым выходом блока 17 управлени . Устройство на фиг.1 прив зывает входную шину 1 к потенциалу шины 2 в случае, когда на входную щину 1 ничего не подаетс  и предотвращает потерю -шунтирующего тока через транзистор 7 в случае, когда входна  шина соедин етс  с щиной 3. Когда вход стока транзистора 7 соединен со входной шиной 1 а вход истока - с шиной 2, то транзистор7 селективно устанавливаетс  в состо ние ироводимос и, определ емое потенциалом на шине 1. Элемент 8 И-НЕ обеспечивает получение логического выходного потейциала , достаточного дл  перевода транзистора 7 в провод щее состо ние вс кий раз, когда потенциал на любом входе элемента 8 И-НЕ имеет логический низкий уровень, который близок потенциалу н;а шине 2. Положительна  обратна  св зь, получаема  за счет соединений транзистора 7 и элемента 8 И-НЕ,удерживает потенциал на шине 1 в области близкой к потенциалу на шине 2, что поддерживает в неактивном состо нии функциональный логический блок 4. 7 Потенциал на выходе элемента 8 И-НЕ колеблетс  по существу между потенциалом шины 3 и потенциалом ши ны 2 соответствующим логическим вы сокому и низкому состо ни м, соответственно. Приложение логического высокого потенциала к управл ющему входу (затвору) транзистора 7 перевод т последний в нелинейную область работы, в которой разность потенциалов области сток-исток приб лижаетс  к нулю, что приводит к отсутствию протекани  тока между стоком и истоком транзистора 7. Таким образом, если не прикладывать никакого положительного потенциала к шине 1, то транзистор 7 прив зывает потенциал шины 1 к потенциалу шины 2, что позвол ет полу чить большую определенность того, что функциональный логический блок 4 не будет активизирован при воздей ствии, например, статического электричества . Блок 6, содержащий резистор 9 и конденсатор 10, служит дл  того, чтобы после по влени  напр жени  Vjju на шине 3 элемент 8 И-НЕ пребывал в течение некоторого времени высоким вькодным в состо нии с потенциалом. Технический элемент И-НЕ переходит из выходного состо ни  с высоким уровнем в выходное состо ние с низким уровнем по изменении входного потенциала на величину бол шую ,чем половина потенциала питани , или V-Q-JJ/2. Если до по влени  потенциала VQJ, на шине 3 конденсатор 10 разр жен, то при по влении потенциала Vjjj. конденсатор 10 начинает зар жатьс  и приблизительно через врем , равное 0,7 RC, где R и С номиналы резистора и конденсатора соответственно, потенциал на соответствующем входе элемента 8 И-НЕ достигает значени  -у- . Поэтому пос ле прикладывани  на шину 3 потенциала Vj)j) на выходе элемента 8 И-НЕ присутствует высокий логический уровень в течение времени равного 0,7 RC. В течение этого же времени включаетс  транзистор 7 и потенциал щины 1, если она бьта плавающей, подт гиваетс  к интегратору шины 2. Когда потенциал на шине 1 уменьшаетс  до логического низкого уро 92 н , то транзистор 7 и элемент 8 захватываетс  положительной обратной св зью, как это ранее упоминалось , и подт гивание потенциала шины 1 к потенциалу шины 2 происходит до тех пор, пока не будет приложен положительный потенциал к шине 1. В другом случае, когда на входную шину 1 подаетс  потенциал V-p и прикладываетс  питание к шине 2, элемент 8 И-НЕ снова вырабатывает на своемвыходе импульс высокого логического уровн , чтобы заставить транзистор 7 проводить импеданс области сток-исток транзистора 7, когда . он находитс  в провод щем состо нии ,  вл етс  достаточно высоким,что приводит к тому, что потенциал шины 1 не выт гиваетс  из области высокого логического уровн . После времени равного 0,7 RC уровень логического сигнала на выходе элемента 8 становитс  низким и транзистор 7 выключаетс . Транзистор 7 пропускает ток от источника питани  только в течение времени равного 0,7 RC, тем самым уменьша  мощность,потребл емую устройством . Этот эффект увеличиваетс  при использовании элемента 8 И-НЕ, вьшолненного по КМОП технологии. Значени  номиналов R и С должны определ тьс  с учетом сопротивлени  сток-исток транзистора 7 в провод щем состо нии и с учетом паразитной емкости шины 1, дл  того, чтобы в течение периода 0,7 RC обеспечивала разр д статического электричества , присутствующий на паразитной емкости шины 1, до уровн  логического нул  через сопротивление области сток-исток открытого транзистора 7. Конкретна  реализаци  блока 6  вл етс  лишь примером одного из возможных путей получени  временного низкого логического уровн  на одном из ви/дов. элемента 8 И-иЕ при включении источника питани . Другие способы вырабатывани  низкого потенциала при включении питани  могут быть и-спользованы, например такой как инвертируемый сигнал от схемы включени  питани -возврат в исходное состо ние. g устройстве на фиг.2 входна  шина 11 разделена со входом функционального логического блока 18, что преп тствует зар ду входа блока 18 до уровн  включени  при отсутствии питани , как это может иметь место в устройстве на фиг.1. Выходной уровень элемента 20 НЕ остаетс  низким до тех пор, пока на его вход не будет приложен низкий уровень и не прикладыва етс  потенциал питани . Транзистор 15 и элемент 21 И-НЕ образуют цепь положительной обратной св зи. Резисторы 13, 14 служат дл  уменьшени  тока,протекающего через открытьй транзистор 15 в случае, когда на шину подан потенциал источника- питани . Блок 16 и элемент 19 НЕ сйужат дл  получени  при включении питани  временного нулевого сигнала на одном из- входов элемента 21 И-НЕ, одном ИЗ ВХидиъ jjiciit n J о. 1 . , выходной сигнал которого обеспечив включенное состо ние транзистора 1 Если первоначально на шину 11 подают потенциал источник:а питани  то на входе блока 18 не по вл етс  потенциала высокого уровн  до те гГор, пока на выходе блока 16 не по витс  -низкого потенциала и, соответственно на выходе элемента 19 НЕ - высокого потенциала.

.

k3

/

. г 210 Следует также отметить, что вместо полевых.транзисторов 7,15 могут быть использованыбипол рные транзисторы, а переходной потенциал на одном из входов элементов 8,21 И-НЕ может быть обеспечен при помощи одновибратора. Далее транзисторы 7,15 могут быть включены соответственно между входными шинами 1, 11 и потенциалом питани  дл  прив зки потенциалов входных шин к потенциалу питани  VjjJ) . В этом случае элементы 8,21 И-НЕ должны быть заменены элементами ИЛИ-НЕ, а в каЧестве транзисторов 7 и 15 должны быть применены транзисторы такого типа, которые провод т в течение времени, когда потенциал на их управл ющих входах стремитс  к потенциалу соответственно 2 и 12. Таким образом, введение в устройства блоков управлени  и блоков формировани  импульсов при включении питани  позвол ет существенно, по сравнению с известными устройствами, уменьшить ток потреблени  питани  в случае подачи на входные шины потенциала источника питани .

Claims (1)

1. Интегральная схема, содержащая две шины питания, входную шину, функциональный логический блок и транзистор, имеющий два входа с основным типом проводимости между ними и управляющий вход, причем по- тенциал между управляющим входом и одним из входов транзистора управляет его проводимостью, вход функционального логического блока соединен со входной шиной и с первым входом транзистора, второй вход которого соединен с первой шиной питания,о тличающаяся тем, что, с целью уменьшения потребления мощности, в нее введены блок управления и блок формирования импульса при включении питания, первый и второй входы питания которых соединены соответственно с первой и второй шинами питания, выход блока формирования импульса при включении питания соединен с первым входом блока управления, второй вход и выход которого соединены соответственно со входной шиной и с управляющим входом транзистора.